[go: up one dir, main page]

TW200828816A - Modulus modulator and dynamic carrying method and phase locked loop frequency synthesizer thereof - Google Patents

Modulus modulator and dynamic carrying method and phase locked loop frequency synthesizer thereof Download PDF

Info

Publication number
TW200828816A
TW200828816A TW096149865A TW96149865A TW200828816A TW 200828816 A TW200828816 A TW 200828816A TW 096149865 A TW096149865 A TW 096149865A TW 96149865 A TW96149865 A TW 96149865A TW 200828816 A TW200828816 A TW 200828816A
Authority
TW
Taiwan
Prior art keywords
signal
modulator
phase
frequency
modulus
Prior art date
Application number
TW096149865A
Other languages
English (en)
Other versions
TWI339953B (en
Inventor
Tai-Yuan Yu
Ling-Wei Ke
Tser-Yu Lin
Hsin-Hung Chen
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200828816A publication Critical patent/TW200828816A/zh
Application granted granted Critical
Publication of TWI339953B publication Critical patent/TWI339953B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmitters (AREA)

Description

200828816 , 九、發明說明: 【發明所屬之技術領域】 本發明係關於直接調頻,特別是關於鎖相迴路頻率 合成器,利用動態進位以預防三角積分調變器之飽和。 【先前技術】
第1圖係顯示習知之鎖相迴路頻率合成器1〇〇之示 意圖,其具有三角積分調變器(sigma_delta modulator, 簡稱SDM )用以調變一模數(modulus )。鎖相迴路頻率 合成器100包括相位頻率檢測器101、電荷泵1 、迴路 濾波器103、壓控振盪器VCO、多模數除頻器(Nm〇d) 105、三角積分調變器(SDM) 106、及頻道選擇器1〇7。 於直接調頻系統中,傳送資料TD或基頻調變資料係 三角積分調變器106。訊號m⑴係為此傳送資料丁〇 / 基頻調變資料)及訊號N_fractional之直流值的網和。 訊號N-fractional對應於頻道資訊,具有不同直流值以對 應不同頻道。由三角積分調變器106產生之控制訊號^ 與訊號N一integer相加後並傳送至多模數除頻器1 ,、 對壓控振盪器輸出訊號做頻率調變。 第2A圖至第2D圖係分別顯示三角積分調變器 (SDM)之輸入直流值與全球行動通訊系統(GSM)如 全數位式傳輸系統(DCS)、及個人通訊服務(pcs)才二 式之頻道關係示意圖。標準化之後,對於參考頻率為之6 MHz及通道寬度為200 KHz之GSM模式而言,s ° Μ輪 0758-A32595TWF;MTKI-06-377;ritj 6 200828816 入直流值介於0至128Π30 ( 0.9846)之間。為了滿足 GSM、DCS或PCS模式之每一通道的規格,SDM輸入直 流值需接近於0及1。請芩考第1圖,訊號m⑴為傳送資 料TD及訊號N_fractional之和。傳送資料td之振幅通 常透過補償濾波器(未顯示於第!圖中)放大。因此, 於標準化之後’訊號m (t)之振幅,更容易超過丨(臨界值) 或低於G。而三角積分調變器並無法表示高於臨界值以 低於臨界值〇之SDM輸入直流值。換句話說,此讀 輸入直流值使三肖積分調變賴和,而導致錯誤之功能 產生°第3圖係顯示SDM飽和之示意圖,用以說明上述 SDM之飽和問題。 【發明内容】 口口 ,明之目的係在於提供_種鎖相迴路頻 =於鎖相迴路頻率合成器之模數調變器及其動態進 =和用以預防鎖相迴路頻率合成器中三角積分調變 於本發明提供之動態進位方每 防二角浐八哨辦即卜 丟之貝施例中,用以預 鎖’三角積分調變器係用於調變 鎖目迴路頻率合成器,該方法包括:提供動能進位穿; 將此值、…: 枓之振幅超過-臨界值時, 傳送至三角積分調變器,以產生=將此餘數部分 末接收此祕位部分,以產生第二模數控制 〇758-A32595TWF;MTKI.〇6-377;rita 200828816 二號以產以生Ί供加法器來相加第-及第二模數控制訊 此臨界值表示4積路鮮合其中, 處理之上限或下限 ㈣在未達飽和之情況下能夠 署,:發Γ提Γ實施例之模數調變器包括:動態進位裝 士 收、迗貝料,並當傳送資料之振幅超過一臨界值 日守’將傳送資料分成溢位部分及餘數部分; 變器,接收此餘數部分,以產生第—模數控制訊號 助謂侧溢位部分,以產生第二模數控制訊號; 以及第加法為,接收第一模數控制訊號及第二模數控 制H以輸出#數調變訊號’用以調變該多模數除頻 器0 、 更進一步,本發明提供實施例之鎖相迴路頻率合成 包括··正向部分,接收參考頻率訊號及第-頻率訊 號、,以產生輸出載波訊號;多模數除頻器,除頻此輸出 載波訊號,用以產生第—頻率訊號;動態進位裝置,接 收傳送資料,並當傳送資料之振幅超過臨界值時,將傳 送資料分成溢位部分及餘數部分;三角積分調變器,接 收此餘數部分,以產生第一模數控制訊號;辅助調變器, 接收此溢位部分,以產生第二模數控制訊號;以及第一 加法器,接收第一模數控制訊號、第二模數控制訊號及 第三模數控制訊號,以輸出模數調變訊號來調變多模數 除頻器。其中,三角積分調變器係根據訊號轉移函數及 雜訊轉移函數操作,而辅助調變器係根據訊號轉移函數 8 0758-A32595TWF;MTKI-〇6-377;rita 200828816 操作。 〇〇本發明提供之用於鎖相迴路頻率合成器之模數調變 器及其動態進位方法能夠有效預防三角積分調變器之飽 和’確保穩定之狀態。 【實施方式】 以下將仔細描述本發明之較佳實施方式。該描述用 以:兒:本發明之概念’並非用以限定本發明。本發:之 保濩範圍當視後附之申請專利範圍所界定者為準。 士。第4圖係顯示依據本發明一實施例之動態進位方法 流程圖,用以預防三角積分調變器之飽和,其中,三角 積分調變器用於調變鎖相迴路頻率合成器。該動態進位 方法之步驟如下。於步驟S1中,提供動態進位裝置接收 奴傳,貝料’當此傳送資料之振幅超過臨界值時,將此 傳运貧料分成溢位部分(eaiTyingpan,簡稱cp)及餘數 部^ (reSidUepart,簡稱RP)。需注意,該臨界值表示 5亥二角積分調變器在未達齡之情況下能狗處理之上 或:限。於步驟S2中,將此餘數部分傳送至三角積分調 變器’以產生第-模數控制訊號。因為此餘數八二 過該臨界值,因此三角積分調變器可正f操作^驟 S3中,利用輔助調變器接收此溢位部分,以產生第二^ 數控制訊號。於步驟S4中,利用加法器相加第 ^ =控制訊號,以產生鎖相迴路頻率合成器之模數芯 0758-A32595TWF;MTKI-06-377;rita 9 200828816 第5圖係顯示依據本發明一實施例之利用動態進位 方法之鎖相迴路頻率合成器500之示意圖。鎖相迴路頻 率合成器500包括:正向部分(forward p〇rti〇n) 501、 多模數除頻器(multi-modulus devider) 502、動態進位裝 置503、三角積分調變器504、輔助調變器505、及第一 加法器506。 正向部分501接收參考頻率訊號Fref及第一頻率訊 號F1 ’以產生輸出載波訊號Fc。正向部分5〇1包括:相 位頻率檢測裔501 a ’接收參考頻率訊號及第一頻率· 訊號F1,以產生相位差訊號;電荷泵5〇lb,耦接此相位 差訊號,並將其轉換至電流差訊號;迴路濾、波器5〇丨c, 搞接此笔差afl 5虎並加以滤波,以產生控制訊號;壓护r 振盪裔vco ’產生對應於該控制訊號之輸出載波訊號Fc。 多模數除頻裔502 ’利用模數Nmod,除頻此輸出載 波訊號Fc以產生第一頻率訊號iq。於本發明之此實施例 中,三角積分調變器504、輔助調變器5〇5、動態進位裝 置503、及第一加法器506,共同作為模數調變器,以調 變該模數Nmod,其中多模數除頻器5〇2用模數^^㈤“來 除頻此輸出載波訊號之頻率。 當傳送資料之振幅超過一臨界值時,動態進位裝置 503接收並將傳送資料TrD分成溢位部分(caYrying p^t) CP及餘數部分(residuepart) RP。臨界值,係用以表示 三角積分調變器504處理之上限或下限。當傳送資料之 振幅超過此臨界值時,動態進位裝置5〇3產生溢位部分 0758-A32595TWF;MTKI-06-377;rita 10 200828816 cp,並將傳送資料減去此溢位部分cp,以得到餘數部分 RP。當傳达貧料,振幅未超過此臨界值時,動態進位裝 置503傳遞傳送資料並作為餘數部分处,而將溢位部分 CP設為〇。 二角積分調變器504,接收餘數部分Rp,以產生第 -模數控制訊號Smd。輔助調變器5〇5,接收溢位部分 cp’以產生第二模數控制訊號Smc2。第一加法器5〇6, 接«-模數控制訊號Smc卜第二模數控制訊號 及弟二模數控制訊號N_ i n t,以輸出模數調變訊號s ni m, 用以調變該多模數除頻器5〇2。 /三角積分調變器504,針對所接收之餘數部分Rp, (oversampling) ( n〇ise shaping) 之,作。第6圖係顯示三角積分調變器5Q4之線性模型 不意圖。根據此線性模型,輸入訊號χ(ζ)、輸出訊號 Υ(ζ)、及量化訊訊號Ε(ζ)之關係(於頻域)如下: γ (Ζ)= 1 + Η(ζ) χ^+ Τ7η(Ξ) E(z) 由ϋ可知,三角積分調變器係根據訊號轉移函數
^VZ/ I STF (=1 + Η(Ζ))、以及雜訊轉移函數NTF 而操 作。於此實施例中,辅助調變器505係根據此訊號轉= 函數STF操作,以確保餘數部分Rp及溢位部分Cp係由 同一汛號轉移函數STF處理。一般而言,H⑻可由斑-欠 離散時間積分器實現,從而產生為z-之訊號轉移函婁: STF。所以辅助調變器5〇5可由延遲線模組實現,以上所 〇758.A32595TWF;MTKI.〇6-377;rita 11 200828816 述並非用以限定本發明。 —第7A圖係顯示本發明之一種有關於動態進位之硬 體實施方式的示意圖。該傳送資料為一 M位元之數值, 具有R個最低有效位元(LSB)用以表示該餘數部分, 及C個最高有效位元(MSB)用以表示該溢位部分,臨 界值對應於2R-1,而]VI等於R+C,且Μ、R及C皆為整 數。於第7Α圖中,C、尺及Μ各為4、23及27。因此二 溢位部分具有4位元,而餘數部分具有23位元。此三角 積刀凋茭态之上限為223-1。動態進位裝置5〇3將4位元 溢位部分cp直接傳送至辅助調變器5〇5,並將23位元 餘數部分RP直接傳送至三角積分調變器5〇4。於是,可 =用簡單的接線及位元安排以降低實現動態進位裝置之 複雜度。另外,輔助調變器5〇5可由簡單之暫存器及加 法器組成。 叩口 為應付不同之傳送資料,可進—步提供符號位元及 使用一補數演算法。第7Β圖係顯示本發明之另一種 於動態進位之硬體實施方式的示意圖。此傳送資料,還 包括符號位元(sign bit)。當此符號位元為㈣寺,動能 進位裝置503將此4位元溢位部* 〇>直接傳送至辅助= 變器505,以及將此23位元餘數部分Rp直接傳送至^ 角積分調變器504。當此符號位元為!時,此傳送: 負’動態進位裝置進-步對此傳送⑽執行二補數摔作 (Ws c〇mplement operat賊)’各自將此4位元溢位 为及此23位元餘數部分,直接傳送至辅助調變$ % 0758-A32595TWF;MTKI-06-377;rita 12 200828816 - 三角積分調變器504。 如第8 ®所示’鎖相迴路頻率合成器_ 弟二加法器700,耦 你 N—一產生傳送= N—,係對應於用以除領此幹出^四桓數控制訊號
Nm〇d的分數部分,驗賴之調變模數 刀数丨刀而罘二杈數控制訊號Njnt,相杏 調變模數Nmod的整數部分。於第 — 田、 70? , ^ 於弟8圖中,傳送濾波器 :。接收此基❹料,縣濾波#料傳送至第二加法器 如第9圖所示,鎖相迴路頻率合· $⑽還包括頻 、遥擇斋800。頻道選擇器800,接收基頻資料、、 施力德員資料之頻道資訊CI,貝科,亚根據 控制訊號NinuNlc於第二t生弟三及第四模數 二、„ _ -irac於弟9圖中,鎖相迴路頻率合
成=遍更包括補償器搬,用以用第一偏移量N 调整第四模數控制訊號N知 偏 周整第三模數控制訊號N1^ 與第二偏移量戈Q細係為等量但極㈣ N fftT —。細龍於㈣之頻道。將第—偏移量 N一offset加入以移動傳送資料 : 器504之正值。 耵應—角積为凋變 含斯、Π卜1如第9圖所示,傳送遽波器802包括串接之 :4/慮波益及補償濾、波器。於第5、8及9圖中,多楔數 US i係與動態進位裝置5〇3、該三角積分調變界 504及该辅助調變器505同步。 〇758-A32595TWF;MTKl-〇6.377;rita 13 200828816 第1CA及1 OB圖,係顯不未利用本發明之動態 方法之情形下,振幅超過1(臨界值)之傳送資料2 輸入資料)、以及由第—鎖相迴路頻率合成器(如第i =不)輸出之第-輸出載波訊號之第—調頻訊號的矛 於弟1〇B圖中,曲線A1及A2表示理想輪出 訊號及SDM飽和(無動態進位)輸出調頻訊號。第μ 至11D目’係分別顯示利用本發明之動態進位方 形下,振幅超過1(臨界值)之傳送資料加、由動能^ 位裝置輸出之溢位部分cp和餘數部分Rp、以第進 頻率合成器(如第8圖所示)輸出之第二 載波m调頻訊號。於第11D圖中,曲線則及幻 =:出_虎及SDM餘和輸出調頻訊號。比較曲 车入成 方法之第二鎖相迴路頻 率5成益,於輸出調頻訊號方面提供改進之效能。 雖然本發明已以較佳實施例揭露如上,然1並非用 ==發明’任何於此技術領域中具有通常㈣者可 2=脫離本發明之精神和範圍内,當可作些許之 :圍=:此本發明之保護範圍當視後附之申請專 利粑圍所界定者為準。 【圖式簡單說明】 圖 第1圖係顯示習知之鎖相迴路頻率合成器之示意 第2A-2D圖係顯不三角積分調變器、(8觀)之輸入 14 0758-A32595TWF;MTKI-06-377;rita 200828816 直流值與全球行動通訊系統(GSM)、全數位式傳輸系 統(DCS)、及個人通訊服務(pcs)模式之頻道關係示 意圖。 第3圖係顯示SDM飽和之示意圖。 第4圖係顯示依據本發明一實施例之動態進位方法 流程圖。 第5圖係顯示依據本發明一實施例之利用動態進位 方法^鎖相迴路頻率合成器之示意圖。 第6圖係顯示三角積分調變器之一線性模型示意 圖。 〜 —第7A圖係顯示本發明之一種有關於動態進位之硬 體貫施方式的示意圖。 第7B圖係顯示本發明之另—種有關於動態進位之 硬體實施方式的示意圖。 弟8圖係顯示依據本發明另一實施例之利用動態進 位方法之鎖相迴路頻率合成器。 :Ί貞τ再依據本發明另—實施例之利用動態 進位二法之鎖相迴路頻率合成器之示意圖。 之㈣第1GA_1GB圖係顯*未利用本發明之動態進位方法 下,振幅超過1之傳送資料、以及由第一鎖相迴 路頻率合成器輸出之第一於 的示意圖。 ㉟峰波訊號之第-調頻訊號 來下弟」Li: 1D圖係顯示利用本發明之動態進位方法情 /,、^過1之傳送資料加、由該動態進位裝置 0758-A32595TWF;MTKI-06-377;ritj 200828816 . 輸出之溢位部分和餘數部分、以及由第二鎖相迴路頻率 合成器輸出之第二輸出載波訊號之調頻訊號的示意圖。 【主要元件符號說明】 100、 500〜鎖相迴路頻率合成器; 501〜正向部分; 101、 501a〜相位頻率檢測器; 102、 501b〜電荷泵; 103、 501c〜迴路濾波器; 105、 502〜多模數除頻器; 503〜動態進位裝置; 106、 504〜三角積分調變器; 107、 800〜頻道選擇器; 505〜輔助調變器; 700、506〜加法器; 702〜傳送濾波器; 802〜補償器; VCO〜壓控振盪器。 0758-A32595TWF;MTKI-06-377;rita 16

Claims (1)

  1. 200828816 十、申請專利範圍: 1·一種鎖相迴路頻率合成器,包括·· 向°卩刀接收一參考頻率訊號及一第一頻率訊 號,以產生一輪出載波訊號; 夕模數除頻為,除頻該輪出載波訊號,用以產生 該第一頻率訊號; 一動〜、進位衣置,接收傳送資料,並於該傳送資料 之振幅超過-臨界值時,將該傳送資料分成—部 及一餘數部分; ^ 按收該餘數部分 一模數控制訊號; -辅助調變器’接收該溢 數控制訊號;以及 乐一挺 r齡;^第-Γ法為’接收該第一模數控制訊號、該第二 杈數匕制汛號及一第三模數 么致二口啤 m 工制^孔號’以輸出一模數今周 、交汛唬,用以調變該多模數除頻器。 期 2.如專利申請範圍箆 器,J:中节-自_八> 、所述之鎖相迴路頻率合成 雜訊轉移函數摔作,根據—訊號轉移函數及-函數操作。 门义。口係根據该訊號轉移 j·如專利申請範圍第1 器,其中關助觀H麵目迴路頻率合成 4·如專利申請範圍第1 器,其中該臨界值表示該三角、、;:相迴路頻率合成 積刀凋變器在未達飽和之 〇758-A32595TWF;MTKI-06-377;rita 17 200828816 •情況下能夠處理之上限。 5·如專利申請範圍第4 器,其中該傳送資料為—M位元相^頻率合成 有效位元用以參—兮 〃有R個最低 以表示二t:=分’及c個最高有效位无用 I刀 口亥5品界值對雍方\ , ㈣,且M、uc皆為整數。^2·1’而Μ等於 6·如專利申請範圍第5項 器,其中該傳送,料更包括一符鎖'迴路頻率合成 表示該傳送資料為 :=’若該符號位元 執行二補數操作W 進位裝置對該傳送資料. 位部分及該餘數部:錢位^之傳送資料分為該溢 7.如專利申請範圍第1 器,更包括—第-加、P。4 鎖相迴路頻率合成 弟—加法益,耦接一基頻資料及一第四M 數控制訊號,以產生該傳送資料,其中,S二吨 制訊號係相當於一用以除 二二四吴丈控 的分數部分,而該第三模數之調變模數 數的整數部分。 、、相當於該調變模 器,更包: = 二 =、述之鎖相迴路頻率合成 將該濾波後資料傳送至該第二加:器慮波该基頻資料,並 申請範圍第8項所述:鎖相 償濾、波器。 以串接之―㈣纽器及-補 ι〇.如專利切_第9項所述之鎖相迴路頻率合成 0758-A32595TWF;MTKI-06-377;rita 18 200828816 -器於^括-頻道選㈣,接收該基頻資料,並根據施 絲頻㈣之頻道資訊,產生該第三及第四模數控 制訊號。 11·如專利申請範圍第10項所述之鎖相迴路頻率合 Ϊ:二更進一步包括一補償器,用以用-第-偏移量調 四她控制訊號,以及用—第二偏移量調整該第 -杈數控制訊號’其中,該第一及第二偏 但極性相反。 i係為等里 … 12.如專利申請範圍f 1〇項所述之鎖相迴路頻率合 成器,其中該正向部分包括·· 、 -相位頻率檢測器,接收該參考頻率訊號及該第一 頻率訊號,以產生一相位差訊號; m2荷泵,㈣該相位頻率檢測器,並將該相位差 Λ唬轉換至一電流差訊號; 一迴路毅器,_該電荷泵’濾波 以產生-控制訊號;以1 差°凡说 訊號。-星控振盪器’回應該控制訊號以產生該輸出載波 哭二如專利申請範圍第1項所述之鎖相迴路頻率合成 口口 /、中,该餘數部分係小於該臨界值。 錯^4·—f模數調變器,適用於具有—多模數除頻器之 一鎖相轉辭合成Μ,該髓調變器包括: 動<%進位裝置,接收傳送資料 之振幅超過-臨界值時…傳达貝科 徂吋將4傳达貧料分成一溢位部分 0758-A32595TWF;MTKI-06-377;rita 19 200828816 及一餘數部分; 二角積分調變器,接收該餘數部分,以產生一第 一模數控制訊號; 一輔助調變器,接收該溢位部分,以產生一第二模 數控制訊號;以及 一第一加法器,接收該第一模數控制訊號及該第二 杈數控制訊號,以輸出一模數調變訊號,用以調變該多 模數除頻器。 15·如專利申請範圍第14項所述之模數調變器,其 中遠二角積分調變器係根據一訊號轉移函數及一雜訊轉 移函數操作,而該輔助調變器係根據該訊號轉移函數操 16·如專利申請範圍第14項所述之模數調變器,其 中該辅助調變器係為一延遲線模組。 /、 17·如專利申請範圍第14項所述之模數調變器,其 中該臨界值表示該三角積分調變器在未達飽和之情況^ 能夠處理之上限或下限。 18·如專利申請範圍第17項所述之模數調變哭,直 中該傳送資料為- Μ位元之數值,具有^最低有 兀用以表示該餘數部分,及c個最高有效位元用以表干 該溢位部分,該臨界值相當於2R],而Μ等於R+c,〇 Μ、R及C皆為整數。 ’ 項所述之模數調變器,其 之餘數部分直接傳送至該 19·如專利申請範圍第18 中該動態進位裝置將該R位元 0758-A32595TWF;MTKI-06-377;rita 20 200828816 二角積分調變器,以及 至該輔助調變器。、°"彳兀之溢位部分直接傳送 中Π如專利申請範圍第19項所述之模數,哭立 二捕该傳送資料更包括_符號位元、:::夕 二補數操作丄=恶進位裝置對該傳送資料執行 數部分。 、^傳达貝料分為該溢位部分及該餘 率合成器,該方法包用於調變—鎖相迴路頻 利用-動態進位裝置接收傳送資料,料 界:::則__分成-溢位二 ’、刀,、中°亥臨界值表不該三角積分調變哭 在未達飽和之情況下能夠處理之上限; °。 —將該餘數部分傳送至該三角積分調變器,以產生— 第一模數控制訊號; 利用一輔助調變器接收該溢位部分,以產生一第二 模數控制訊號;以及 — 利用一加法器相加該第一及第二模數控制訊號,以 產生該鎖相迴路頻率合成器之一模數調變訊號。 22·如專利申請範圍第21項所述之動態進位方法, 其中该二角積分調變器係根據一訊號轉移函數及一雜訊 轉移函數操作,而該辅助調變器係根據該訊號轉移函 操作。 0758-A32595TWF;MTKI-06-377;rita 21 200828816 盆 .如寻利申請範圍第21項所述之動態進位方法, /、係利用一延遲線模組實現該辅助調變器。 苴中^寒如,專利申請範園第21項所述之動態進位方法, :元:以:貧料為一 M位元之數值’具有R個最低有效 一 表不該餘數部分,及c個最高有效位元用以表 〜4部分’能界值相#於24,而 < 且m、r及c皆為整數。 4於时, 技如專利申請範圍第24項所述之動態進位方法, 該三St,:置將該R位元之餘數部分直接傳送至 送至該辅以及將該C位元之溢位部分直接傳 其二==:=:法, 若該符號位元表示該傳送資 G 執行二補數操作,且該=送資料 該溢位部分及該餘數部分。 、Λ k貝料分為 〇758-A32595TWF;MTKI-06-377;rita 22
TW096149865A 2006-12-28 2007-12-25 Modulus modulator and dynamic carrying method and phase locked loop frequency synthesizer thereof TWI339953B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/616,933 US7634041B2 (en) 2006-12-28 2006-12-28 Phase locked loop frequency synthesizer

Publications (2)

Publication Number Publication Date
TW200828816A true TW200828816A (en) 2008-07-01
TWI339953B TWI339953B (en) 2011-04-01

Family

ID=39582990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096149865A TWI339953B (en) 2006-12-28 2007-12-25 Modulus modulator and dynamic carrying method and phase locked loop frequency synthesizer thereof

Country Status (3)

Country Link
US (1) US7634041B2 (zh)
CN (1) CN101212226B (zh)
TW (1) TWI339953B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7711328B1 (en) 2005-06-29 2010-05-04 Xilinx, Inc. Method of and circuit for sampling a frequency difference in an integrated circuit
US7635997B1 (en) * 2005-06-29 2009-12-22 Xilinx, Inc. Circuit for and method of changing a frequency in a circuit
CN102006065B (zh) * 2009-09-02 2012-09-05 中国科学院微电子研究所 一种用于减少σδ调制器量化噪声的分数锁相环结构
US8768994B2 (en) * 2010-10-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Filter auto-calibration using multi-clock generator
DE102011053121B4 (de) * 2011-08-30 2016-02-04 Imst Gmbh Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung
DE102011120769B4 (de) * 2011-12-10 2018-09-20 Imst Gmbh Synchron modulierte voll-digitale Delta-Sigma-Modulatorschaltung
US8816724B2 (en) * 2011-12-16 2014-08-26 University College Cork—National University of Ireland, Cork Nested digital delta-sigma modulator
CN108736888B (zh) * 2017-04-18 2021-10-08 博通集成电路(上海)股份有限公司 用于补偿分数n频率综合器中的量化噪声的电路
US10879916B1 (en) * 2019-06-05 2020-12-29 Shenzhen GOODIX Technology Co., Ltd. Fractional divider for modulated phase-lock loop circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008703A (en) 1997-01-31 1999-12-28 Massachusetts Institute Of Technology Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
US6011815A (en) 1997-09-16 2000-01-04 Telefonaktiebolaget Lm Ericsson Compensated ΔΣ controlled phase locked loop modulator
EP1111793B1 (en) * 1999-12-13 2003-11-05 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer apparatus equipped with delta-sigma modulator in fraction part control circuit
US6686803B1 (en) * 2000-07-10 2004-02-03 Silicon Laboratories, Inc. Integrated circuit incorporating circuitry for determining which of at least two possible frequencies is present on an externally provided reference signal and method therefor
DE10205680B4 (de) 2002-02-12 2010-06-02 Infineon Technologies Ag Ein-Punkt-Modulator mit PLL-Schaltung
JP4041323B2 (ja) * 2002-03-12 2008-01-30 松下電器産業株式会社 周波数変調装置、周波数変調方法、および、無線回路装置

Also Published As

Publication number Publication date
CN101212226B (zh) 2010-07-28
US7634041B2 (en) 2009-12-15
TWI339953B (en) 2011-04-01
CN101212226A (zh) 2008-07-02
US20080157823A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
TW200828816A (en) Modulus modulator and dynamic carrying method and phase locked loop frequency synthesizer thereof
US7015738B1 (en) Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control
CN108667458B (zh) 能够消除来自σ-δ调制器的量化噪声的分数n数字pll
US6917317B2 (en) Signal processing device, signal processing method, delta-sigma modulation type fractional division PLL frequency synthesizer, radio communication device, delta-sigma modulation type D/A converter
US7899422B1 (en) Sigma delta modulated phase lock loop with phase interpolation
EP1847012B1 (en) Fractional-n offset phase locked loop
US8587352B2 (en) Fractional-N phase locked loop
US20030043950A1 (en) Phase-locked loop frequency synthesizer with two-point modulation
CN1720664A (zh) 包含一和差调制器的销相回路
TW201018153A (en) Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal
JP2002509377A (ja) Σδ変調器制御式の位相ロックループ回路および関連する方法
CN101154921A (zh) 两点调制装置和方法
JP4809017B2 (ja) 周波数合成器及びその動作方法
WO2020112259A1 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
JP4155406B2 (ja) デルタシグマ変調型分数分周pll周波数シンセサイザ、及び、無線通信装置
CN1720663B (zh) 具有调制器的锁相回路
JP4900753B2 (ja) 周波数シンセサイザおよび低雑音周波数合成方法
CN102480300B (zh) 无线通信装置
JP2003520484A (ja) 周波数シンセサイザの局部発振器用ディジタル・ディバイダ
TW200428834A (en) Communication transmitter using offset phase-locked-loop
CN107750432A (zh) 电子电路、锁相环、收发器电路、无线电台和分频方法
Su et al. A 2.4 GHz wideband open-loop GFSK transmitter with phase quantization noise cancellation
TW201728094A (zh) 訊號發射器
JP2007096694A (ja) Fmトランスミッタ
TW200926622A (en) Multiple transmission apparatus with reduced coupling

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees