TW200828406A - Semiconductor device and method for forming pattern in the same - Google Patents

Description

200828406 九、發明說明： 【發明所屬之技術領域】 本發明乃關於記憶體裝置。本發明尤其關於採 校準的雙重曝光科技而於半導體裝置中形成圖案的方法。 【先前技術】

一般而言，例如隨機存取記憶體（dynamic❹以⑽ a⑽ss mem()ry，DRAM)的半導體裝置包括許多精細圖案。 此等圖案乃透過光姓印過程而形成。& 了以純印過程形 成圖案，將光阻（photoresist，PR)膜披覆在要做出圖案的 目標層上。其次，進行曝光過程以改變pR膜之給定部分 的/合解度。接下來，進行顯影過程以形成暴露目標層的pR 圖案。換言之，PR圖案的形成是藉由移除溶解度已改變的 部分，或是藉由移除溶解度未改變的部分。之後，透過pR 圖案來蝕刻暴露的目標層，然後再剝除pR圖案以形成目 標層圖案。 於光钱印過程中，解析度和聚焦深度（depth of f0cus， D〇F)是二個重要的因素。解析度（R)可以用底下方程式1 來表示。 R =

其中h是由 .................................⑴ PR膜的種類和厚度所決定的常數， λ是光源 的波長’而ΝΑ則代表曝光設備的數值孔徑（nilmerical aperture) 〇 根據方程式1，光源波長（λ)愈短以及曝光設備ΝΑ愈 200828406 大，則形成在晶圓上的圖案就愈精細。然而，所用的光源 波長（λ)和曝光設備的NA尚無法與半導體裝置整合度的快 速進展並駕齊驅。因此，已經採用多樣的方法以應用可以 改善解析度和DOF的解析度提升科技（res〇Iuti〇n enhancement technology，RET)。舉例而言，RET 科技包括 相位移遮罩（phase shift mask，PSM)、離軸照明（〇ff_axis niumination，OAI)、光學相近修正（〇pticai p雨imhy correction ’ 0PC)和類似者。此外，稱為雙重曝光技術（d〇uMe exposure technique ’ DET)的科技能夠在晶圓上形成精細圖 案。DET中的關鍵尺寸（critical dimension，CD)均勻度乃 與第一#光遮罩和第二曝光遮罩#整體重疊正確度有關。 、，一然而，難以控制第一和第二曝光遮罩的重疊以落於誤 呈範圍。再者，技術上的困難也導致難以改善曝光設備。 【發明内容】 呈本發明的具體態樣乃針對於半導體裝置中形成圖案的 根據本發明_具體態樣’於半導體裝置中形成 回〃、改善方法乃利用自我校準的雙重曝光科技。 3本發明_具體態樣，於半導體裝置中形成圖案的 ,^ _ 、、下V驟·在半導體基板上形成第一硬遮罩層和 空間、庶^遮罩層Λ之第二硬遮罩層的堆疊結構、使用線/ 石f庐^ Μ做為餘刻遮罩而選擇性姓刻第二硬遮罩層和第一 硬遜罩層以形忐每r _ 、 弟一硬遮罩層圖案和第一硬遮罩層圖案（其 遮罩層圖案上部的線寬要窄於其下部的線寬）、形 200828406 成絕緣膜而填充第二硬遮罩層圖案和第一硬遮罩層圖案、 使用絕緣膜做為蝕刻遮罩而選擇性蝕刻第二硬遮罩層圖案 八底下的第—硬遮罩層圖案以形成在第四硬遮罩層圖案' 上的第三硬遮罩層圖案、移除絕緣膜和第三硬遮罩層圖 案、使用第四硬遮罩層圖案做為蝕刻遮罩而將半導體基板 做出圖案，以形成精細圖案。 根據另具體悲樣，半導體裝置具有根據此處所述方 法而形成的精細圖案。 【實施方式】 、本發明關於具有精細圖案的半導體裝置，其係依據自 我校準的雙重曝光技術所形成。精細圖案乃藉由使用硬遮 罩層之修改過的堆疊結構和均向性蝕刻方法，而以單一曝 光遮罩所實現。此種精細圖案乃均勻地形成，以改善半導 體I置的整合度和產出帛。根冑此形成精細圖案的改善方 法，半導體裝置的製程也有所簡化以減少處理成本。 圖la到Ik是截面圖，其示範根據本發明具體態樣之 半導體裝置中形成圖案的方法。在具有則目標層（未顯示） 的半導體基板11G上形成第—硬遮罩| 12()、第二硬遮罩 層130、第三硬遮罩層14〇、第四硬遮罩層15〇。光阻膜（未 顯示）則形成在第四硬遮軍層15〇上。光阻膜使用線/空間 遮罩（未顯示）而曝光和顯影，以形成光阻圖案16〇。使用 光阻圖案160做為蝕刻遮罩而選擇性蝕刻第四硬遮罩層 和第三硬遮罩層14〇,以形成第四硬遮罩層圖案152和第 200828406 三硬遮罩層圖案142。 根據本發明一具體態樣，第一硬遮罩層丨2〇是由非晶 形石反膜所形成；第二硬遮罩層13〇是由氮氧化矽^⑴…膜 所形成’第二硬遮罩層14〇是由多晶矽層或氮化矽 膜所形成·，第四硬遮罩層15〇是由氧化矽（si〇2)膜所形成。 於另具體態樣中，光阻圖案16〇的線寬MOa對界定於相 ^光阻圖案16〇之間空間寬度工議的比例是在大約2 5 : 1，5 3 ·5 · 〇·5的範圍。此外，線寬160a對空間寬度160b =比例取好貫質上大約3 ·· i。於本發明另—具體態樣中， 第四更遮罩層150和第三硬遮罩層140的選擇性蝕刻過程 是以非均向性乾式蝕刻方法來進行。 、苓見圖lc到lf，使用光阻圖案160做為蝕刻遮罩而 、擇1*生蝕刻第四硬遮罩層圖t 152,以形成第五硬遮罩層 圖案刀54然、後移除光阻圖案160。在半導體基板110上 7成巴緣膜170 ’以填充第三硬遮罩層圖帛142和第五硬 =圖帛m。接著錄絕緣膜17〇，直到第五硬遮罩 層圖案154的頂面暴露出來為止（圖if)。 :據本發明一具體態樣，第五硬遮罩_ i54是以 二D溼式蝕刻方法所形成。此外，可u n h ^ 方法，以使第五硬遮罩層圖* 154上:㈣均向性㈣ 線寬i54a實質上箄於二 部(例如154b)的側向 之間的心二 所示之界定於相鄰光阻圖案⑽ 二’的；間寬度·(亦參見圖ld)。於本發明 中:五硬遮罩層圖案154的抑^ (例如⑽）寬度154以比例是在大約 9 200828406 3.5的範圍。此外，線寬154a對寬度154。的比例最好實質 上大約1 : 3。於本發明另一且驷於 、 力具體悲樣中，絕緣膜170是由 旋塗碳（spin*carbon，soc)膜所形成，如此來填充 2刻成寬於下部的第五硬料層圖案154。此外，、絕緣膜 ⑺的姓刻過程最好是使用包含〇2氣體的回姓方法來進 行。 筝見圖lg到Π，使用絕緣膜17〇做為蝕刻遮罩而選 刻暴露的第五硬遮罩層圖案154及其底 遮罩層圖案142，以艰#榮丄π 乂形成第七硬遮罩層圖案156 J罩層圖案⑷，因而暴露第二硬遮…3。(圖二更 "夕除域膜170。接著移除第七硬遮罩層圖帛156(圖⑴。 根據本發明一且體能媒 /、體恶樣弟五硬遮罩層圖案154和第 :=罩層圖· 142的#刻過程是以非均向性乾式钱刻方 的=丁：緣臈17。的移除過程最好是使用包含％氣體 的電4钱刻方法來進行。 成的第二㈣^ 13(^ 化石夕（SiON)膜所形 膜、" 層130可以在電聚蝕刻期間做為蝕刻停止 艇，以避免第—硬遮罩層12〇被姓刻。 移除另—具體態樣中，第七硬遮罩層圖案156的 多^^疋使用緩衝氧化物—劑（b秦。⑽灿祕， )冷液的滢式蝕刻方法來 式姓刻方法中，第丄硬戚置岛二於使用臟洛液的渔 並未被餘巧，因.....曰圖案W4和第二硬遮罩層130 成的第以選擇性移除由氧化邦叫）膜所形 =:硬遮罩層圖案156。於本發明另一具體態樣中， 硬遮罩層圖案144的侧向線寬㈣對界定於相鄰第六 200828406 硬遮罩層圖奉： /、144之間的空間寬度i44b的比例最好實質 上大勺 丨（參見圖Η)。舉例而言，二圖案元件的每一者 線寬大約等於它們之間的空間寬度。 蒼見圖 1 j而I ，^ .. ^ J w ik，使用弟六硬遮罩層圖案144做為蝕 刻遮罩而餘刻繁一 弟一硬遮罩層130，以形成第八硬遮罩層圖

1 3 2。4争 EB : 弟八硬遮罩層圖案132做為蝕刻遮罩而蝕刻 =硬遮罩層120，以形成第九硬遮罩層圖案122。使用 :九硬遮罩層圖案122而將蝕刻目標層做出圖案，以形成 精細圖案。據此，可以根據具有單一遮罩過程之自我校準 的雙重曝光科技，而於半導體裝置中形成精細圖案。 如上所述，根據此半導體裝置和其圖案形成方法，可 以形成，有均勾關鍵尺寸㈣的精細圖案，而不管曝光設 備的重豐正確度如何。據此，半導體裝置的整合度和產出 率有所改善。再者’由於雙重曝光技術使用單-曝光遮罩， 故整體精細圖案形成過程有所簡化以減少處理成本。 )、本發明前述的具體態樣乃示範性而非限制性。在整篇 說明書裡’方法和組成若描述成包括多個步驟或材料，除 非另有聲明，則料想到該等方法和組成也可以基本上由所 述步驟或材料的任意組合所構成，或就是由所述步驟或材 料的任意組合所構成。雖然已經參考特定的具體態樣來敘 述諸方法，但是此技藝中具有一般技能的人士可以輕易體 會到可能還有各式各樣的替代方案和等效方案。鑑於本揭 不内容，此技藝中具有一般技能的人士顯然知道還有其他 的增添、刪減或修改，而這些都想要落於所附的申請專利 11 200828406 範圍裡。本發明並不限於在此所述的麵印步驟和 本 發明^不限於衫類型的半導體裝置。舉例而t，本發明 可以貫施於隨機存取記情俨m 體（RAM)裝置或非揮發性記憶 體t置。除非另有戶斤# 止_ 有所述，步驟的次序可以改變，而不會偏 離本方法的範圍或掊^由 L . 次精神。此外，可以組合、省略個別的少 驟’或者個別的步驟可

坤j以進一步細分成額外的步驟，旅I 也可以插入步驟。 【圖式簡單說明】 ^ 到1 k疋截面圖，其示範根據本發明具體態樣之 半導體裝置中形成®案的方法。 【主要元件符號說明】 1〇 半導體基板 120 122 130 132 140 142 144 144a 144b 150 第一硬遮罩層 第九硬遮罩層圖案 第二硬遮罩層 第八硬遮罩層圖案 弟三硬遮罩層 第三硬遮罩層圖案 弟六硬遮罩層圖案 第六硬遮罩層圖案的側向線寬 界定於相鄰第六硬遮罩層圖案之間的空間寬度 第四硬遮罩層 12 200828406 152 154 154a 154b 154c 154d 156 160 160a 160b 170 第四硬遮罩層圖案 第五硬遮罩層圖案 第五硬遮罩層圖案上部的側向線寬 第五硬遮罩層圖案的上部 第五硬遮罩層圖案下部的寬度 第五硬遮罩層圖案的下部 第七硬遮罩層圖案 光阻圖案 光阻圖案的線寬 界定於相鄰光阻圖案之間的空間寬度 絕緣膜 13

Claims (1)

1. 200828406 十、申請專利範圍： -種於半導體裝置中形成精細圖案的方法 包括以下步驟·· 在半導體基板上形点楚 _ . 形成4一硬遮罩層和在第一硬遮罩層 上形成弟—硬遮罩層； :用線/空間遮罩做為韻刻遮罩而選擇性勉刻第二硬 綠喷宏狂 以形成弟二硬遮罩層圖案和第一 更&罩層圖案’其中第二 ^ ΊΓ ^ ΛΛ ^ ^ 一更遮罩層圖案上部的線寬要窄於 具下部的線寬； 圖案形成絕緣膜而填充第二硬遮罩層圖案和第一硬遮罩層 使用絶緣臈做為餘刻遮罩而_ 圖案和其底下的第一廍、应罢昆㈤也 罘更‘罩層 圖樂 &罩層81案，以形成第三硬遮罩層 圖案和底下的第四硬遮罩層圖案； 移除絕緣膜和第三硬遮罩層圖案；以及 使用弟四硬遮罩層圖案做為钱刻 做出圖案，以形成精細@案。 將h體基板 罩二“利範圍"項的方法，其中形成第二硬遮 ㈢圖案和弟-硬遮罩層圖案的步驟包括以下步驟·· 使用線/空間遮罩做為蝕刻遮罩而選擇性蝕刻第 遮罩層和第一硬遗置展 —更 硬遮罩層圖案;以及五硬遮罩層圖案和第- 圖案選刻第五硬遮罩層圖案，以形成第二硬遮以 …、中弟一硬遮罩層圖案上部的線寬要窄於其下心 14 200828406 線寬。 3·如巾請專利範圍帛2項的方法，其中第二 和弟-硬遮罩層的钮刻過程包括非均向性乾式餘刻方法罩層 4·如申請專利範圍第2項的方法，其中 的蝕刻過程包括均向性溼式蝕刻方法。、 遮罩層 圖宰it申請專利範圍帛1項的方法，其中第二硬遮罩声 圖案的上料寬對下部寬度的比例是在 曰 3.5的範圍。 二5〜〇.5 : 6·如申請專利範圍第丨項的方法，盆 闰安, 八〒弟一硬遮罩層 θ案勺上部線寬對下部寬度的比例實質上大約丄：3。 7·如申請專利範圍f i項的方法，其進_步包括 用線/空間遮罩而在第二硬遮罩層上形成光阻圖案。 —8.如中請專㈣圍第7項的方法，其巾纽W案的缘 見對界定於相鄰光阻圖案之間空間寬度的比例是在大約 2·5 · 1.5 〜3.5 ·· 0.5 的範圍。 —9.如中請專利範圍第7項的方法，其中光阻圖案的線 見對界定於相鄰光阻圖案之間空間寬度的比例實質上大約 3:1。 ' 1〇·如申請專利範圍第1項的方法，其中形成絕緣膜的 步驟包括以下步驟： 在半導體基板上形成絕緣膜’以填充第二硬遮罩層圖 案和第一硬遮罩層圖案；以及 為止 韻刻絕緣膜，直到第二硬遮罩層圖案的頂面暴露出來 200828406 Η·如甲請專利範 、的方法，其中絕緣膜的蝕 刻過程包括使用包含〇1 2 3 4氣體的回蝕方法^ 12.如申請專利範圍第丨項的 塗碳（SOC)膜所形成。 〜中絕緣膜是由旋 1 3 ·如申請專利範圍第1項 圖案和其底下第-硬遮罩層圖宰的選擇生、中第二硬遮罩層 均向性乾式_方法。案w擇性㈣過程包括非 其中絕緣膜和第三 i4·如申請專利範圍第丨項的方法 硬遮罩層圖案的移除步驟包括以下步驟 移除絕緣膜； 然後移除第三硬遮罩層圖案。 15. 如中請專利範圍第14項的方法，其中絕緣膜的移 除過程包括使用包含〇2氣體的電_刻方法。 16. 如申请專利範圍帛14項的方法’其中第三硬遮罩 ^圖案的和除過程包括使用緩衝氧化物姓刻劑⑽E)溶液 的溼式蝕刻方法。 17·如申請專利範圍帛i項的方法，其中相鄰圖案的線 寬對界定於相鄰圖案之間空間寬度的比例實質上大約1: 16 1 第硬遮罩層和半導體基板之間的介面形成缓衝層。 2 1 9 ·如申明專利範圍第1 8項的方法，其中緩衝層是由 3 、N膜所形成’而在使用包含〇2氣體的電漿蝕刻期間做 4 為餘刻停止層。 200828406 20.如申請專利範圍第1項的方法，其中第二硬遮罩層 是由Si02膜所形成。 2 1.如申請專利範圍第1項的方法，其中第一硬遮罩層 是由多晶矽層或Si3N4膜所形成。 22.—種半導體裝置，其包括依據申請專利範圍第1項 之方法所形成的圖案。 十一、圖式： 如次頁 17