TW200813700A - Increasing the battery life of a mobile computing system in a reduced power state through memory compression - Google Patents

Description

200813700 九、發明說明： 【發明所屬之技術領域】 發明的技術領域^ 本發明的實施例係大致有關積體電路的技術領域，且更 5確切來w兒’係、有關透過記憶體壓縮技術在降低電力狀態中 增長行動運料統之電池壽命m綠與裝置。 【先前技術j 曼明的技術背景 行動運算系統使用電池來提供電源。儘管對電池電力的 10要求隨著時間增加，電池效能尚未跟上對電力需求的腳 步。增加電池壽命的方法之一便是降低運算系統之部件耗 用的電力。 記憶體裝置（例如，動態隨機存取記憶體（DRAM)裝置） 對運算系統耗用的電力負有相當大的責任，尤其是當該運 15 异系統處於降低電力狀悲時。例如，根據降低電力狀態的 特徵以及所安裝的記憶體量，DRAM裝置耗用的電量可能幾 乎是整體系統電力的50%。對膝上型電腦之最小建議記憶 體的計畫性增加，以及具有較高密度的未來DRAM裝置，將 會增加系統記憶體的電力消耗量。 20 【發明内容】 曼i月的概要說明 本發明揭露一種積體電路，其包含：用以與依電性記憶 體介接的一輸入/輸出埠；以及與該輸入/輸出埠耦接的壓 縮邏輯裝置，該壓縮邏輯裝置用以獨立於一作業系統壓縮 200813700 依電性記憶體之内容的至少一部分。 圖式的簡要說明 係以舉例方式而不具限制性的方式來展示本發明實施 5 例，在圖式中，相同的元件編號表示相似的元件。 第1圖為一方塊圖，其展示出根據本發明一實施例實行 之一種運算系統的選定面向。

第2圖為一方塊圖，其展示出根據本發明一替代實施例 實行之一種運算系統的選定面向。 10 第3圖為一方塊圖，其展示出根據本發明一實施例實行 之壓縮邏輯裝置的選定面向。 第4A圖與第4B圖個別地展示出根據本發明一實施例 而在記憶體陣列中之資料受到壓縮之前以及之後之一種記 憶體陣列的選定面向。 15 第5圖為一流程圖，其展示出根據本發明一實施例之一 種透過記憶體壓縮來增長行動系統之電池壽命之方法的選 定面向。 第6圖為一方塊圖，其展示出根據本發明一實施例實行 之一種電子系統的選定面向。 20 第7圖為一方塊圖，其展示出根據本發明一替代實施例 實行之一種電子系統的選定面向。 【實施方式3 較佳實施例的詳細說明 本發明的實施例係大致有關透過記憶體壓縮技術增長 6 200813700 行動運算系統之電池壽命的系統、方法與裝置。在某些實 施例中，進入到降低電力狀態之前，將壓縮系統主記憶體 的内容。在該種實施例中，僅有含容該經壓縮資料的主記 憶體部分需要受到刷新。可關閉記憶體之剩餘部份的電 5力，此動作可降低耗用的電量，進而延長電池壽命。 第1圖為一方塊圖，其展示出根據本發明一實施例實行 之^ 一種行動運算糸統的選定面向。例如，所謂的 ''行動運算 系統〃係廣泛地表示膝上型電腦、掌上型電腦、平板式電 腦、手持式電細、蜂巢式電讀、個人數位助理等。系統1QQ ίο包括處理器1 〇2、5己fe體子糸統11 〇、永久性餘存體14Q、 以及非依笔性3己fe體150。在替代實施例中，系統1 〇〇可 包括較多元件、較少元件、及/或不同的元件。 處理姦102可為任何類型的處理裝置。例如，處理器 102可為微處理裔、微控制裔等。再者，處理1Q2可包 15括任何數量的處理核心，或者可包括任何數量的分別處理 器。 記憶體子系統110包括記憶體控制器112與記憶體模 組118。記憶體控制器112提供處理器1〇2以及展示於第 1圖之其他元件之間的一介面。記憶體控制器112包括壓 20縮邏輯裝置114以及輸入/輸出埠H6。輸入/輸出（I/O)埠 116可包括接收器、發送器、以及用以與其他積體電路交 換資訊的相關聯電路。 在某些實施例中，壓縮邏輯裝置114包括用以壓縮儲存 在記憶體模組118中之資料的邏輯裝置（例如，一壓縮演譯 7 200813700 法）。壓縮邏輯裝置114亦可包括用以選擇性地把含容經壓 縮資料的記憶體裝置12〇(例如，122)轉變到自我刷新狀態 的邏輯裝置。可以關閉剩下之記憶體裝置（例如，除了 122 之外）的電力。因為處於自我刷新狀態的記憶體裝置數量已 5減少，系統耗用的電力量也會對應地減少。所謂的、x自我刷 新狀態"係廣泛地表示一種狀態，其中係周期性地刷新記憶 體裝置的胞元。以下將參照第3圖進一步地討論壓縮邏輯 裝置114的選定面向。 在某些實施例中，壓縮邏輯裝置114響應於要轉變到降 1〇低電力狀態的一項指示來壓縮資料。例如，一使用者（或另 一個運异系統）可啟始一總體降低電力狀態（例如，藉著關 閉膝上型電腦的蓋子）。響應於此項輸入動作。處理器1〇2 傳送一命令104到記憶體控制器，指示它要轉變到降低電 力狀癌。所謂的'、降低電力狀態〃係廣泛地表示當中運算系 ^統使用少於它處於完全作用之電力的任何電力狀態。降低 電力狀態的實例包括暫停、待命、軟關機等；在某些實施 例中，降低電力狀態為暫停於隨機存取記憶體（RAM)狀態 (有時稱為S3狀態）。以下將參照第5圖進一步討論壓縮記 體中之資料的動作。 20 、永久性儲存體140對系統100提供永久儲存資料與程 式碼的功能。永久性儲存體140可包括磁片或光碟片以及 其對應驅動機。如虛線所示，在某些替代實施例中，永久 性儲存體140包括壓縮軟體142。壓縮軟體142可擴增及/ 或取代壓縮邏輯裝置114的面向。例如，在某些實施例中， 8 200813700 壓縮軟體142可提供壓縮演譯法以供用於壓縮邏輯裝置 ♦ 114 〇 非依龟性5己|思體150針對系統啟動及/或初始化時使用 的程式碼及/或資料來提供非依電性儲存體。非依電性記憶 5體I50可包括快閃記憶體裝置以及其介面。在某些實施例 中，非依電性記憶體150包括組態資料152。組態資料152 提供有關記憶體模組118及/或記憶體裝置12〇之組態的資 汛。例如，組態貧料152可指明記憶體模組類型（例如，χ4、 =8 Χ16)' §己憶體裝置的大小等等。如以下進一步討論地， 1〇壓縮邏輯裝置114可存取級態資料152以判定記憶體子系 統110之一或多個面向的組態。 5己憶體模組118可具有多種不同結構以及接腳組態。例 如，可把記憶體模組118建構為一種雙直列記憶體模組 (DIMM)、一種小型輪廓 DI)V|M(s〇七ΙΜΜ)、一種微 15等等。記憶體模組118可利用具有任何接腳組態（包括24〇 接腳、144接腳、72接腳等）的電子接觸連接器而辆合至互 連體124。 ㈣代實施例中’壓縮邏輯裝置114係位於記憶體控制 20 :以外的-積體電路上。例如，壓縮邏輯裳置114可位於 片、、且中的刀別微控制器上。替代地，壓縮邏輯裝置Hi 可位於記憶體模组118上。帛2圖展示出運算系統200的 =面向，其中壓縮邏輯裝置114B#f駐在記憶體模組 118 C v。 在某些實施例中，記憶體模組118C包括緩衝器124。 9 200813700 緩衝器124可使一相對高速串列互連體124(：與用以介接 體裝置120的相對較低速互連體分離。在某些實施〇 中，緩衝為124為適於結合全緩衝式雙直列記憶體模組 (FB-DIMM)技術使用的-種進階記憶體緩衝器（_B)。

5 緩衝器124包括壓縮邏輯裝置114B以及I/O埠ll6B 在某些實施例中，壓縮邏輯裝置114B包括用以獨立於作業 系統而壓縮儲存在記憶體裝置中之資料的邏輯骏置、 換言之，壓縮邏輯裝置114能夠獨立於作業系統的記情體 管理器來壓縮該資料。在某些實施例中，壓縮邏輯骏置 10響應於（至少部分地）要轉變到降低電力狀態的一項指示來 壓縮該資料。例如，在所展示的實施例中，壓縮邏輯裝置 114響應於來自處理器1〇2的命令1〇4B(例如，針舞以^ 命令的一暫停動作）來壓縮該資料。 第3圖為一方塊圖，其展示出根據本發明一實施例實行 15之壓縮邏輯裝置的選定面向。壓縮邏輯裝置300包括控制 邏輯裝置302、讀取緩衝器304、壓縮演譯法306、寫入緩 衝器308、讀取指標器310、寫入指標器312、以及計時器 314。在替代實施例中，壓縮邏輯裝置300可包括較多元 件、較少元件、及/或不同的元件。在某些實施例中，壓縮 20邏輯裝置300係實行於運算系統平台的硬體及/或韌體中 (例如，在記憶體控制器上）。在替代實施例中，可由儲存 在永久性儲存體中的軟體來進行（例如，永久性儲存體 140 ;展示於第1圖）壓縮邏輯裝置300的選定面向。在另 一個替代實施例中，壓縮邏輯裝置300可常駐在一記憶體 10 200813700 模組中。 在某些實施例中，控制邏輯裝置3〇2提供壓縮邏輯裝置 300的整體控制。例如，壓縮邏輯裝置3〇2可檢測表^要 轉變到低電力狀態(例如’展示於第ί圖與第2圖中的命令 5 104)的-項指示。它亦可控制從記憶體讀取資料到讀取緩 衝嚣304 '壓縮它、且從寫人緩衝器3⑽把壓縮資料寫回 到記憶體的程序。讀取緩衝器304與寫入緩衝器308為能 夠儲存相對小里貝料的任何儲存元件。壓縮演譯法挪為 多種壓縮演譯法中的任—種，例如包括ρ κζ ι ρ壓縮演譯法。 1〇在某些實施例中，控制邏輯I置302使用讀取指標器 310來指出欲從記憶體讀出之下一個資料區塊的位置。相 似地，控制邏輯裝置302使用寫入指標器312來表示將把 經壓縮資料的下一個區塊寫入到記憶體中的何處。以下將 參照第4Α圖與第4Β圖進-步封論讀取指標器31〇以及寫 15 入指標器312。 在某些實施射’當接收到表示該系統已轉換到降低電 力狀態的-項指示時，壓縮邏輯裝置3⑻並不立即壓縮儲 存在記憶體中的資料。反之，它將在啟始壓縮程序之前等 待-段指定期間。啟始壓縮裡序中的延遲狀況相對地緩 和，相較於當中轉換到降低電力狀態的動作係由轉換到— 作用電力狀態的動作及時地接續進行的狀況(例如，關閉且 隨後幾乎立即地開啟膝上型電腦的上蓋）。在該種狀況中， 使用多於關閉某些記憶體裝置電力達一段短期間的電池電 力來C縮資料將會產生一風險。可藉著在啟始壓縮程序之 11 200813700 前等待一段指定時間長度（例如數秒）來降低該風險，因為 並不使用電池電力來壓縮資料，直到已經過了指出該筆置 可能處於降低電力狀態達非平凡時間長度（例如，數十秒、 數分鐘、數小時等）的充分時間。

5 在某些實施例中，壓縮邏輯裝置300使用計時器314 來判定是否已經過指定時間長度。計時器314為多種能在 積體電路中實行之計時器的任何一種。在一替代實^例 中，壓縮邏輯裝置300可使用一種不同的機構來判 已經過該指定時間長度。在其他替代實施例中，壓縮邏輯 10裝置3GG啟始壓縮程序，而不等待_段指定時間長度。 在某些實施例中，壓縮邏輯裝置3⑻係以逐區塊方式來 壓縮資料：換言之，壓縮邏輯裝置3〇〇讀取具有某種區塊 大小的-資料區塊、壓縮它、把經壓縮區塊寫回到 並且隨後針對下-個資料區塊重複進行此程序，直到已經 15壓縮儲存在記憶體中的所有資料為止。在某些實施例中， 該區塊大小為128位元組。例如，在替代實施例中，該區 塊大小可為64位元組、256位元組、或者為能支援所欲壓 縮率的任何其他大小。 20 、、在某些實施例中’有多個從記憶體控制器通往DIMM的 通道’且可同時地在二個通道上進行壓縮動作⑷如，以婵 快壓縮速度）。例如，假設當中一膝上型電腦具有二個料 t一實施例。在該實_巾，該线可針對各個通道具有 屬的項取/寫入緩衝器（例如，3Q4、3〇8)。該系統亦可針 對各個通道具有專屬的壓縮/解壓縮控制器（例如，3〇2)。 12 200813700 替代地，該系統可針對二個通道具有一妓古 邏輯裝置可與輸入/輪出（I/O)操作重疊、予控制☆。壓縮 資料寫入到通道2時，控制器可針對通道!壓二壓縮 第4A圖與第4B圖展示出根據本發明一實施例之

10 15

輯衣置μ取一貝料區塊(例如’具有_指定區塊大小)、壓 縮該資料以產生—經壓鮮郎塊、把魅壓縮資料區塊 寫入到記憶體中，並且隨後重複此程序，直到壓縮了記憶 體中的所有資料為止。記憶體陣列4〇2表示—記憶體子系 統在一單—陣列中備置的記憶體位置(例如，從Μ最低位 址的-記憶體位置到具有最高位址的—記憶體位置）。在某 些實施例中，壓縮邏輯裝置(例如壓縮邏輯裝置咖；展示 於第3圖）在具有指定區塊大小的區塊中讀取儲存在記憶體 陣列402中的資料。在所展示的實施例中，該區塊大小為 位儿組。在某些實施例中，讀取指標器4〇6指出欲從 記憶體中讀取的下一個資料區塊。 第4Β圖展示出根據本發明_實施例的一種記憶體陣列 灵例’而已把經壓縮資料區塊寫入到其中。記憶體陣列404 包括經壓縮區塊41〇與412。如第4Β圖所示，各個經壓縮 區塊可具有不同區塊大小，因為壓縮演譯法可利用較大等 級來壓縮某些資料。在某些實施例中，寫入指標器414指 出要把下一個經壓縮資料區塊寫入到記憶體的何處（及/或 把最後經壓縮資料區塊寫入到記憶體的何處）。 第5圖為一流程圖，其展示出根據本發明一實施例之一 13 200813700 5 種透過記憶體壓縮來增長行動運算系統之電池壽命之方法 的選定面向。請參照處理方塊502，壓縮邏輯裝置接收要 轉變到降低電力狀態的一項指示。所謂的、Λ接收一項指示,, 係廣泛地表示直接地或間接地接收一命令、一指令、一作 號、或者要轉變到降低電力狀態的任何其他表示。例如， 在某些實施例中，壓縮邏輯裝置接收到要轉換到暫停於 RAM狀態的一命令。 請參照處理方塊504,壓縮邏輯裝置等待一計時器過 去。此計時器的目的是提供一延遲，因此並不壓縮記情體 10 内容，直到該系統可能處於降低電力狀態達一段相當期間 (例如，數十秒、數分鐘、數小時等)為止。在某些實施例 中，壓縮邏輯裝置繼續進行，而不等待一計時器過去。請 參照處理方塊506，壓縮邏輯裝置初始化一讀取指標器及/ 或一寫入指標器。 15 ♦ 請參照處理方塊508，壓縮邏輯裝置從記憶體讀取一資 料區塊。在某些實施例中，係從記憶體讀取該資料到一讀 取緩衝器（例如讀取緩衝器304;展示於第3圖）。讀取指標 器可依據區塊大小而前進(例如，64位元組、128位元組、 256位元組等）。該資料區塊於方塊510中受到壓縮。在某 20 些實施例中，資料壓縮動作係由硬體進行（例如，在記憶體 控制器上），且獨立於一作業系統。在替代實施例中，可由 儲存在永久性儲存體中的軟體來提供壓縮演譯法。 請參照處理方塊512，壓縮邏輯裝置判定是否發生了負 壓縮動作。例如，壓縮邏輯裝置可判定經壓縮區塊的大小 14 200813700 疋否大於未經麼縮來源區塊的大小。若是，便把來源區塊 (例如，未經壓縮區塊）寫回到記憶體（方塊514)。此外，寫 入指標器係依據來源區塊大小而前進（方塊514)。 請參照處理方塊516，如果並未發生負壓縮動作，便從 5 一寫入緩衝器(例如，寫入緩衝器308,展示於第3圖）把經 壓縮資料區塊寫入到記憶體。在某些實施例中，寫入指標 益係依據經壓縮區塊大小而前進。壓縮邏輯裝置判定是否 已壓縮了最後的資料區塊（方塊518)。判定是否已壓縮了最 後資料區塊的動作包括判定是否讀取指標器已跨越過記憶 10體陣列（例如利用組態152 ;展示於第1圖）。 如果已壓縮了最後資料區塊，壓縮邏輯裝置便把記憶體 子系統轉變到降低電力狀態（方塊520)。例如，如果一記憶 體裝置含容經壓縮資料，壓縮邏輯裝置便把記憶體裝置轉 變到自我刷新狀態。如果該裝置並不含容經壓縮資料，壓 !5縮邏輯裝置便使該裝置不活動。該系統耗用的電池電量將 會降低，因為已使數個記憶體裝置不活動。例如，在某些 實施例中，壓縮邏輯裝置使用一寫入指標器以及記憶體子 系統的組態資料來判定哪些記憶體裝置含容經壓縮資料而 哪些記憶體裝置並不含容經壓縮資料。 20 纟壓縮該資料之後，該壓縮邏輯裝置可實行解壓縮階 段。該解壓縮階段可響應於要轉變到增高電力狀態的一項 指示而發生。要轉變到增高電力狀態的該項指示包括用以 轉出降低電力狀態的任何信號、命令等。例如，在某些實 施例中，轉變到增高電力狀態的該項指示包括開啟膝:型 15 200813700 電腦的蓋子。在某些實施例中，該解壓縮動作係藉著從經 壓縮資料區塊的末端反向作用來進行。 第6圖為一方塊圖，其根據本發明一實施例展示出一種 電子系統的選定面向。電子系統600包括處理器61〇、記 5憶體控制器620、記憶體630、輸入/輸出（1/〇)控制器64〇、 射頻（RF)電路650、以及天線660。在操作中，系統6〇〇 利用天線660傳送與接收信號，且係由第6圖中的各種不 同元件來處理該等信號。天線660可為方向式天線或全向 式天線。如本文使用地，所謂的全向式天線係表示在至少 ίο 一平面中具有實質上一致型樣的任何天線。例如，在某些 實施例中，天線660可為全向式天線，例如單極天線或四 分之一波長天線。同樣地，在某些實施例中，天線66〇可 為方向式天線，例如碗碟狀天線、嵌補式天線、或八木(Yag〇 天線。在某些實施例中，天線660可包括多個實體天線。 15 射頻電路650與天線660以及I/O·控制器640通訊。 在某些實施例中，RF電路650包括對應於一通訊協定的一 實體介面（PHY)。例如，RF電路65〇可包括調變器、解調 變器、混合器、頻率合成器、低雜訊放大器、功率放大器 等。在某些實施例中，RF電路650可包括一外差式接收器， 20而在其他實施例中，HF電路650可包括一直接轉換接收 器。例如，在具有多個天線660的實施例中，各個天線可 耦合至一對應接收器。在操作中，RF電路65〇接收來自天 線660的通訊信號，並且提供類比或數位信號到1/()控制 16 200813700 器640。再者’ 1/0控制器64〇可提供信號到rf電路6即， 其對信號進行操作且隨後把信號發送到天線660。 處理610可為任何類型的處理裝置。例如，處理器 610可為微處理11、微控制器等。再者，處理H 610可： 5括任何數4的處理核心、或者可包括任何數㈣分別處理 器。 記憶體控制器620提供處理器⑽以及展示於第6圖 中之其他元件之間的通訊路徑。在某些實施例中，記憶體 控制器620為亦提供其他功能的中挺裝置部分。如第6圖 1〇所不’記憶體控制器620係搞合至處理器61〇、1/〇栌制哭 640、以及記憶體63〇。在某些實施例中，記憶體㈣^ 620包括壓縮邏輯裝置622。壓縮邏輯震4 622可透過記 憶體壓縮技術來增加系統6〇〇的電池壽命。 記憶體630可包括多個記憶體襄置。該等記憶體裝置可 !5根據任何類型的記憶體技術。例如，記憶體63〇可為隨機 存取§己憶體(RAM)、動態隨機存取記憶體（DRAM)、靜態隨 機存取記憶體（SRAM)、非依電性記憶體，例如快閃滅 體，或者任何其他類型的記憶體。 記憶體630代表單-記憶體裝置或一或多個模組上的 20數個圮憶體裳置。圮憶體控制器620透過互連體622對記 憶體630提供㈣’並且響應於讀取請求啸收來自記憶 體630的資料。可透過互連體622或透過不同互連體（未展 不）對兄憶體630提供命令及/或位址。記憶體控制器63〇 可從處理器610或另-個來源接收欲健存在記憶體63〇中 17 200813700 的資料。記憶體控制器620可把從記憶體630接收到的資 料提供給處理器610或者另一個目的地。互連體622可為 雙向互連體或單向互連體。互連體622可包括數個並行導 、 體。該等信號可為差分式或單一式的。在某些實施例中， 5互連體622利用一種正向、多相位時脈體系來運作。 記憶體控制器620亦可耦合至I/O控制器640,並且提 供處理器610以及I/O控制器64〇之間的通訊路徑。1/〇 φ 控制器640包括用以與"〇電路通訊的電路，例如串列埠、 並行埠、通用串列匯流排（USB)埠等等。如第6圖所示，1/() 1〇控制器640提供通往旰電路650的通訊路徑。 第7圖根據本發明一替代實施例展示出一種電子系統 的選定面向。電子系統7〇〇包括記憶體630、I/O控制器 640、RF電路650、以及天線660，其均如上參照第6圖 所述。電子系統7〇〇亦包括處理器71〇以及記憶體控制器 ★ 15 ?20。如第7圖所示，記憶體控制器720可與處理器710 • 位於相同的晶粒上。在某些實施例中，記憶體控制器720 包括壓縮邏輯裝置722。壓縮邏輯裝置722可透過記憶體 壓縮技術增加系統700的電池壽命。處理器710可為任何 類型的處理器，如上參照處理器61〇所述。第6圖與第7 °圖展不的例示系統包括桌上型電腦、膝上型電腦、伺服器、 蜂巢式電話、個人數位助理、數位家庭系統等等。 亦可把本發明實施例的元件備置為用以儲存機器可執 仃指令的機器可讀媒體。該機器可讀媒體包括但不限於： 快閃記憶體、光碟片、小型碟片唯讀記憶體(CD_R〇M)、數 18 200813700 位多用途/視訊碟片（DVD)ROM、隨機存取記憶體（rAM)、 可抹除可編程唯讀記憶體（EPROM)、電性可抹除可編程唯 讀記憶體(EEPR0M)、磁性或光學卡、傳播媒體或適於儲存 電子指令的其他類型機器可讀媒體。例如，可把本發明實 5施例作為電腦程式來下載，且可利用體現在載波或其他傳 播媒體中的資料信號並透過通訊鏈路(例如，數據機或網路 連結）從遠端電腦（例如，伺服器）傳輸到提出請求的電腦（例 如，客戶機）。 應該了解的是，本發明說明中所謂的〃 一個實施例〃或，， 10 一實施例〃表示的是參照實施例所述的一特定特徵、結構、 或者特性係包括在至少一實施例中。因此，要強調且應該 了解的是，本發明說明不同部分中出現的二或多個一個實 施例〃或〃一實施例〃或''一替代實施例〃未必均表示相同的實 %例。再者’在本發明的一或多個實施例中，可適當地结 合特定特徵、結構或特性。 相似地，應該了解的是，在本發明實施例的前面說明 中，有時將於單一實施例、圖式、或說明中把各種不同的 特徵結合在一起，以協助了解本發明各種不同面向。然而， 所揭露的方法並不應被解釋為反映出本發明請求項目需要 20多於清楚地在各個申請專利範圍說明的特徵。反之，如以 下申晴專利範圍反映地，本發明的面向少於前述單一揭露 實施例的所有特徵。因此，伴隨在本發明詳細說明之後的 申請專利範圍係依此併入到本發明詳細說明中。 【w式簡單說明】 19 200813700 第i圖為一方塊圖，其展示出根據本發明一實施例實行 之一種運算系統的選定面向。 第2圖為一方塊圖，其展示出根據本發明一替代實施例 實行之一種運算系統的選定面向。 5 第3圖為一方塊圖，其展示出根據本發明一實施例實行 之壓縮邏輯裝置的選定面向。 第4A圖與第4B圖個別地展示出根據本發明一實施例 而在記憶體陣列中之資料受到壓縮之前以及之後之一種記 憶體陣列的選定面向。 10 第5圖為一流程圖，其展示出根據本發明一實施例之一 種透過記憶體壓縮來增長行動系統之電池壽命之方法的選 定面向。 第6圖為一方塊圖，其展示出根據本發明一實施例實行 之一種電子系統的選定面向。 15 第7圖為一方塊圖，其展示出根據本發明一替代實施例 實行之一種電子系統的選定面向。 【主要元件符號說明】 100 行動運算系統 110B 記憶體子系統 102 處理器 112 記憶體控制器 104 命令 112A 記憶體控制器 104A 命令 112B 記憶體控制器 104B 命令 114 壓縮邏輯裝置 110 記憶體子系統 114A 壓縮邏輯裝置 110A 記憶體子系統 114B 壓縮邏輯裝置 20 200813700

116A 輸入/輸出埠 310 讀取指標器 116B 輸入/輸出埠 312 寫入指標器 118 記憶體模組 314 計時器 118A 記憶體模組 402 記憶體陣列 118B 記憶體模組 404 記憶體陣列 118C 記憶體模組 406 讀取指標器 120 記憶體裝置 410 經壓縮區塊 122 記憶體裝置 412 經壓縮區塊 122A 記憶體裝置 414 寫入指標器 124 緩衝器 502〜520 步驟方塊 124A 高速串列互連體 600 電子系統 124B 高速电列互連體 610 處理器 124C 高速串列互連體 620 記憶體控制器 140 永久性儲存體 622 壓縮邏輯裝置、互連體 142 壓縮軟體 630 記憶體 150 非依電性記憶體 640 輸入/輸出(I/O)控制器 152 組態資料 650 射頻(RF)電路 200 運算系統 660 天線 300 壓縮邏輯裝置 700 電子系統 302 控制邏輯裝置 710 處理器 304 讀取緩衝器 720 記憶體控制器 306 壓縮演譯法 722 壓縮邏輯裝置 308 寫人緩衝器 21

Claims (1)

1. 200813700 十、申請專利範圍： " 1. 一種積體電路，其包含： 用以與依電性記憶體介接的一輸入/輸出埠；以及 與該輸入/輸出埠耦接的壓縮邏輯裝置，該壓縮邏輯裝 5 置用以獨立於一作業系統壓縮依電性記憶體之内容的 至少一部分。 2·如申請專利範圍第1項之積體電路，其中該壓縮邏輯裝 置響應於要轉變到一降低電力狀態的一指示，壓縮依電 ® 性記憶體中之該等内容的至少一部分。 ίο 3_如申請專利範圍第2項之積體電路，其中要轉變到該降 低電力狀態的該指示包含： 用以轉變到一暫停於隨機存取記憶體（RAM)狀態的一 命令。 4·如申請專利範圍第2項之積體電路，其中該壓縮邏輯裝 15 置另包含： ^ 一計時器，其指出在接收要轉變到該降低電力狀態的該 指示之後，何時已經消逝了一段臨界時期。 5·如申請專利範圍第2項之積體電路，其中該壓縮邏輯裝 置另包含： 20 用以儲存從依電性記憶體讀取之一資料區塊的一第一 緩衝器。 6_如申請專利範圍第5項之積體電路，其中該壓縮邏輯裝 置另包含： 用以儲存欲寫入到依電性記憶體中之一經壓縮資料區 22 200813700 塊的一第二緩衝器。 7_如申請專利範圍第2項之積體電路，其中該壓縮邏輯裝 置包括用以針對依電性記憶體中的各個記憶體裝置個 別地設定一電力狀態的邏輯裝置。 5 8_如申請專利範圍第2項之積體電路，其中該壓縮邏輯裝 置另包含： 用以參照一未經壓縮資料區塊的一讀取指標器；以及 用以參照一經壓縮資料區塊的一寫入指標器。 9·如申請專利範圍第1項之積體電路，其中該積體電路包 10 含一記憶體控制器。 10. —種方法，其包含下列步驟： 接收要轉變到一降低電力狀態的一指示；以及 響應於要轉變到該降低電力狀態的該指示，壓縮儲存在 一記憶體陣列中之資料的至少一部分。 15 11_如申請專利範圍第10項之方法，其中接收要轉變到該 降低電力狀態之該指示的步驟包含： 接收一暫停於隨機存取記憶體（RAM)命令。 12.如申請專利範圍第10項之方法，其中響應於要轉變到 該降低電力狀態的該指示壓縮儲存在該記憶體陣列中 20 之該資料之至少一部分的該步驟包含： 獨立於一作業系統壓縮儲存在該記憶體陣列中之資料 的至少一部分。 13·如申請專利範圍第12項之方法，其另包含下列步驟： 判定是否已經過一段臨界時期。 23 200813700 5 14. 如申請專利範圍第13項之方法，其中壓縮儲存在該記 憶體陣列中之該資料之至少一部分的該步驟包含： 如果已經過該段臨界時期，便壓縮儲存在該記憶體陣列 中之該資料的至少一部分。 15. 如申請專利範圍第12項之方法，其中獨立於該作業系 統壓縮儲存在該記憶體陣列中之該資料之至少一部分 的步驟包含： • 從依電性記憶體讀取下一個資料區塊； 壓縮該下一個資料區塊以產生一經壓縮資料區塊；以及 10 把該經壓縮資料區塊寫入到依電性記憶體中。 16·如申請專利範圍第10項之方法，其另包含下列步驟： 在壓縮儲存在該記憶體陣列中之該資料的至少一部分 之後，轉變到一降低電力狀態。 17_如申請專利範圍第10項之方法，其另包含下列步驟： 15 華 接收要轉變到一作用中電力狀態的一指示；以及 響應於接收到要轉變到該作用中電力狀態的該指示，解 壓縮儲存在該記憶體陣列中之經壓縮資料的至少一部 分。 18. —種系統，其包含： 20 用以提供一記憶體陣列的一或多個記憶體裝置； 與處理器耦接的一積體電路，該積體電路包括用以獨立 於一作業系統壓縮儲存在該記憶體陣列中之資料之至 少一部分的壓縮邏輯裝置； 與該積體電路耦接的一處理器；以及 24 200813700 與該處理器耦接的一天線。 19·如申請專利範圍第18項之系統，其中該壓縮邏輯裝置 係用於至少部分地響應於來自該處理器而要轉變到一 降低電力狀態的一指示，壓縮儲存在該記憶體陣列中之 5 該資料的至少一部分。 20.如申請專利範圍第19項之系統，其中要轉變到該降低 電力狀態的該指示包含： 用以轉變到一暫停於隨機存取記憶體（RAM)狀態的一 命令。 ίο 21.如申請專利範圍第19項之系統，其中該壓縮邏輯裝置 另包含： 一計時器，其指出在接收要轉變到該降低電力狀態的該 指示之後，何時已經消逝了一段臨界時期。 22. 如申請專利範圍第19項之系統，其中該壓縮邏輯裝置 15 另包含： 用以針對該記憶體陣列中各個記憶體裝置個別地設定 一電力狀態的邏輯裝置。 23. 如申請專利範圍第18項之系統，其中該積體電路包含： 一記憶體控制器。 25