TW200812021A - Packaging substrate board and manufacturing method thereof - Google Patents
Packaging substrate board and manufacturing method thereof Download PDFInfo
- Publication number
- TW200812021A TW200812021A TW095131030A TW95131030A TW200812021A TW 200812021 A TW200812021 A TW 200812021A TW 095131030 A TW095131030 A TW 095131030A TW 95131030 A TW95131030 A TW 95131030A TW 200812021 A TW200812021 A TW 200812021A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- opening
- substrate unit
- unit
- package
- Prior art date
Links
Classifications
-
- H10P74/23—
-
- H10W72/5522—
-
- H10W72/884—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Packaging Frangible Articles (AREA)
Description
200812021
二達編號:TW3i60PA ' 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種封裝基板及其製造方法,I特別 是有關於一種其中任一基板單元皆為良好之基板單元的 封裝基板及其製造方法。 【先前技術】 半導體技術不斷地突破與演進,並應用於各式電子產 品中,帶給人們處理日常事務上許多的便利。其中於半導 體晶片之封裝結構中,半導體晶片係透過凸塊、 導線架(Lead Frame)或銲、線⑺⑷等結構,將内部之 微電子元件及電路電性連接至外界。並且半導體晶片之封 裝結構亦可避免半導體晶片受到碰撞或受潮。此外,隨著 晶片上電路之複雜化,以及電性外接點數量之增加,半導 體封裝結構從早期雙邊、式封裝(㈣In ime Ο = MP) ’逐漸發展為適應高晶片速度、針腳密集 = 構,例如球栅陣列㈤1 Gnd Array,BGA) 呈式電子產品不斷推陳出新之際,晶片需求量更 中,扮演-極重要之角色^技術在今日4科技發展 視立二FI、U ’其~不傳統之球柵陣列封裝結構的侧 ㈣包括—㈣基板.多條金線 丄乙 晶片11、一封裝樹脂 16 °封裝基板14係具有、二個錫球15以及一銀膠 兒略(未顯示於圖中),而封裝 5 200812021
二達編號:TW3160PA 土反之一下表面14b係具有與電 觸點。此些錫球15係黏接於此 讀連接之多個接 構10與外部電子原件電性連接。m點’心將封裝結 銲墊17,且晶片u係藉由銀膠曰1係具有多個結合 一上表面i4a。此些接合銲# 17係分封裝基板]4之 電性連接於料路。㈣裝樹脂 1由此些金線12 上,且包覆此些金線12及晶片η於封裝基板14 及晶片11物理性之保護,如 A Β供此些金線12 損壞。 〃 t到碰撞或是受潮而 提供===配效率,目前業界係將 狀之封裝基板之方式,改為提供一條 裝。請參照第2圖,其㈣_傳統之=仃多個晶片之封 圖。其中條狀封裝基板2〇係 個=裝基板的示意 元21。然而,所裎 虿夕個線性排列之基板單 此A柘罝- 棱條狀封裝基板2〇,係益法碹佴中 T完全為良好之基板單元2i。而;中Si jr ,係導致製作出之封裝結構成為不;^ 封叙製程良率的降低。 成為不良-,造成 具有一定數目以上之X自又σ,虽仏狀封裝基板20中 封裝基板20,連同1中^基板單元21時,係將此條狀 來,係造成了 ϋ 的基板單元21報廢。這樣一 绝成了材料的浪費,亦相 20 〇 5 分利用所有良㈣美^ 一 基板早元21,以充 要課題。 早疋21,實為目前極待研究之一重 6 200812021
二達編號:TW3160PA 【發明内容】 有鏗於此,本發明的目的就是在提供一種封裝基板及 其製造方法’利用將不良基板單元自封裝基板上移除,並 形成開口,再將不同於開口之形狀的第二基板單元置入開 口中之方式,使得此封裝基板具有提高封裝效率、降低封 裝成本、確保封裝製程準確性以及提昇晶片封裝品質之優 點。 . ' < 根據本發明之目的,係提出一種封裝基板。包括一框 架、多個第一基板單元以及至少一第二基板單元。框架係 ,有至少一開口。此些第一基板單元係與框架一體成型。 第二基板係設置於開口中,且開口與第二基板單元具有不 同之形狀。此些第-基板單元及第二基板單元係以矩陣式 配置於封裝基板。 、根據本發明之另―目的,係提出—種封裝基板之製造 方法。首先,提供-第-封裝基板,此第一封裝基板具有 多個第-基板單元及至少一不良基板單元。接著,自第一 封裝基板分離出不良基板單元,並對應地於第一封裝基板 之一框架形成至少-開口。再來,提供一第二基板單元, 此第,基板單元與開口具有不同之形狀。然後,置入第二 基板單元於開口中。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂’下文特舉較佳之實施例,並配合所附圖式,作詳細說 明如下: 7 200812021
二達編號:TW3160PA ' 【實施方式】 請同時參照第3圖及第4A〜4C圖,第3圖繪示依照 本發明之封裝基板之製造方法的流程圖。第4A及第4B圖 分別繪示第3圖之步驟31及步驟32之第一封裝基板的示 意圖。第4C圖繪示第3圖之步驟33之第二基板單元的示 意圖。首先,於第3圖之步驟31中,如第4A圖所示,提 供一第一封裝基板40。此第一封裝基板40具有多個第一 基板單元41及至少一不良基板單元42。於本實施例中係 有多個不良基板單元4 2。此些第一基板單元41例如是球 柵陣列封裝(Ball Grid Array,BGA)基板,並以矩陣式 配置於第一封裝基板40。 接著,進行第3圖之步驟32。如第4B圖所示,自第 一封裝基板40分離出不良基板單元42,對應地於第一封 裝基板40之一框架43形成至少一開口 44,而開口 44例 如是矩形。在本實施例中,係自第一封裝基板40分離出 多個不良基板單元42,並對應地於框架43形成多個開口 44 ° 其次,進行第3圖之步驟33,如第4C圖所示。提供 至少一第二基板單元45。第二基板單元45係自一第二封 裝基板(未顯示於圖中)分離出。於本實施例中,係對應 此些開口 44 (繪示於第4B圖)之數目提供多個第二基板 單元45,且此些第二基板單元例如是球柵陣列封裝基板。 在步驟33中,形成至少一凹緣45a於第二基板單元45之 邊緣,使得當第二基板單元45置入開口 44時,第二基板 8 200812021
二逹編號:TW3160PA 單元45之邊緣與框架43部分接觸。在本實施例中 成四個凹緣45a及四個凸緣45b於第二基板單元45之、^ 緣,此些凸緣4 5 b係配置於第二基板單元4 5之=個角^ 此些凹緣45a係配置於此些凸緣45b之間。如此一來,第 二基板單元45與開口 44具有不同之形狀。 然後’進入第3圖之步驟34,置入第二基板單元45 於開口 44中。請同時參照第4D及第4E圖。第4D圖繪示 一膠膜設置於第一封裝基板之一下表面的示意圖,第4E 圖繪示第二封裝基板黏貼於膠膜上之示意圖。首先,如第 4D圖所示,提供一膠膜(adhesive f丨im) 46於第一封裝 基板40之一下表面(位於背紙面),且膠膜46完全覆蓋 下表面。此膠膜46例如是一紫外線膠膜(ultraviolet adhesive film)。而開口 44係暴露部分之膠膜46。接著, 如第4E圖所示,將第二基板單元45黏貼於膠膜46上, 用以設置第二基板單元45於開口 44中。同時,第二基板 單元45之此些凸緣45b係抵靠開口 44之侧壁,此些凸緣 45b係用以定位第二基板單元45於開口 44中之位置。請 參照第4F圖,其緣示於完成第3圖之步驟34後之封裝基 板。至此即完成本實施例之封裝基板50。 此外,於上述第3圖之步驟34中,膠膜46除了完全 覆蓋下表面之外,亦可僅配置於鄰近開口 44之部分下表 面。請同時參照第5A圖及5B圖,第5A圖繪示採用部分 黏貼之方式設置膠膜之封裝基板的示意圖,第5B圖繪示 第5A圖之封裝基板的後側視圖。相較於膠膜46完全覆蓋 9 200812021
: TW3I60PA 下表面之方式,膠膜46僅配置於鄰近此些開口 44之部分 下表面,。係可節省膠膜之用量,進而節省成本。而此些第 二基板單兀45係藉由黏貼於膠膜4fi 狀仙上,置入此些開口 44 中。 一 另外,請參照第6圖,其繪示柢田# θ^ ^ L ,、曰不知用载具黏貼第一封裝 基板之示忍圖。在製程中,亦可蔣结 於酱目Γ λ 兀了將弟一封裝基板40設置 方、、一載具(carrier)上47。此載I 〜士 朴g ΑΓ7 戟具47之表面係具有一黏 者層47a,而開口 44係暴露部分之對荽 ^ ^ 钻者層47a。措由黏貼 弟一基板早兀45於黏著層47a上夕士 4、 ^ 上之方式,將第二基板單 元45置入開口 44中。如此一决 ^ 认、、,# 如此來,係可直接利用載具47 輸送弟一封裝基板40時,黏貼第-其^ σσ _ J r 牙—基板早兀45於開口 44 中。如此即簡化了製程步驟,並且節省了時間。 本實施例中,第-封裝基板4Q、此些第日_基板單元 4卜此些第二基板單元45及框架43之材質,例如是聚亞 醯胺樹脂(polyimide )或雙馬來醯亞胺三嗪樹脂 (Bismaleimide Triazine resin,BT resin)。此些第二 基板單元45之凸緣45b係位於各個第二基板單元奶之角 落(如第4F圖所示)。當此些第二基板單元奶設置於此 些開口 44時,此些第二基板單元45之邊緣與框架43部 分接觸’用以緩衝此些第二基板單元45施加於框架43之 應力。如此一來,可防止框架43發生變形,進而確保後 續將晶片封裝於封裝基板50上之過程可準確地進行。而 此些凸緣45b係抵靠此些開口 44,用以固定此些第二基板 單元45於此些開口 44中各自之位置。使得封裝製程進行 200812021
二逹編號:TW3160PA 時,此些第二基板單元45不與框架43發生相對移動,確 保晶片封裝之品質。另外,由於此些第二基板單元45之 形狀係不同於此些開口 44之形狀,使得此些第二基板單 元45之形狀不需準確地配合此些開口 44之形狀,僅需於 部分之邊緣簡易地形成此些凹緣45a即可。如此一來,可 提高封裝基板50之製造效率。 如以上依照本發明較佳實施例所述之封裝基板及其 製造方法,係將多個不良基板單元自一第一封裝基板分離 出來,並對應地於第一封裝基板上形成多個開口。並且將 良2的多個第二基板單元自一第二封裝基板分離出來,並 =设,於此些開口中。如此即形成具有均為良好基板單元 =封裂基板。其中此些第二基板單元係具有多個凹緣及凸 甘且此些第二基板單元之形狀不同於此些開口之形狀。 再優點在於: 提高録板上具料為良好之錢基板單元,係可 、凌衣%之良率,進而降低封裝成本。 元係ifί板上之此些第—基板單元及此些第二基板單 個晶ΐΓ 列’使得於—片封裝基板上,即可進行多 、封裝製程,相對地提高了封裝之效率。 得此:ti:反單元之形狀係不同於此些開口之形狀,使 板單::: 自第二封裝基板分離時,此些第二基 些開D之‘心及此些凹緣之形狀,均^需精準地配合此 遗’如此可提高整體封裝基板之製造效率。 ’此此些凹緣係不接觸封裝基板之框架,係可緩 200812021
二连編·TW3160PA * 衝此些第二基板單元置入此些開口内時施於框架之應 力。如此可避免框架發生變形,確保封裝製程的準確性。 再者,此些第二基板單元之凸緣係抵靠此些開口,使 得進行晶片之封裝時,此些第二基板單元不與框架發生相 對移動,提昇晶片封裝的品質。 雖然本發明已以較佳之實施例揭露如上,然其並非用 以限定本發明。本發明所屬技術領域中具有通常知識者, 在不脫離本發明之精神和範圍内,當可作各種之更動與潤 飾。因此,本發明之保護範圍當視後附之申請專利範圍所 界定者為準。 12 200812021
二達編號=TW3160PA * 【圖式簡單說明】 第1圖繪示傳統之球柵陣列封裝結構的侧視剖面圖。 第2圖繪示傳統之條狀封裝基板的示意圖。 第3圖繪示依照本發明之封裝基板之製造方法的流程 圖。 第4Α圖繪示第3圖之步驟31之第一封裝基板的示意 圖。 第4Β圖繪示第3圖之步驟32之第一封裝基板的示意 圖。 第4C圖繪示第3圖之步驟33之第二基板單元的示意 圖。 第4D圖繪示一膠膜設置於第4Β圖之第一封裝基板之 一下表面的示意圖。 第4Ε圖繪示第二封裝基板黏貼於膠膜上之示意圖。 第4F圖繪示於完成第3圖之步驟34後之第一封裝基 板。 第5Α圖繪示採用部分黏貼之方式設置膠膜之封裝基 板的不意圖。 第5Β圖繪示第5Α圖之封裝基板的後側視圖。 第6圖繪示採用載具黏貼第一封裝基板之示意圖。 【主要元件符號說明】 10 :封裝結構 13 200812021 二達編號:TW3160PA 11 : 晶片 12 : 金線 13 : 封裝樹脂 14、 50 :封裝基板 14a :上表面 14b :下表面 15 : 錫球 16 : 銀膠 17 : 接合銲墊 20 ·· 條狀封裝基板 21 : 基板單元 40 : 第一封裝基板 41 : 第一基板單元 42 ·· 不良基板單元 43 : 框架 44 : 開口 45 : 第二基板單元 45a :凹緣 45b :凸緣 46 : 膠膜 47 : 載體 47a :黏著層 50 ·· 封裝基板 14
Claims (1)
- 200812021 二连編TW3160PA 十、申請專利範圍: 1. '^種封裝基板5包括: 一框架,具有至少一開口; 複數個第一基板單元,係與該框架一體成蜜;以及 至少一第二基板單元,係設置於該開口中,且該開口 與該第二基板單元係具有不同之形狀; 其中,該些第一基板單元及該第二基板單元係以矩陣 式配置於該封裝基板。 2·如申請專利範圍第1項所述之封震基板,其中該 第二基板單元係具有至少一凹緣,係配置於該第二基板單 元之邊緣處,使得該第二基板單元之邊緣與該框架部分接 觸。 3.如申請專利範圍第2項所述之封裝基板,其中該 第二基板單元具有複數個凹緣及複數個凸緣,該些凹緣及 該些凸緣係交錯配置於該第二基板單元之邊緣處。 4·如申請專利範圍第3項所述之封裝基板,其中該 些凸緣係抵靠該開口之側壁,用以定位該第二基板單元於 該開口中之位置。 5·如申請專利範圍第3項所述之封裝基板,其中該 些凸緣係分別位於該第二基板單元之角落。 6·如申請專利範圍第1項所述之封裝基板,更包括: 一膠膜(adhesive film),係設置於該封裝基板之一 下表面; 其中該開口暴露部分之該膠膜,該第二基板單元藉由 15 200812021 二塔編疏:TW3160PA 該膠膜黏貼於該開口中。 7·如申請專利範圍第6項所述之封裝基板,其中該 膠膜係完全覆蓋該下表面。 8·如申請專利範圍第6項所述之封裝基板,其中該 膠膜係配置於鄰近該開口之部分該下表面。 9·如申請專利範圍第6項所述之封裝基板,其中該 膠膜係為一糸外線膠膜(ultraviolet adhesive mm)。 10·如申凊專利範圍第丨項所述之封裝基板,其中該 封1基板係设置於一載具(carrier)上,該載具之表面 係具有一黏著層,該開口係暴露部分之該黏著層,且該第 二基板單元係藉由該黏著層黏貼於該開口中。 11·如申請專利範圍第丨項所述之封裝基板,其中該 開口之形狀係為矩形。 12·如申請專利範圍第丨項所述之封裝基板,其中該 二第基板單元及該第二基板單元係為球柵陣列封裝 (Ball Grid Array,BGA)基板。 斤13·如申請專利範圍第1項所述之封裝基板,其中該 二第基板單元、該第二基板單元及該框架之材質係包含 聚亞醯胺樹脂(pQlyimide)或雙馬來酿亞胺三嘻樹脂 (Bismaleimide Triazine resin , BT resin)。 14· 一種封裝基板之製造方法,包括: 提ί。、第一封裝基板,該第一封裝基板具有複數個第 一基板單元及至少一不良基板單元; 自忒第一封裝基板分離出該不良基板單元,並對應地 16 200812021 二连編喊=TW3160PA * 於該第一封裝基板之一框架形成至少一開口; 提供至少一第二基板單元,該第二基板單元與該開口 具有不同之形狀;以及 置入該第二基板單元於該開口中。 15. 如申請專利範圍第14項所述之製造方法,其中 該第二基板單元係自一第二封裝基板分離出。 16. 如申請專利範圍第14項所述之製造方法,其中 該些第一基板單元係以矩陣式配置於該第一封裝基板。 17. 如申請專利範圍第14項所述之製造方法,其中 該提供該第二基板單元之步驟更包括: 形成至少一凹緣於該第二基板單元之邊緣,使得當該 第二基板单元置入該開口時’該第二基板单元之邊緣與該 框架部分接觸。 18. 如申請專利範圍第17項所述之製造方法,其中 該提供該第二基板單元之步驟更包括: 形成四個凹緣及四個凸緣於該第二基板單元之邊 緣,該些凸緣係配置於該第二基板單元之四個角落,該些 凹緣係配置於該些凸緣之間。 19. 如申請專利範圍第18項所述之製造方法,其中 該置入該第二基板單元之步驟更包括: 以該些凸緣抵靠該開口之侧壁,用以定位該第二基板 單元於該開口中之位置。 20. 如申請專利範圍第14項所述之製造方法,其中 該置入該第二基板單元之步驟更包括: 17 200812021 二逹縮领::TW3160PA 提供一膠膜(adhesive film)於該第一封裝基板之 一下表面,該開口係暴露部分之該膠膜;以及 黏貼5亥第二基板單元於該膠膜上,用以設置該第-其 板單元於該開口中。 乐—基 其中 21·如申請專利範圍第2()項所述之造方 該膠膜係完全覆蓋該下表面。 其中 22·如申請專利範圍第2〇項所述之製造方法 該膠膜係配置於鄰近該,之部分該下表面。 其中 23·如申凊專利範圍第2〇項所述之製造方法 該膠膜係為紫外線膠膜。 其中 24·如申請專利範圍第14項所述之製造方法 邊置=该第二基板單元之步驟更包括: =置4第—封裝基板於—載具(carrier)上,該葡 層係具有-黏著層’且該開口係暴露部分之;著 板單單元於該黏著層,用以設置該第二基 該些====項所㈣造方法’其+
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095131030A TWI317994B (en) | 2006-08-23 | 2006-08-23 | Packaging substrate board and manufacturing method thereof |
| US11/646,244 US7445944B2 (en) | 2006-08-23 | 2006-12-28 | Packaging substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095131030A TWI317994B (en) | 2006-08-23 | 2006-08-23 | Packaging substrate board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200812021A true TW200812021A (en) | 2008-03-01 |
| TWI317994B TWI317994B (en) | 2009-12-01 |
Family
ID=39464186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095131030A TWI317994B (en) | 2006-08-23 | 2006-08-23 | Packaging substrate board and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7445944B2 (zh) |
| TW (1) | TWI317994B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7684608B2 (en) * | 2006-02-23 | 2010-03-23 | Vistech Corporation | Tape and reel inspection system |
| TWI461127B (zh) * | 2012-12-25 | 2014-11-11 | Univ Nat Taipei Technology | 電子裝置及其製法 |
| US11189610B2 (en) * | 2018-06-27 | 2021-11-30 | Advanced Semiconductor Engineering, Inc. | Substrate structure and manufacturing process |
| CN113035791A (zh) * | 2021-02-05 | 2021-06-25 | 珠海越亚半导体股份有限公司 | 封装基板单元重组的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6481098B1 (en) * | 2001-07-05 | 2002-11-19 | Shou-Chih Lin Chen | Method of manufacturing circuit boards |
| TW499750B (en) | 2001-09-26 | 2002-08-21 | Advanced Semiconductor Eng | Substrate strip and its manufacturing method |
| US6551855B1 (en) * | 2001-11-14 | 2003-04-22 | Advanced Semiconductor Engineering, Inc. | Substrate strip and manufacturing method thereof |
| JP4177814B2 (ja) * | 2002-09-03 | 2008-11-05 | ピーシービー プラス インコーポレーテッド | Pcbパネルの不良pcb単品の交換装置 |
| TW200717208A (en) * | 2005-10-18 | 2007-05-01 | Sheng-San Gu | Defective connected piece of PCB reset method and system thereof |
-
2006
- 2006-08-23 TW TW095131030A patent/TWI317994B/zh not_active IP Right Cessation
- 2006-12-28 US US11/646,244 patent/US7445944B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7445944B2 (en) | 2008-11-04 |
| US20080124836A1 (en) | 2008-05-29 |
| TWI317994B (en) | 2009-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW579581B (en) | Semiconductor device with chip separated from substrate and its manufacturing method | |
| TWI395316B (zh) | 多晶片模組封裝件 | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| KR20050071637A (ko) | 광 센서 패키지 | |
| JPH0567692A (ja) | 薄膜パツケージ | |
| WO2000033379A1 (fr) | Dispositif semi-conducteur, procede de fabrication correspondant et dispositif electronique | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| JP2006516832A (ja) | 薄い多重半導体ダイ・パッケージ | |
| CN100435329C (zh) | 微引线框封装及制造微引线框封装的方法 | |
| TW200849503A (en) | Package-on-package structure and method for making the same | |
| TW200812021A (en) | Packaging substrate board and manufacturing method thereof | |
| TW200729429A (en) | Semiconductor package structure and fabrication method thereof | |
| US8222088B2 (en) | Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method | |
| TW200300286A (en) | Package enclosing multiple packaged chips | |
| CN101656246B (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
| TW451365B (en) | Semiconductor package with dual chips | |
| TWI467729B (zh) | 射頻模組之封裝結構及其製造方法 | |
| CN102270584A (zh) | 电路板结构、封装结构与制作电路板的方法 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| CN101226915B (zh) | 封装基板及其制造方法 | |
| TW200836306A (en) | Multi-chip stack package | |
| CN100592506C (zh) | 非平面基板条以及使用于半导体封装方法 | |
| JP4656766B2 (ja) | 半導体装置の製造方法 | |
| JPS59125641A (ja) | リ−ドレスチツプキヤリア | |
| JP3024608B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |