TW200810130A - System for displaying images and fabrication method thereof - Google Patents
System for displaying images and fabrication method thereof Download PDFInfo
- Publication number
- TW200810130A TW200810130A TW096125174A TW96125174A TW200810130A TW 200810130 A TW200810130 A TW 200810130A TW 096125174 A TW096125174 A TW 096125174A TW 96125174 A TW96125174 A TW 96125174A TW 200810130 A TW200810130 A TW 200810130A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- image display
- region
- display system
- conductivity type
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002019 doping agent Substances 0.000 claims abstract description 14
- 229910052736 halogen Inorganic materials 0.000 claims description 22
- 125000005843 halogen group Chemical group 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- -1 phosphorus ions Chemical class 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 239000004744 fabric Substances 0.000 claims 2
- 101150086986 Pigu gene Proteins 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 239000011435 rock Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 76
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 11
- 229910052732 germanium Inorganic materials 0.000 description 10
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
Landscapes
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
200810130 九、發明說明： 【發明所屬之技術領域】 本發明有關於一種平面顯示器技術，特別是有關於 一種改良的薄膜電晶體（TFT)裝置，其驅動電路區及晝 素區异有不同的電特性（electrical characteristic )以及具 1 有此TFT裝置的影像顯示系統製造方法。 【先前技術】 • 近年來，主動式陣列平面顯示器的需求快速的增 加，例如主動式陣列有機發光裝置（AMOLED )顯示器。 主動式陣列有機發光裝置通常利用薄膜電晶體作為晝素 及驅動電路的開關元件，而其可依據主動層所使用的材 料分為非晶矽（a-Si)及多晶矽薄膜電晶體。相較於非晶 矽薄膜電晶體，多晶矽薄膜電晶體具有高載子遷移率及 高驅動電路集積度及低漏電流的優勢而常用於高速操作 的產品。因此，低溫多晶石夕（low temperature polysilicon， • LTPS)成為平面顯示器技術的一種新的應用。LTPS可藉 由簡單的1C製程形成之，並將驅動電路整合於具有晝素 的基板上，降低了製造成本。 在LTPS薄膜電晶體製造中，驅動電路區及晝素區 的薄膜電晶體係藉由相同的製程及同時形成之。因此， 驅動電路區及晝素區的薄膜電晶體具有相同的電特性。 然而，主動式陣列有機發光裝置中，驅動電路區的薄膜 電晶體電特性需不同於晝素區的薄膜電晶體。舉例而 0773-A32024TWF;P2006003;spin 5 200810130 言，需將驅動電路區的薄膜電晶體設計成具有高载子遷 矛夕率及低次臨界擺盪（sub-threshold swing)等特性，夢 以提供快速響應。另外，需將晝素區的薄膜電晶體設^ 成具有南次臨界擺盪等特性來增加主動式陣列有機發光 夺置的灰階反轉（gray scale inversion )，藉以提高對比 率（contrastratio)。然而，因為兩區的薄膜電晶=是藉 由相，的製程及同步形成之，故要在晝素區製作高次= 界擺盪的薄膜電晶體且在驅動電路區製作低次臨界擺盪 及高載子遷移率的薄膜f晶體是相當困難的。丨肊盈 因此，有必要尋求一種新的薄膜電晶體裴置，苴 驅動電路區及晝素區中具有不同的薄膜電晶體電特性， 猎以在不犧牲㈣電路區晶體 下’在畫素區提供具有高次臨嶋的薄膜之 L發明内容】 有鑑於此，本發明之目的在於提供一 統。此系統包括一薄膜電晶體裝置，盆包括1 广、不’、 主動層、及-閘極結構。基底具有一晝素區。：二： 置於畫素區的基底上，包括—通道區及由 ：層- 的-對源極/汲極區，其中通道區包括呈有心斤隔開 相反於第-導電型的第二導電型的㈣$ — ¥電型及 置於主動層上，包括由—閘極介^ °閘極結構設 的疊層。 他丨-層及-閑極層所構成 根據本發明之目的，本 毛明美供—種影像顯示系統 0773-A32024TWF;P2006003；spm 200810130 製造方法其中此系統具有
【實施方式】 ，下說明本發明實施例之製作與使用。然而，可輕 易了解本發明所提供的實施例僅用於說明以特^方法製 作及使用本發明，並非用以侷限本發明的範圍。 以下说明本發明實施例之影像顯示系統及其製造方 法。第1F圖繪示出根據本發明實施例之影像顯示系統， 特別是-種具有薄膜電晶體（TFT)裝置的影像顯示系 統’其中薄膜電晶體裝置包括具有一驅動電路區D及一 旦素區P的一基底1 00。一緩衝層1 02可選擇性地設置於 基底100上，以作為基底100與後續所形成的主動層之 間的黏著層或是污染阻障層。一主動層Ula設置於晝素 區P的基底100上，而一主動層111b設置於驅動電路區 D的基底100上。主動層包括一通道區ma及被通 道區113a所隔開的一對源極/汲極區i13b。另一主動層 111b同樣包括一通道區ii3c及被通道區113c所隔開的 0773-A32024TWF;P2006003;spin 7 200810130 、子源極/汲極區113d。在本實施例巾，通道區ii3a包 ^有第-導電型及相反於第—導電型的第二導電型的 =雜物。舉例而言’第—導電型為N型，而具有第一導 =摻雜物包括麟。第二導電型為P型，而具有第二 U型的摻雜物包括，。通道區113c可為一本質 士：：:lc)通迢區或是僅具有單-導電型的摻雜物，例 如N型或P型。 〜 結構分別設置於主動層⑴…爪上，而 NM0S赤乍旦素區p的薄膜電晶體可為 Λ 5 。而驅動電路區D的薄膜電晶體可為 νμο^ρμ^ ，括一閘極"電層112及-閘極層114。而設置於主動 1曰 16⑽的間極結構包括—閑極介電層112及―間極層 弟1Α至1F圖係繪示出根據本發施 膜電晶體裝置之影像顯示純之製造方法剖面示^缚 1月Μ第1八圖，提供—基底_，其具有一驅動^區 D及-晝素區ρ。基底刚可由玻璃、石英、或塑: f。一緩衝層102可選擇性地形成於基底Η)〇上 基底與後續形成的膜層之間的黏著層 作為 層。缓衝層1〇2可為—單層或多層結構。舉例而 衝層夕、-氮切、或其組合所構成： 在驅動电路及晝素區？的基底】⑽上 層静在本實靖，制1G4W^所構 0773-A32024TWF;P2006003；spin 8 200810130 可藉由習知低溫多晶矽（LTPS)製程形成之。舉例而言， 在基底100上形成一非晶矽層（未繪示）。對非晶矽層 實施一雷射退火處理，例如準分子雷射退火（excimer laser annealing，ELA )處理，使非晶珍層轉變成多晶梦 層。接著，可選擇性地對多晶矽層104實施通道摻雜 Ϊ 1 (channel doping ) 〇: 清爹照弟1B圖’在驅動電路區D的多晶碎層10 4 上形成一罩幕層106，而露出晝素區P的多晶矽層104。 • 罩幕層106可藉由習知微影技術形成之。接著，對晝素 區P所露出的多晶矽層104實施第一導電型離子佈植 107。舉例而言，利用磷離子或其他N型離子進行離子佈 植 107，且佈植劑量在 lxlO11 ion/cm2 至 lxlO13 ion/cm2 的範圍。露出的多晶碎層104的晶格（lattice )結構由於 受到離子轟擊而受損，因而在晝素區P所露出的多晶矽 層104中造成一受損區107a，如第1C圖所示。在受損區 107a中，多晶矽層104的缺陷密度增加而使其晶界電容 鲁 （grain_boundary capacitance )增加。通常，晶界電容正 比於次臨界擺盪（sub-threshold swing)。因此，當作為 薄膜電晶體主動層的多晶矽層中缺陷密度增加時，可具 有較高的次臨界擺盪。 另外，在受損區l〇7a中電子與電洞數量差異也會因 實施第一導電型離子佈植107而增加。如此一來，將造 成薄膜電晶體的起始電壓（threshold voltage )發生漂移， 這是電路設計所不願發生的。為了解決上述問題，·在本 0773-A32024TWF;P2006003;spin 9 200810130 實施例中，制對晝素^ P❹ l〇7a實施相；5^ /曰1⑽T的X扣區 ⑽。兴= 導㈣㈣二導電型離子佈植 i uy舉例而，利用齙 插1〇9 “士 / 或其他p型離子進行離子佈 植109 ’且佈植劑量在】 n · 的笳圍p _“至1x1013 —2 車圍如罘lc圖所示，使晝素區 的受損區107a中具有第_及笛、曾干 處，且右笛—R - _ 及罘一泠黾型的摻雜物。此 如第二弟二導電型的摻雜物的多晶矽層標示為 晶石夕層職中+H:二導電型的推雜物可因降低多 曰日/ /w 1 uya宁電子與電洞數 默里差異而補侦起始電壓的漂 Γ〇7而λ他實施例中，可利用p型離子實施離子佈植 ，而後㈣用N型離子實施離子_ 1〇9。 請參照第1D圖，名6 v^ 在凡成離子佈植109之後，去除 弟1C圖所示的罩幕層ι〇6。技 接者，對多晶矽層104及109a 貝細一熱處理111。舉你丨而丄 ^ _ 牛例而S，猎由快速熱退火（rapid thermalannealing，RTA)製程進行退火處理⑴，且其溫 度在300。(：到_。〇的範圍，用以活化摻雜物並修復晝素 區P中多㈣層H)9a的晶格結構。在完成退火處理⑴ 之後，摻雜物可與多㈣層娜中时原子產生鍵結， 以增加多晶石夕層1〇9a的穩定度。再者，在修復晶格結構 之後，些許的晶格缺陷仍會留在多晶石夕層驗，而增加 次臨界擺盪。在其他實施例中，熱處王里⑴亦可於後續 薄膜電晶體製造步驟中進行。舉例而言，可在形成薄膜 電晶體的閘極結構之後進行。 口月荼知、第1E圖，圖案化第1D圖中的.多晶石夕層⑽ 0773-A32024TWF;P2006003;spin 10 200810130 及109a，以分別在晝素區p及驅動電路區D中形成多晶 矽圖案層111a及lllb。多晶石夕圖案層111&及lnb係^ ，晝素區P及驅動電路區D中薄膜電晶體的主動層。接 著，在主動層Ilia及11 lb及緩衝層1〇2上依序形成— 絕緣層m及一導電層（未緣示）。在本實施例中，絕 緣層Π2係作為閘極介電層且可為可為一單層或多層結 構。舉例而言，絕緣層112可由氧化矽、氮化矽、 組合所構成。而絕緣層112可藉由習知沉積技術形成之^ 例如CVD。導電層可由金屬所構成，例如鉬（M〇)或鉬 合金。導電層可藉由CVD或濺鍍法形成之。隨後蝕刻導 電層，以分別在主動層Ilia及lllb上形成閘極層ιΐ4 及116。隨後，利用閘極層114及116作為佈植罩幕，以 對主動層1 Πa及11 lb實施重離子佈植113。 完成重離子佈植113之後，主動層llla中形成有一 通道區113a以及被通道區113a所隔開的源極/汲極區 113b。再者，主動層mb中形成有一通道區} Ik以及 被通道區113c所隔開的源極/汲極區113d，如第1]ρ圖所 示’如此便完成本實施例之薄膜電晶體裝置2〇〇。 根據本實施例，由於些許晶格缺陷會留在晝素區p 的主動層llla，故晝素區P的主動層llla，故晝素TFT 相對於驅動TFT而言，可具有較高的次臨界擺盪。因此， 薄膜電晶體裝置在晝素區P及驅動電路區D中可具有不 门黾4寸性。再者，較南的次g品界擺盪可增加顯示裝置的 灰階反轉（gray scale inversion)，進而使顯示裝置具有 〇773-A32024TWF;P2006003;spin 11 200810130 較高的對比率而無須降低驅動TFT的電特性。另外，因 為畫素區P的主動層Ilia的通道區113a具有N型及P 型摻雜物，故可防止晝素TFT的起始電壓發生漂移。 第2圖係繪示出根據本發明另一實施例之具有影像 顯示系統方塊示意圖，其可實施於一平面顯示（FPD)裝
i I 置300或電子裝置500，例如一筆記型電腦、一手機、一 數位相機、一個人數位助理（personal digital assistant， PDA)、一桌上型電腦、一電視機、一車用顯示器、或 ❿一攜帶型DVD播放器。平面顯示裝置300可具有之前所 述的薄膜電晶體（TFT)裝置，而平面顯示裝置300可為 LCD或OLED面板。如第2圖所示，平面顯示裝置300 包括一薄膜電晶體裝置，如第1F中的薄膜電晶體裝置 200所示。在其他實施例中，電子裝置500可具有平面顯 示裝置300。如第2圖所示，電子裝置500包括：一平面 顯示裝置300及一輸入單元400。再者，輸入單元400係 耦接至平面顯示器裝置300,用以提供輸入信號（例如， • 影像信號）至平面顯示裝置300以產生影像。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何所屬技術領域中具有通常知識者， 在不脫離本發明之精神和範圍内，當可作更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定 者為準。 【圖式簡單說明】 0773-A32024TWF;P2006003;spin 12 200810130 第1A至IF圖係繪示出根據本發明實施例之具有薄 膜電晶體裝置之影像顯示系統之製造方法剖面示意圖； 以及 第2圖係繪示出根據本發明另一實施例之影像顯示 系統方塊示意圖。 【主要元件符號說明】 100〜基底； 102〜緩衝層； • 104、109a〜多晶矽層；106〜罩幕層； 107、109〜離子佈植；107a〜受損區； 111〜熱處理；
Ilia、111b〜主動層（多晶矽圖案層）； 112〜閘極介電層（絕緣層）； 113a、113c〜通道區；113b、113d〜源極/汲極區； 114、116〜閘極層； 200〜薄膜電晶體裝置； 300〜平面顯示器裝置； • 400〜輸入單元； 500〜電子裝置； D〜驅動電路區， P〜晝素區。 0773-A32024TWF;P2006003;spin 13
Claims (1)
- 200810130 十、申請專利範圍： 1·一種影像顯示系統，包括： 一薄艇電晶體裝置’包括： 一基底，具有一晝素區； s i動層’设置於該晝素區的該基底上，包括-通 :道區及由該通道區所隔開的一對源極/没極區；以及 P 甲’極結構’设置於該主動層上，包括由一閘極介 電層及一閘極層所構成的疊層； 瞻、其中該通道區包括具有第―導電型及相反於該第一 導電型的第二導電型的摻雜物。 2. 如申請專職圍第丨韻叙影像顯示祕，其 中該主動層係由低溫多晶矽所構成。 3. 如申請專職圍第1項所述之影像顯示线，其 中該閘極層包括鉬金屬。 …4.如申請專利範圍第1項所述之影像顯示系統，其 中該閘極介電層係由氧化矽、氮化矽或其組合所構成。 如申請專利範圍第1項所述之影像顯示系統，其 中°玄第&電型為N型而第二導電型為p型。 。1如H專利範圍第丨項所述之影像顯示系統，其 h㈣膜電晶體裝置更包括—緩衝層，設置於該基底與 該主動層之間。 7. 如申請專利範圍第6項所述之影像顯示系統’其 中該緩衝層係由氧切、氮化石夕或其組合所構成。 8. 如申凊專利範圍第1項所述之影像顯示系統，更 0773-A32024TWF;P2006003；Spin 200810130 包括： -：面顯示裝置，包括該薄膜 一輪入單元，減至該平面顯示★置’以及 輸入至該平面顯示裝置，使該平面顯示、’用以提供一 9·如申請專利範圍第8項所述)顯不影像。 中該影像顯示系統包括-具有該平面系統’其 置。 叫肩不裝置的電子裝 10. 如申請專利範圍第9項所述之 中該電子裝置包括-筆記型電腦、—手機像：示系統，其 -個人數位助理、一桌上型電腦、；數：相機、 示器、或一攜帶型DVD播放器。 、、一車用顯 11. 一種影像顯示系統之製造方法，其 系統具有-薄膜電晶體裝置，而該方法包括μ良、、不 提供一基底，其具有一驅動電路區及—苎素區. 在該驅動電路區及該晝素區的該基板上ς成二多曰 矽層； /日日 在該驅動電路區的該多晶發層上覆蓋—罩幕層； 對该晝素區的該多晶砍層進行—第—導電型離子佈 植； 對该晝素區的該多晶石夕層進行相反於該第一導電型 的一第一導電型離子佈植，使該畫素區的該多晶矽層中 具有該第一及該第二導電型的摻雜物； 去除該罩幕層；以及 對該多晶矽層進行退火處理，以活化該等摻雜物。 0773-A32024TWF;P2006003;spii 15 200810130 12·如申請專利範圍第u 製造方法，更包括： 、处之衫像顯示系統之 圖案化位於該晝素區的該多晶矽層，以 该弟-及該第二導電型的摻雜物的主動層；/成-具有 在該主動層上覆蓋由一閘極 成之疊層；以及 .1 私層及一閘極層所構 =該主動層實施重離子佈植，以在該 成-通這區且在該通道區的兩側 ；下方形 13·如申钱直剎铲鬥# μ 珉對源極/汲極區。 努迭方 月&弟工員所逑之影像顯示系统之 衣^去，其中該主動層係由低溫多日日日@所 、、先之 14.如申請專利範圍第12 萝i皮古、土 ^ ^ 貝戶厅34之景W象顯示系统之 衣圾方去，其巾該閘極介電層係 ，之 組合所構成。 虱化矽或其 15♦如申請專利範圍第u項所 像 之。 〃中〜日日石夕層係精由低溫多晶秒製程形成 16. 如申請專利範圍第u項所述之影 製造方法，更包括在該基底與該多日 ，、、'、不糸統之 衝層。 ……曰矽層之間形成—緩 17. 如申請專利範圍第16項所述之 或其組合所構成。 虱化矽層、 專職圍^ U韻狀影_示“之 錢方法，其中猎由快速熱退火製程進行該退火處理之 0773-A32024TWF;P2006003;spm 16 200810130 且其溫度在30(TC到600°C的範圍。 19.如申請專利範圍第U項所述之影像顯示系統之 j造方法，其中利用磷離子進行該第一 植，且佈植劑量在lxlO11 i〇n/cm2 . 佈 圍。 主ixl〇 lon/cm的範 1 20·如申請專利範圍第i9項，、、 , 製造方法，其中利用硼離子進\所述之衫像顯示系統之 植，且佈植劑量在lxl 011 i〇n/ 忒第—導電型離子佈 圍。 王ixl〇 lon/cm2的範0773-A32024TWF;P2006003;spin 17
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/502,842 US7786480B2 (en) | 2006-08-11 | 2006-08-11 | System for displaying images including thin film transistor device and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200810130A true TW200810130A (en) | 2008-02-16 |
| TWI338374B TWI338374B (en) | 2011-03-01 |
Family
ID=39049857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096125174A TWI338374B (en) | 2006-08-11 | 2007-07-11 | System for displaying images and fabrication method thereof |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7786480B2 (zh) |
| JP (1) | JP5188106B2 (zh) |
| CN (1) | CN101123258B (zh) |
| TW (1) | TWI338374B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4625793B2 (ja) * | 2006-09-08 | 2011-02-02 | 株式会社東芝 | 半導体デバイス |
| TWI518916B (zh) | 2013-03-25 | 2016-01-21 | 友達光電股份有限公司 | 畫素結構的製造方法及其結構 |
| CN105789318B (zh) * | 2014-12-26 | 2019-02-22 | 昆山国显光电有限公司 | 薄膜晶体管及其制备方法 |
| CN106449655A (zh) * | 2016-10-18 | 2017-02-22 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN112397579B (zh) * | 2020-10-22 | 2022-12-06 | 云谷（固安）科技有限公司 | 显示面板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252404A (ja) * | 1993-02-25 | 1994-09-09 | Nec Corp | 薄膜トランジスタ |
| JP2809152B2 (ja) * | 1995-09-28 | 1998-10-08 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| TW322591B (zh) * | 1996-02-09 | 1997-12-11 | Handotai Energy Kenkyusho Kk | |
| TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP2001242803A (ja) * | 2000-02-29 | 2001-09-07 | Sony Corp | 表示装置及びその製造方法 |
| JP2001257352A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置の製造方法 |
| JP3907957B2 (ja) * | 2001-03-26 | 2007-04-18 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイス及び薄膜半導体デバイスの作製方法 |
| JP3704072B2 (ja) * | 2001-09-05 | 2005-10-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TWI220072B (en) * | 2003-02-19 | 2004-08-01 | Toppoly Optoelectronics Corp | TFT structure with LDD region and manufacturing process of the same |
| JP4583004B2 (ja) * | 2003-05-21 | 2010-11-17 | 株式会社 日立ディスプレイズ | アクティブ・マトリクス基板の製造方法 |
| US8772783B2 (en) * | 2004-10-14 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2006156967A (ja) * | 2004-11-08 | 2006-06-15 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法及び有機エレクトロルミネッセンス表示装置 |
| US7592628B2 (en) * | 2006-07-21 | 2009-09-22 | Tpo Displays Corp. | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions |
-
2006
- 2006-08-11 US US11/502,842 patent/US7786480B2/en active Active
-
2007
- 2007-06-15 JP JP2007158518A patent/JP5188106B2/ja active Active
- 2007-07-11 TW TW096125174A patent/TWI338374B/zh not_active IP Right Cessation
- 2007-08-01 CN CN2007101383627A patent/CN101123258B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101123258A (zh) | 2008-02-13 |
| JP5188106B2 (ja) | 2013-04-24 |
| CN101123258B (zh) | 2010-12-01 |
| TWI338374B (en) | 2011-03-01 |
| JP2008047872A (ja) | 2008-02-28 |
| US7786480B2 (en) | 2010-08-31 |
| US20080035995A1 (en) | 2008-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101110429B (zh) | 电子装置、显示装置、图像显示系统及其制造方法 | |
| TWI227565B (en) | Low temperature poly-Si thin film transistor and method of manufacturing the same | |
| US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| JP4158055B2 (ja) | 薄膜トランジスタを製造する方法 | |
| TW200810131A (en) | System for displaying images and fabrication method thereof | |
| US7670885B2 (en) | Thin-film semiconductor device and method for manufacturing the same | |
| WO2015123903A1 (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| Wu et al. | Complementary metal-oxide-semiconductor thin-film transistor circuits from a high-temperature polycrystalline silicon process on steel foil substrates | |
| WO2019001115A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| TW200810130A (en) | System for displaying images and fabrication method thereof | |
| TW200937996A (en) | Organic light emitting display device and fabrications thereof and electronic device | |
| US20060009014A1 (en) | Method of fabricating a poly-crystalline silicon thin film and method of fabricating a semiconductor device using the same | |
| CN101855704A (zh) | 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法 | |
| CN102054874B (zh) | 薄膜晶体管及其制造方法 | |
| JP2007158290A (ja) | 有機発光ダイオード（ｏｌｅｄ）ディスプレイパネルおよびそのポリシリコンチャネル層を形成する方法 | |
| JP2009260328A (ja) | 薄膜半導体装置およびその製造方法 | |
| US6887745B2 (en) | Polysilicon thin film transistor and method of forming the same | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| WO2019062260A1 (zh) | 薄膜晶体管及其制作方法、以及阵列基板与显示装置 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP2012080110A (ja) | 半導体装置 | |
| Hara et al. | High-Performance Top-Gate and Double-Gate Low-Temperature Polycrystalline-Silicon Thin-Film Transistors Fabricated Using Continuous-Wave-Laser Lateral Crystallization on a Glass Substrate | |
| Kuo | ELECTRONICS AND PHOTONICS DIVISION AWARD ADDRESS: Thin Film Transistor and ULSIC Technologies-Parallel or Crossing? | |
| TW202345408A (zh) | 具有再結晶及活化摻雜物之共同化步驟的用於製造3d電路之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |