TW200810047A - Structure and manufacturing method of package base for power semiconductor device - Google Patents

Description

200810047 .九、發明說明： 【發明所屬之技術領域】 本案疋一種封裝基座構造及其製作方法，尤指應用於 一功率半導體元件的一種封裝基座構造及其製作方法。 【先前技術】 功率半導體元件如大功率金屬氧化物半導體場效電 日日體（Power Metal Oxide Semiconductor Field Transistor ) • 舁雙極性電晶體（Bipolar Junction Transistor，簡稱 BJT) 、 f現今以電腦為首的電子裝置對外型的輕薄短小以及高 機能化的要求下，也直接的帶動這些功率半導導體元件的 迅速發展，而其巾大功率金屬氧化物半導體場效電晶體 (Power Metal Oxide Semiconductor Field Transistor )已成 為大功率元件（P0werDevice)的主流，在市場上居於主 導的地位。 、 屬於大功率元件（PowerDevice)的大功率金屬氧化 物半導體％效電晶體在運作的過程林可避免的會發出 較大的熱能，而功率半導體元件在傳統的封裝方式主^八 =電路板型與支架型兩種，其中電路板型係利用複合材料 電路板為基板再以模鑄成型（⑽遍g)的方式進行封膠， ‘而支架型係利用金屬支架為基板再以射出塑膠凹槽或模 6 200810047 =成型（molding)的方式進行封膠’在這兩種的鮮方 有著耐溫性不夠與散熱性不佳等的共同缺點嘴以 :::有功率半導體元件封裝完成後的成品熱傳導性不 ^的^兄發生’因而造成不可職的損壞，導致封裝完成 :在封裝完成後的蠢與耐溫性也有利用= j方=來解決上述缺點，但以陶塑的方式來對功率二極進 :封4相較於電路板型縣與支㈣職的成本都來得 之封^㈣作出散触且低成本的功钟導體元件 、衣土座，係為發展本案之最主要目的。 【發明内容】 ^是-種功料導體元件雌基絲作方法，該方 步m半導體基板；在該半導體基板的 表面形成-罩綦層；在該罩幕層上定義出—第一開 =征對該铸體基板進行㈣，進而在該第 半導體元件置放的—承鼓間；去除該罩幕ΐ 導，^表面與该承载空間上形成一導電層；以及在該 間二二”複數個導電結構，用以供置放於該承载空 勺。亥功干半導體凡件進行電性連接。 縣，转職切料㈣林封裝基座 ^作方法，其中該半導體基板是一 晶格方向之石夕基 200810047 根據上述構想’本案所述之功率半導體元件封 製，方法，其中辭導縣板更包含了 —第二表面^在 j第一表面或該第二表面上可形成有以一 Au/Sn金屬所 完成的一導熱層。 制根據上述構想，本案所述之功率半導體元件封裝基座 製作方法，包含下列步驟：在該罩幕層上定義出一第二開 ’對及半^體基板進行钱刻，進而在該第二開口處形成 至少兩個導通孔’該等導通孔的頂部開口位在該第一表 面’而該㈣通孔的底部開口位在該第二表面，·以及去^ 該罩幕層並在該等導通孔之㈣與該第二表面形成該導 根據上述構想，本案所述之轉半導體元 製作方法，射該L與該第二開口的形成方^含 I列步驟··在該半導縣板之該第—表面形紅氮化石夕、 乳化石夕或金屬完成的該第一罩幕層；在該第—罩幕層上形 成-光阻層’·利用-第一光罩在該光阻層上定義出一 =且圖形與-第二光阻以及根據該第—光阻圖形盘 该弟二光阻_對該罩幕層進行_而 口' 與該第二開口。 乐開口 〜_种平導體元件封裝基座 衣作方法’其找半導縣座可_ —__或一乾式 第-開口與該第二開口進行_，進而形成言緣 載空間與該等導通孔。 根據上述構想，本⑽叙功钟賴元件封裝基座 8 200810047 . 製作方法，其中該半導體基板可利用一雷射穿孔的方式對 半導體基板進行穿孔，進而形成該承載空間與該等導通孔 〇 根據上述構想，本案所述之功率半導體元件封裝基座 製作方法，更包含下列步驟：在該半導體基板的該第一表 面與該承載空間上形成一氧化矽絕緣層；以及在該氧化矽 絕緣層上形成該導電層。 根據上述構想，本案所述之功率半導體元件封裝基座 製作方法，其中該導電層是以一 Tiw/Cu/Ni/Au、 Ti/Cu/Ni/Au、Ti/Au/Ni/Au 或 AlCu/Ni/Au 合金所完成並以 一濺鍍加電鍍或一濺鍍加化鍍的方式形成於該氧化矽絕 緣層上。 ’ 根據上述構想，本案所述之功率半導體元件封裝基座 製作方法，其中該導電層定義有一第一導電結構與一第二 導電結構，而該第一導電結構與該第二導電結構形成的方 法包含下列步驟：以一第二光罩在該導電層上定義出一第 一導電結構圖形與一第二導電結構圖形；以及去除該第一 導電結構圖形與該第二導電結構圖形外的該導電層，進而 形成該第一導電結構與該第二導電結構。 根據上述構想，本案所述之功率半導體元件封裝基座 製作方法，其中該功率半導體元件是一功率二極體或一功 率電晶體。 本案另一方面是一種封裝基座，應用於一功率半導體 * 元件上，該封裝基座包含：一半導體基板，其係具有一第 200810047 表面’一承載空間，其頂部開Π位在該基板的該第-表 面其底口用以承载邊功率半導體元件；以及複數個導電 、、、口構’形成在糾-表面與該承載空間上，該料電結構 用乂14置放於H載空間中的該功率半導體元件完成電 性連接。 根據上述構想，本案所述之封裝基座，其中該半導體 土板是一 100晶格方向之矽基板。 根據上途構想，本案所述之封裝基座，其中該半導體 ,板更具有-第二表面，而在該第一表面或該第二表面上 係可形成有以-Au/Sn金屬所完成的—導熱層。 根據上述構想，本案所述之封裝基座，更包含了至少 兩個導通孔，該等導通孔的頂部開口與底部開口分別位在 該半導體基板的該第-表面與二表面，而該等導通孔 之侧壁與該第二表面係形成有該導電層。 根據上述構想，本案所述之封裝基座，其中該導電層 是以- TlW/CU/Ni/Au、Tl/Cu/Ni/Au、雇頻 AlCu/Ni/Au合金所完成。 根據上述構想，本案所述之封裝基座，其所應用的該 光二極體是一功率二極體或一功率電晶體。 【實施方式】 請參見第-圖，它是本案為改善習用技術手段之 所發展出功率半導體封裝基座之第—較佳實施例示= 10 200810047 圖’而本案所述之該封裝基座係應用在一功率電晶體 (PowerMos)或一功率二極體（powerDi〇de)之功率半 ‘體元件2的封裝過程中。從圖中我們可以清楚的看出該 封裝基座包含具有一第一表面101與一第二表面102之基 板、一承載空間n以及複數個導電結構121、122，其中 該基板係為一 1〇〇晶格方向之矽基板丨，而該承載空間η 的頂部開口位於該矽基板1的該第一表面101之侧，該承 載空間11的底部可用以承載如該功率電晶體（Power

Mos)或功率二極體（p〇werDi〇de)之功率半導體元件2， 而該等導電結構12卜122形成在該第一表面1〇1與該承 載空間11上，進而使得置放在該承載空間n中的該功率 半導體元件2以打線的方式（如圖中所示之電導線2〇〇) 與該等導電結構121、122完成紐連接。以下再就本案 所述之功率半導體職基座製作方法流賴進_步的描 述0 ^ 〇疋个茶隹弟一衩佳實 施例中所叙功料導體元件封裝基座製作方法流程示 =7基板1之該第—表面igi分別形成以 ，化石夕、乳切或金屬特質所完摘轉層則（如 弟圖⑻所不）；再來如第二圖（b)所示 觀上分別形成一光阻層101 幂層 用一第—光罩（在本射未示出）Λ—圖㈦所不’利 M ^ , 个口甲禾不出）在該光阻層1012上定 義出-光阻圖形1001;如第二圖（ > 阻圖形1001對該罩幕声則 不’根據°亥寺光 卓料簡進行_而形成-開口 11 200810047 103 ;如第二圖（e)所示，對該矽基板1進行蝕刻，進而 在該開口 103處形成該承載空間11，並且將該罩幕層1〇11 與該光阻層1012去除；如第二圖（f)所示，在該矽基板 2的該第一表面101與該承載空間u上形成有以

TiW/Cu/Ni/Au 或 Ti/Cu/Ni/Au 或 Ti/Au/Ni/Au 或

AlCu/Ni/Au合金所完成的一導電層12;最後如第二圖（g) 所示，在該導電層12上定義出該等導電結構121、122 後便完成如第i所社該功率半導體元件封裝基座結 構。而在上述的功率半導體元件封裝基座製作流程中，^ 們也可以在形成如第二圖⑺所示之該導電層12前，先 行在該石夕基板2的該第一表面1〇1與該承載空間u上形 $ 一氧切絕緣層（在本財未示出），在該等導電結構 、122供該功率半導體糾2進行紐連接時，該氧 化石夕絕緣層可增加該等導電結構⑵、122與該石 之間的絕緣效果。而上述對該矽美 /、 土 一 W w ut輕基板1的_方式可利用 也可 ====:，’ 板1進行穿孔。 田射牙孔的方式對該石夕基 D月苓見第二圖，它是本案在第一較佳f f 之功率半導體元件封裝基座上視亍音 収的看出在該導電層u上定義有該=們了以 122，而導電結構⑵（正極導電區域=構121、 極導電區域）122俜以1 戍）舁導電結構（負 該導電層12上定義出„第 圖中未示出）在 ^兒、、、口構圖形與一第二導電 200810047 結構圖形（在本圖中未示出），根據該第二光罩所定義出 之σ亥寻^r龟結構圖形，去除該專導電結構圖形外的該導電 層12進而形成該等導電結構12卜122，使得該等導電結 構121、122能夠提供該功率半導體2以♦丁線的方式完成 電性連接。 4芩見第四圖，它是本案在第一較佳實施例中所述 之功率半導體封裝基座所包含之一導熱層13示意圖。由 於該功率半導體元件2在運作的過程中會產生相當大的 熱能，而通常該矽基板1的熱傳導路徑是將熱能由上至下 的傳V至该矽基板1外，因此，從圖中我們可以清楚的看 出在該石夕基板1的該第二表δ 102 ±可形成以Au/Sn合金 (比例為80%Au與20%Sn )所完成的該導熱層丨3，如此 、來便可以增加石夕基板1的熱傳導能力，使得該功率半 元件2所產生的熱能能夠更快速的排除，進而解決習 用技術封裝基座散熱性不佳的問題，而該導熱層13除了 加速熱傳外，也是該矽基板丨與電路板（在本圖中未示出） 接合時的接合金屬。 經由上述之技術說明，我們可以清楚的了解本案所 ，之功率二極體封裝基座是利用半導體製程所完成的封 衣基座’相對於在先前技術所使用的電路板型封裝基座以 及金屬支架型封裝基座來說，本案所述之製作方法所完成 =封裝基座除了在製程以及製作的材料可以有效的降低 ^作成本外，而利用本案之製作方法所完成的封裝基座在 轉功率半導體元件完成封裝後，對於功率半導體元件運作 13 200810047 時所產生的高熱能也能有效達到較佳的散熱效果，進而完 成發展本案之最主要的目的。 請參見第五圖（a) (b)，它是本案為改善習用技 術手段之缺失所發展出功率半導體元件封裝基座之第二 較佳實施例示意圖。從第五圖（a)中我們可以清楚的看 出該封裝基座包含具有一第一表面201與一第二表面2〇2 之矽基板2、一承載空間21、複數個導電結構22以及一 導熱層23。在第-較佳實施例中的封裝基座（如第四圖 所示）是以該矽基板1的該第二表面1〇2與電路板進行接 合（中間形成有該導熱層13)，而本實施例與第一較佳實 施例最大的不同在於該矽基板2是以該第一表面2〇1與二 路板（在本圖中未示出）相互的接合，因此，做為與電路 板（在本圖中未示出）接合的該導熱層23便是形成在該 石夕基板2的該第-表面201上，如此一來，在本實施财 的封裝基座便可以-魅的方式與電路板接合，同時在兮 石夕基板2的該第二表面搬上製作有-校準標示物24 f 當該石夕基板2以該倒置方式與電路板接合時，該 :24可以正確的標示出在該第—表面2〇ι上該等導二 ^2的部分，使得_絲2在與電純接合的二 _一表面加上之該等導電結構22能 板（在本圖中未示出）完成電性連接。才^电路 中，由該導熱層23與該等導電纟士棋ο 在本貫施例 是完成於該第一表面，因二在;==上都 簡化。而在本實施例所述之封装基座結構==第： 14 200810047 圖（b)所示。 -月’見第/、圖（a)⑻，它是本案為改善習用技術 手段之缺失所發展出功率半導體封裝基紅第三較佳 從第六圖(a)中我們可以清楚的看出該封 衣 3具有—第—表面301與一第二表面302之石夕基 板3、二承載空間3卜複數個導電結構32以及—導熱層 33°與第—與第二較佳實施例最大的不同在於該封裝基^ 更包含了複數個導通孔34，該等導通孔34係利用钱刻的 方式（或料侧）或雷财⑽枝完成於該 石夕基々板3上’而轉導通孔34的頂部開口位於該砍基板 ^第表—面3〇1 ’该等導通孔34的底部開口位於該石夕基 Ϊ 3之該第二表面3G2 ’也就是料導通孔34是整個貫 =該雜板3，另外，在本實施射該料電結構^ ，完成在該第一表面3〇1與該等導通孔34的側壁以及該 等導通=34底部開口之第二表面處，進^使得當該石夕基 板3之第二表面3〇2與電路板進行接合時能夠進行導電， 另外’本實施例巾有部分技術手段與第—較佳實施例與电第 -較佳實關相同，故在此科贅述。而在本實施例所述 之封裝基座結構之上視圖如第六圖（b)所示。 综合以上之技術說明，本案所述之功率半導體封裝基 座係利用半導體製程所完成之可承載如功率電晶二 (P〇WerMos)或功率二極體（PowerDiode)之功率半導 體之封裝基座，在經由第一較佳實施例、第二較佳實施例 以及第三較佳實施例的說明後，我們可以清楚的了解相較 15 200810047 • 於先前技術所使用的電路板型封裝基座以及金屬支架型 封裝基座’本案所述之功率半導體封裝基座確實達成了製 程上的間化、製作成本的降低以及刺用本案製作方法所完 成的封裝基座散熱較佳等優點，確實改善了先前技術的缺 失’進而完成本案之最主要的目的。 而本發明得由熟習此技藝之人士任施匠思而為諸般 修飾，然皆不脫如附申請專利範圍所欲保護者。 【圖式簡單說明】 本案得藉由下列圖式及說明，俾得一更深入之了解· — 第一圖，其為本案為改善習用技術手段之缺失所發展出功 率半導體封裝基座之第一較佳實施例示意圖。x、 第二圖（a)〜（g)，其為本案所述之功率半導體元件封裝 基座製作方法流程示意圖。 t 第三圖，其為本案所述之功率半導體元件封裝基座上視示 意圖。 第四圖，其為本案所述之功率半導體封裝基座所包含之一 導熱層示意圖。 第五圖（a)⑻，其為本案為改善習用技術手段之缺失 所發展出功率半導體封裝基座之第二較佳實施例示意圖。 第六圖（a) (b)，其為本案為改善習用技術手段之缺失 *戶斤發展出功率半導體封裝基座之第三較佳實施例示意圖。 16 200810047 【主要元件符號說明】 梦基板1 第一表面101 第二表面102 開口 103 承載空間11 導電層12 導熱層13 導電結構121、122 罩幕層1011 光阻層1012 光阻圖形1001 功率半導體元件2 電導線200 $夕基板2 第一表面201 第二表面202 承載空間21 導電結構22 導熱層23 校準標示物24 矽基板3 第一表面301 第二表面302 承載空間31 導電結構32 導通孔34 導熱層33 17

Claims (1)

1. 200810047 十、申請專利範圍： L-種功率半導體元件封裝基座製 步驟： 法，忒方法包含下列 提供一半導體基板； 於該半導體基板之-第-表面形成一 於該罩幕層上定義出一第—開d曰’ 對该半導體基板進行姓刻，進而於 供一功率轉體元件置放之-承心^ 扣處形成可 去除該罩幕層並於該第一表 導電層；以及 叫该承载空間上形成- 於該導電層上定義出複數個導電結構 承載空間中之該功率半導體元件進行電性連接/、該 2·如申請專利範圍第i項所述之 製作方法，其中該半導體基板係為—封裝基座 板。 1⑻B曰格方向之矽基 H申請專鶴圍第1項所述之辦半導體元件封料座 製作方法，其中該半導縣板更包含了 —第二表衣基庄 第-表面或該第二表面上係可形成有以：全：f 成之一導熱層。 孟屬所疋 4制3销狀辨料體科封裝基座 衣作万法，包含下列步驟·· 於5亥罩幕層上定義出一第二開口； 對该半導體基板進行蝕刻，進而於該第二開口處形成至 少兩個導通孔，該等導通孔之頂部開口位於該第一表面，而 18 200810047 該等導通孔之底部開口位於該第二表面；以及 去除該罩幕層並於該等導通孔之侧壁與該第二表面形 成該導電層。 5·如申請專利範圍第4項所述之功率半導體元件封裝基座 製作方法，其中該第一開口與該第二開口之形成方法包含下 列步驟： 於該半導體基板之該第一表面形成以氮化矽、氧化矽或 金屬完成之該第一罩幕層； 於該第一罩幕層上形成一光阻層； $用一第-光罩在該光阻層上定義出—第—光阻圖形 與一第二光阻圖形；以及 根據該第一光阻圖形與該第二光阻圖形對該罩幕層進 行#刻而形成該第一開口與該第二開口。 曰 6. 如申料利範®第4項所叙功率半導體元件封装基座 製作方法，其中該半導體基座係可彻—歷式_或二ς式 银刻對該第—開口與該第二.進行爛，進而 載 空間與該等導通孔。 7. 如申請專機圍第4項騎之功钟導體元件封裝 製作方法，其該半導體基減可利用射穿孔之方f 導體基板進行穿孔’進而形成該承餘間與鱗導通孔。 8. 如申請專讎圍第i顯述切料賴 製作方法，更包含下列步驟： 十了衣基庄 "於該半導體基板之該第-表面與該承載空間上形成一 氧化石夕絕緣層；以及 19 200810047 於該氧化矽絕緣層上形成該導電層。 9. 如申請專利範圍第8項所述之功率半導體元件封裝基座 製作方法，其中該導電層係以一 TiW/Cu/Ni/Au、Ti/Cu/Ni/Au 、Ti/Au/Ni/Au或AlCu/Ni/Au合金所完成並以一濺鍍加電鍍 或一濺鍍加化鍍之方式形成於該氧化矽絕緣層上。 10. 如申請專利範圍第1項所述之功率半導體元件封裝基座 製作方法，其中該導電層係定義有一第一導電結構與一第二 導電結構’而該弟一導電結構與該弟二導電結構形成之方法 包含下列步驟： 以一第二光罩於該導電層上定義出一第一導電結構圖 形與一第二導電結構圖形；以及 去除該第一導電結構圖形與該第二導電結構圖形外之 該導電層，進而形成該第一導電結構與該第二導電結構。 11. 如申請專利範圍第1項所述之功率半導體元件封裝基座 製作方法，其中該功率半導體元件係可為一功率二極體或一 功率電晶體。 12. —種封裝基座，應用於一功率半導體元件上，該封裝基 座包含： 一半導體基板，其係具有一第一表面； 一承載空間，其頂部開口位於該基板之該第一表面，其 底部用以承載該功率半導體元件；以及 複數個導電結構，形成於該第一表面與該承載空間上， 該等導電結構用以與置放於該承載空間中之該功率半導體 元件完成電性連接。 20 200810047 13 •如申请專利範圍第 體基板係為-刚晶格方向切U封裝基座，其中該半導 14·如申請專利範圍帛J 土反。 體基板更具有-第二表面，而難基座，其中該半導 #可带Α古、， 在°亥罘一表面或該第二表面上 糸了形成有以-Au/Sn金屬所完成之—導孰層。上 15·如申請專利範圍第14 …曰 員所述之封裝基座，更包含了至 v兩個導通孔，該等導通孔 該半·與底侧时別位於 基板之表面與該第二表面，而該 侧壁與該第二表面係形成有該導電層。 … =如申請專利範圍第12項所述之曰封裝基座，其中該導電 層係以一觀齡、取_/Au ^ AlCu/Ni/Au合金所完成。 二.如申請專利範圍第12項所述之封裝基座，其所應用之 该光二極體係可為—功率二極體或—功率電晶體。 21