TW200810020A - An interconnect structure with dielectric air gaps - Google Patents
An interconnect structure with dielectric air gaps Download PDFInfo
- Publication number
- TW200810020A TW200810020A TW096123868A TW96123868A TW200810020A TW 200810020 A TW200810020 A TW 200810020A TW 096123868 A TW096123868 A TW 096123868A TW 96123868 A TW96123868 A TW 96123868A TW 200810020 A TW200810020 A TW 200810020A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- phase
- dielectric
- interconnect
- photoresist
- Prior art date
Links
Classifications
-
- H10W20/01—
-
- H10W20/071—
-
- H10W20/072—
-
- H10W20/46—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
200810020 九、發明說明: 【發明所屬之技術領域】 本發明大體上是關於半導體元件的製造,且特、 於在介電層中形成氣隙的方法及其結構。 【先前技術】 隨著半導體元件不斷微縮,隨之縮小的内連線線寬會 增加線阻抗。縮短的内連線間距更會提高寄生電容。 如此 將導致電路訊號延遲並降低晶片速度與性能。 為減緩電路的後段(back end of line ; BEOL)内連線部 分延遲,將以k值約為3.0的緊密低k層取代傳統的二氧 化石夕介電質(k值約為4·0)。為進一步增進性能,先進襄置 需要更大的介電電容(k值小於2.5)。 新的多孔性低k介電質可增進電容,然而相較於緊密 w電質,大部分的多孔性材料的機械性質相當脆弱。整合 這些材料與其他模組製程也是目前BE〇L製程的一大挑 戰例如,傳統的化學機械研磨(CMP)製程難以研磨低機 械模數的多孔性介電質,傳統的物理氣相沉積(pvD)擴散 阻障沉積技術無法適當覆蓋多孔性介電質的表面。 、另一藉由降低介電常數來增進電容的技術為在導線間 形成氣隙。二氧化矽的介電常數約為4或更大,但空氣的 介電常數則約為1。 ,、美國專利證書號5,949,143(Bang)在二相鄰内連線間 形成轧隙。擴散阻障層和絕緣層依序覆蓋氣隙,以利整合 5 200810020 到上内連線層。 美國專利證書號 6,440,839(Partovi)利用層間介電質 上的「榫濕(t e η ο η - w e 11 i n g )」側壁間隙壁抑制金屬沉積, 而形成小氣隙於二相鄰内連線之間。此技術侷限於在間隔 較寬的二内連線間形成小氣隙。 美國專利證書號6,861,332(?31*1〇利用排氣口形成氣隙 於介電質中。
美國專利證書號6,780,756(Latchford)形成氣隙的方 法為沉積介電材料於導體間、沉積多孔層覆蓋導體與介電 質、接耆剝除多孔層中位於導體間的介電材料,而留下氣 隙於導體之間。 美國專利中請案號2005/00621 65(Saengar)形成封閉 的氣隙内連線結構。 美國專利中請案號2006/00 19482(Su)形成氣隙於多個 仿製(dUmmy)堆疊結構與多個金屬線之間。 故而要他增進内連線之可靠度且相容於目前BEOL製 程的結構。 本發明之一目的提出增進性能和電容的方法,其形成 氣隙於緊密的介電材科内。 本發明之另〜 介電材料的改善方 目的提出不需使用新的或特殊的多孔性 法,且此方法相容於目前的BEOL製程。 【發明内容】 本發明提出一向土 内連線結構,其包含埋置於第一介電層 6 200810020 中的内連線特徵,該内連線特徵具有圖案化的内連線暴露 區域;一覆蓋層’位於内連線暴露區域上;一圓柱氣隙結 構,位於第一介電層圍繞内連線暴露區域的部分中;以及 一第二介電材料,位於圓柱氣隙結構和覆蓋層上。
在另一實施例中,提出一内連線結構,其包含:埋置 於第一介電層中的内連線特徵,内連線特徵具有圖案化的 内連線暴露區域;一覆蓋層,位於内連線暴露區域上;一 2種k值介電材料結構,位於第一介電層圍繞内連線暴露 區域的部分中;以及一第二介電材料,位於2種k值介電 材料結構和覆蓋層上。 在本發明之又一實施例中,提出形成内連線結構的方 法,包含:形成埋置在沉積於基材上的第一介電層中之内 連線特徵,且其具有圖案化的内連線暴露區域;形成第二 材料層於第一介電層圍繞内連線暴露區域的部分上;形成 覆蓋層於内連線暴露區域上;沉積多相光阻於第二材料層 和覆蓋層上;以及將鄰近第二材料層的部分多相光阻分離 成不同相的材料圖案。 方法更包含形成圓柱氣隙於第一介電層圍繞内連線暴 露區域的部分中、以及利用RIE製程移除多相光阻和第二 材料層。方法更包含沉積第二介電材料於不同相的材料圖 案和覆蓋層上。 第二材料層較佳具有親水表面。第二材料層的厚度較 佳為約20埃(A)至約800埃。第二材料層較佳為介電質、 絕緣體或半導體。 7 200810020 内連線特徵較佳包含選自由銅(Cu)、鋁(A1)、鋁銅 (AlCu)、和鎢(W)所構成之群組的材料。第一介電層較佳為 低介電常數材料,且厚度較佳為約5〇〇埃至約1〇,〇〇〇埃。 覆蓋層較佳為鈷(Co)合金,含有c〇與選自由鎢、 磷(P)、硼(B)、錫(Sn)、和鈀(pd)所構成之群絚的材料。覆 蓋層的厚度較佳為約50埃至約3〇〇埃。在一較佳實施例 中,覆蓋層的材料選自由碟化始錫(c〇Snp)、磷化銘鶴
(CoWP)、峰d)、和錄u)所構成之群組。覆蓋層較佳具 有疏水表面。 在一較佳實施例中,多 相(A)光阻與第二相(B)光阻 埃至約1000埃。 相光阻為二相光阻,具有第一 。二相光阻的厚度較佳為約50 〜第1目(A)光阻較佳由二氧化石夕、有機石夕燒、及選自由 胺類、醯胺、酸:類、和水解 、 料所組成,第-相⑻光::r°sys)所構成之群組的材 弟一相(B)先阻較佳為聚合物。在一 中,第二相(B)光 侄實施例
)先阻的抗蝕邊力比第一相(A)光阻高。 方法更可包含移除第一相(A)光阻。八 為低介電常數材料。 一 ”電材料較佳 【實施方式】 本發明提出藉由形成氣隙於介、 結構的性能和電容。 U增進内連轉 本發明利用多相光阻材料 内,藉以增進内連括… 隙結構於層間介電質 200810020 BEOL製程,而不需研發新的模組來形成蝕刻輪 的阻障覆蓋情形、及進行CMP製程。 參照第1 A-1 D圖,其繪示形成氣隙於雙嵌結 統方法。第1A圖繪示選擇性覆蓋層沉積於埋置 ‘ 的内連線上。第1B圖繪示沉積硬罩層。第1C圖 • 圖案化與钱刻用的遮罩。第1D圖繪示移除内連 介電質,進而形成氣隙。 # 此製程需要使用額外的罩幕,故會增加成本 程時間,並且會提高與對準遮罩和圖案化内連線 的產量損失率。 根據本發明,氣隙結構是由如Diblock的多 料所形成’其在反應離子蝕刻(RIE)製程期間有不 選擇性。本發明提出的氣隙形成方法相容於目前 雙肷製程,且不需另行罩幕製程。因此本發明的 將低於目則方法。另外,本發明之技術不受限於 電材料,故應用範圍更廣。 • 本發明製造氣隙内連線結構的細節將參照第 說月於下。參照第2A圖,傳導内連線2〇2埋置 • 電常數(k)材料的絕緣層201和第二材料層2〇3冲 料層203較佳具有「親水表面」,以便後續進行局 ‘ 相分離。埋置的傳導内連線202還具.有未埋入縛 的暴露表面204。 第一材料層2 0 3的厚度較佳為約2 〇埃至約 二材料層可為介電質、絕緣體或半導體。傳導内 廓、良好 構中的傳 介電質中 繪示沉積 線周圍的 及延長製 特徵相關 相光阻材 同的蝕刻 的銅(Cu) 製程成本 特定的介 2A-2F 圖 在如低介 ^第二材 部選擇性 μ緣層2 0 1 800埃。第 連線202 9 200810020 較佳為銅(Cu)、銘(A1)、銘銅(AlCu)、或鶴(W)。較佳地, 絕緣層201為厚度500埃至約10,000埃的低k材料。 參照第2B圖,傳導内連線202的暴露表面204為選 擇性蓋上覆蓋層211。覆蓋層211較佳為CoWP,以同時做 為保護與擴散阻障層之用。較佳地,覆蓋層2 1 1的厚度為 約50埃至約2〇〇埃。除了磷化鈷鎢(C〇wP)以外,其他如 磷化録錫(CoSnP)、把(Pd)、和釕(Ru)等材料也可當作覆蓋
層。覆蓋層2 11較佳具有「疏水表面」,以便後續形成任意 相。選擇性覆蓋沉積也將產生局部地形及形成二個不同的 表面’及金屬覆蓋層211的疏水表面和介電硬罩2〇3的親 水表面。 參照第2C圖,多相光阻材料221沉積在硬罩2〇3和 覆蓋層2 1 1的表面。在一較佳實施例中,多相光阻材料2 2丄 為二相光阻,例如Dibl〇ek。二相光阻材料22i的厚度較 佺為約50埃至約1〇〇〇埃。第一相較佳含有二氧化矽、 有機矽烷、及胺類、醯胺、醛類、或水解物。第二相 光阻較佳為傳統聚合物光阻。 圖i(A:和第二相(B)232的上視圖(第2〇⑷圖)和側視 光阻材料:)圖)。藉由紫外光(U V)固化或熱烘烤可使二相 離,固化可以傳統uv固化工具實施,接 ::基材溫度為約_至約赠的條件下,…照 UV曝照可在存 有周 遭氣體的環境中 進行,周遭氣體 10 200810020 例如為包括氦氣(He)、氬氣(Ar)、氤氣(xe)、氮氣(a)的鈍 氣、或為其混合氣體’例如氮氣/氧氣形成氣體。視情況而 :三化學活性氣體可加入鈍氣。化學活性氣體的例子包括 甲燒(CH4)、三甲基石夕烧、乙稀、或化學式為 HSlRRlR2的矽烷衍生物,盆φ 同的官能基,其選自由甲夷^與R2可為相同或不 由曱基、乙基、丙基、乙烯基、丙烯 基、甲氧基、和乙氧基構成之群組。
同相的材料最好具有不同的蝕刻選擇性。在一較 ,實施例中1 :相⑻232的抗餘能力比第-相(A)231 同°=第2D(b)圖所示,相分離僅發生在具疏水表面之第 材料3 203上的局部區域。因覆蓋層21ι與第二材料層 203的高度差產生的地形特徵也會造成局部相分離。 二相光阻材料221與第二材料層2〇3(產生相分離)和 二相光阻材料221與覆蓋層211(未產生相分離)間的界面 性質差異亦會造成局部相分離。為增強後者的蝕刻選擇 性,可在進行下一步驟前,視情況移除表面上的第一相 (A)231。移除f驟可為溼式、電漿或其他化學相關製程。 屋式化予剝除製程的一例為採用四甲基氫氧化銨(TMAH) 做為化學餘刻劑。 參照第2E圖,其繪示利用RIE製程將覆蓋層211周 圍的已刀離一相光阻圖案轉印到底下的絕緣層2 〇 1。r I e 钱刻形成圓柱氣隙結構240於已分離二相光阻下的絕緣層 2 0 1中。覆蓋層211下的絕緣層2 0 1則不受作用。可視情 況從不同方位重複進行上述光阻沉積、相分離、和RIE製 11 200810020 程來形成網狀氣隙結構, 队樓 再 M進一步降低最終於第二相(B)232材料的為^ ^ #刻選擇性高於第- 料’因此第一相(a)23 衬枓於RIE期間將被 散置第二相(B)232材料內沾向 啊竹円的圓柱氣隙。 參照第2F圖,第-總从 ^ 矛一絕緣層 結構240和覆蓋層211的表面, 第二絕緣層2 5 1為低k材料。
251接著沉 以供進一步, 在第2F(a)圖 :積的第二絕緣層25 1填入圓柱氣隙而形成 η電材料241。在此實施例中,第二絕緣層 數小於第一絕緣層201的介電常數,以降低彳 在第2F(b)圖之較佳實施例中,沉積的第 不填入圓柱氣隙而留下最終氣隙結構240。 熟δ曰此技藝者在參閱上述說明後,在不 精神和範圍内,當可作各種實施例之更動與 發明之保護範圍當視後附之申請專利範圍所
【圖式簡單說明】 本發明之特徵咸信是新賴的,且本發明 所附申請專利範圍提出。圖式僅為便於說明 繪示。至於發明本身的組織及操作方法在參 配合所附圖式後,將變得更清楚易懂,其中 第1 A -1 D圖繪示傳統具氣隙之雙嵌結構 第2A-2E圖繪示根據本發明形成氣隙於 方法截面。 介電電容。由 •相(A)231 材 移除’而留下 積在圓柱氣隙 I理。較佳地, 之實施例中, 具2種k值的 2 5 1的介電常 备體k值。 二絕緣層2 5 2 脫離本發明之 濁飾。因此本 界定者為準。 之特徵元件由 而未以等比例 閱詳細說明和 的截面。 雙嵌結構中的 12 200810020 第2F(a)及2F(b)圖繪示根據本發明之較佳氣隙結構的 截面。
【主要元件符號說明】 201、25 1、25 2 絕緣層 202 内連線 203 材料層/硬罩 204 表面 211 覆蓋層 221 光阻材料 231、 23 2 相 240 氣隙結構 241 介電材料
13
Claims (1)
- 200810020 十、申請專利範圍: 1. 一種形成一内連線結構的方法,該方法至少包含: 形成多個内連線特徵,埋置在沉積於一基材上的一第一 介電層中,該些内連線特徵具有多個圖案化的内連線暴露 區域; 形成一第二材料層於該第一介電層圍繞該些内連線暴 露區域的一部分上;形成一覆蓋層於該些内連線暴露區域上; 沉積一多相光阻於該第二材料層和該覆蓋層上;以及 分離鄰近該第二材料層的部分該多相光阻以變成一不 同相的材料圖案。 2.如申請專利範圍第1項所述之方法,其更包含: 形成多個圓柱氣隙於該第一介電層圍繞該些内連線暴 露區域的該部分中;以及 利用一反應離子蝕刻(RIE)製程移除該多相光阻和該第 二材料層。 3. 如申請專利範圍第2項所述之方法,更包含: 沉積一第二介電材料於該不同相的材料圖案和該覆蓋 層上。 4. 如申請專利範圍第1項所述之方法,其中該第二材料層 14 200810020 具有一親水表面。 5 ·如申請專利範圍第1項所述之方法,其中讓第二材料層 的厚度為約20埃至約800埃。 6.如申請專利範圍第1項所述之方法,其中該第二材料層 為一介電質。7.如申請專利範圍第1項所述之方法,其中該第二材料層 為一絕緣體。 8·如申請專利範圍第1項所述之方法,其中該第二材料層 為一半導體。9·如申請專利範圍第1項所述之方法,其中該些内連線特 徵包含選自由銅(Cu)、鋁(A1)、鋁銅(AlCu)、和鎢(W)所構 成之群組的材料。 1 0 ·如申請專利範圍第1項所述之方法,其中該第一介電 層為一低介電常數材料。 Π.如申請專利範圍第1項所述之方法,其中該第一介電 層的厚度為約500埃至約10,000埃。 15 200810020 12·如申請專利範圍第1項所述之方法,其中該覆蓋層為 一種鈷(Co)合金其含有選自下列之材料:鎢(W)、磷(Ρ)、 硼(B)、錫(Sn)、和 Ιε (Pd)。 13·如申請專利範圍第12項所述之方法,其中該覆蓋層的 厚度為約50埃至約300埃。14.如申請專利範圍第1項所述之方法,其中該覆蓋層的 材料係選自由磷化鈷錫(C〇 SnP)、磷化鈷鎢(Co WP)、鈀 (Pd)、和釕(Ru)所構成之群組。 15·如申請專利範圍第1項所述之方法,其中該覆蓋層具 有一疏水表面。1 6.如申請專利範圍第1項所述之方法,其中該多相光阻 為一種二相光阻,其具有一第一相(A)光阻與一第二相(B) 光阻。 1 7 ·如申請專利範圍第1 6項所述之方法,其中該二相光阻 的厚度為約50埃至約1000埃。 1 8·如申請專利範圍第1 6項所述之方法,其中該第一相(A) 16 200810020 光阻含有二氧化矽、有機矽烷、及一種選自下列之材料, 包括胺類、醯胺.、醛類、和水解物,而該第二相(B)光阻為 一聚合物。 19·如申請專利範圍第16項所述之方法,其中該第二相(B) 光阻的抗蝕能力高於該第一相(A)光阻。20.如申請專利範圍第16項所述之方法,其更包含移除該 第一相(A)光阻。 21.如申請專利範圍第3項所述之方法,其t該第二介電 材料為一低介電常數材料。 22. —種内連線結構,其至少包含: 多個内連線特徵,埋置在一第一介電層中,該些内連線 特徵具有多個圖案化的内連線暴露區域; 一覆蓋層,位於該些内連線暴露區域上; 一圓柱氣隙結構,位於該第一介電層圍繞該些内連線暴 露區域的一部分中;以及 一第二介電材料,位於該圓柱氣隙結構和該覆蓋層上。 23. —種内連線結構,其至少包含: 多數内連線特徵,埋置在一第一介電層中,該些内連線 17 200810020特徵具有多個圖案化的内連線暴露區域; 一覆蓋層,位於該些内連線暴露區域上; 一 2種k值介電材料結構,位於該第一介電層圍繞該些 内連線暴露區域的一部分中;以及 一第二介電材料,位於該2種k值介電材料結構和該覆 蓋層上。 18
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/456,721 US7396757B2 (en) | 2006-07-11 | 2006-07-11 | Interconnect structure with dielectric air gaps |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200810020A true TW200810020A (en) | 2008-02-16 |
| TWI442512B TWI442512B (zh) | 2014-06-21 |
Family
ID=38924084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096123868A TWI442512B (zh) | 2006-07-11 | 2007-06-29 | 具有介電質氣隙之內連線結構 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7396757B2 (zh) |
| EP (1) | EP2047505A4 (zh) |
| JP (1) | JP5306196B2 (zh) |
| KR (1) | KR101054709B1 (zh) |
| CN (1) | CN101490825B (zh) |
| TW (1) | TWI442512B (zh) |
| WO (1) | WO2008008758A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI514535B (zh) * | 2012-03-12 | 2015-12-21 | 美光科技公司 | 橫越複數個電性導體柱之平坦化的半導體結構及方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679193B2 (ja) * | 2005-03-22 | 2011-04-27 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| US7768815B2 (en) * | 2005-08-23 | 2010-08-03 | International Business Machines Corporation | Optoelectronic memory devices |
| US7348280B2 (en) * | 2005-11-03 | 2008-03-25 | International Business Machines Corporation | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions |
| US7977228B2 (en) * | 2006-06-29 | 2011-07-12 | Intel Corporation | Methods for the formation of interconnects separated by air gaps |
| US7396757B2 (en) * | 2006-07-11 | 2008-07-08 | International Business Machines Corporation | Interconnect structure with dielectric air gaps |
| US7566656B2 (en) * | 2006-12-22 | 2009-07-28 | Chartered Semiconductor Manufacturing, Ltd. | Method and apparatus for providing void structures |
| US20080185722A1 (en) * | 2007-02-05 | 2008-08-07 | Chung-Shi Liu | Formation process of interconnect structures with air-gaps and sidewall spacers |
| US20080284039A1 (en) * | 2007-05-18 | 2008-11-20 | International Business Machines Corporation | Interconnect structures with ternary patterned features generated from two lithographic processes |
| JP2009094378A (ja) * | 2007-10-11 | 2009-04-30 | Panasonic Corp | 半導体装置及びその製造方法 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| US8575000B2 (en) * | 2011-07-19 | 2013-11-05 | SanDisk Technologies, Inc. | Copper interconnects separated by air gaps and method of making thereof |
| CN104934368B (zh) * | 2011-11-04 | 2019-12-17 | 英特尔公司 | 形成自对准帽的方法和设备 |
| WO2013066356A1 (en) | 2011-11-04 | 2013-05-10 | Intel Corporation | Methods and apparatuses to form self-aligned caps |
| US9426232B1 (en) * | 2012-08-21 | 2016-08-23 | Google Inc. | Geo-location based content publishing platform |
| US9305836B1 (en) * | 2014-11-10 | 2016-04-05 | International Business Machines Corporation | Air gap semiconductor structure with selective cap bilayer |
| US9865673B2 (en) | 2015-03-24 | 2018-01-09 | International Business Machines Corporation | High resistivity soft magnetic material for miniaturized power converter |
| US9859212B1 (en) | 2016-07-12 | 2018-01-02 | International Business Machines Corporation | Multi-level air gap formation in dual-damascene structure |
| JP6861567B2 (ja) * | 2017-04-19 | 2021-04-21 | 矢崎総業株式会社 | 車両用回路体 |
| KR102594413B1 (ko) * | 2018-03-30 | 2023-10-27 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461003A (en) * | 1994-05-27 | 1995-10-24 | Texas Instruments Incorporated | Multilevel interconnect structure with air gaps formed between metal leads |
| US6380607B2 (en) * | 1997-12-31 | 2002-04-30 | Lg Semicon Co., Ltd. | Semiconductor device and method for reducing parasitic capacitance between data lines |
| US5949143A (en) | 1998-01-22 | 1999-09-07 | Advanced Micro Devices, Inc. | Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process |
| US6104077A (en) | 1998-04-14 | 2000-08-15 | Advanced Micro Devices, Inc. | Semiconductor device having gate electrode with a sidewall air gap |
| US6081988A (en) * | 1998-04-30 | 2000-07-04 | Lockheed Martin Corp. | Fabrication of a circuit module with a coaxial transmission line |
| US6140200A (en) * | 1998-09-02 | 2000-10-31 | Micron Technology, Inc. | Methods of forming void regions dielectric regions and capacitor constructions |
| US6251798B1 (en) * | 1999-07-26 | 2001-06-26 | Chartered Semiconductor Manufacturing Company | Formation of air gap structures for inter-metal dielectric application |
| US6440839B1 (en) | 1999-08-18 | 2002-08-27 | Advanced Micro Devices, Inc. | Selective air gap insulation |
| US6329279B1 (en) | 2000-03-20 | 2001-12-11 | United Microelectronics Corp. | Method of fabricating metal interconnect structure having outer air spacer |
| US6387818B1 (en) * | 2000-07-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Method of porous dielectric formation with anodic template |
| US6432811B1 (en) * | 2000-12-20 | 2002-08-13 | Intel Corporation | Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| TW476135B (en) | 2001-01-09 | 2002-02-11 | United Microelectronics Corp | Manufacture of semiconductor with air gap |
| US6448177B1 (en) * | 2001-03-27 | 2002-09-10 | Intle Corporation | Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure |
| US20040023253A1 (en) * | 2001-06-11 | 2004-02-05 | Sandeep Kunwar | Device structure for closely spaced electrodes |
| US6472266B1 (en) * | 2001-06-18 | 2002-10-29 | Taiwan Semiconductor Manufacturing Company | Method to reduce bit line capacitance in cub drams |
| JP3481222B2 (ja) * | 2001-09-07 | 2003-12-22 | 松下電器産業株式会社 | 配線構造及びその設計方法 |
| US6528409B1 (en) * | 2002-04-29 | 2003-03-04 | Advanced Micro Devices, Inc. | Interconnect structure formed in porous dielectric material with minimized degradation and electromigration |
| US6780753B2 (en) | 2002-05-31 | 2004-08-24 | Applied Materials Inc. | Airgap for semiconductor devices |
| US6753250B1 (en) * | 2002-06-12 | 2004-06-22 | Novellus Systems, Inc. | Method of fabricating low dielectric constant dielectric films |
| DE10238024B4 (de) * | 2002-08-20 | 2007-03-08 | Infineon Technologies Ag | Verfahren zur Integration von Luft als Dielektrikum in Halbleitervorrichtungen |
| US6861332B2 (en) | 2002-11-21 | 2005-03-01 | Intel Corporation | Air gap interconnect method |
| US6924222B2 (en) * | 2002-11-21 | 2005-08-02 | Intel Corporation | Formation of interconnect structures by removing sacrificial material with supercritical carbon dioxide |
| US6838354B2 (en) * | 2002-12-20 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a passivation layer for air gap formation |
| US6930034B2 (en) * | 2002-12-27 | 2005-08-16 | International Business Machines Corporation | Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence |
| US7361991B2 (en) | 2003-09-19 | 2008-04-22 | International Business Machines Corporation | Closed air gap interconnect structure |
| US7268432B2 (en) * | 2003-10-10 | 2007-09-11 | International Business Machines Corporation | Interconnect structures with engineered dielectrics with nanocolumnar porosity |
| US7405147B2 (en) * | 2004-01-30 | 2008-07-29 | International Business Machines Corporation | Device and methodology for reducing effective dielectric constant in semiconductor devices |
| US7071091B2 (en) * | 2004-04-20 | 2006-07-04 | Intel Corporation | Method of forming air gaps in a dielectric material using a sacrificial film |
| US7094689B2 (en) | 2004-07-20 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Air gap interconnect structure and method thereof |
| US7294568B2 (en) * | 2004-08-20 | 2007-11-13 | Intel Corporation | Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures |
| US7348280B2 (en) * | 2005-11-03 | 2008-03-25 | International Business Machines Corporation | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions |
| US7396757B2 (en) * | 2006-07-11 | 2008-07-08 | International Business Machines Corporation | Interconnect structure with dielectric air gaps |
-
2006
- 2006-07-11 US US11/456,721 patent/US7396757B2/en not_active Expired - Fee Related
-
2007
- 2007-06-29 TW TW096123868A patent/TWI442512B/zh not_active IP Right Cessation
- 2007-07-10 EP EP07840384A patent/EP2047505A4/en not_active Withdrawn
- 2007-07-10 CN CN2007800262888A patent/CN101490825B/zh not_active Expired - Fee Related
- 2007-07-10 JP JP2009519628A patent/JP5306196B2/ja not_active Expired - Fee Related
- 2007-07-10 WO PCT/US2007/073128 patent/WO2008008758A2/en not_active Ceased
- 2007-07-10 KR KR1020097001425A patent/KR101054709B1/ko not_active Expired - Fee Related
-
2008
- 2008-05-23 US US12/125,971 patent/US7595554B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI514535B (zh) * | 2012-03-12 | 2015-12-21 | 美光科技公司 | 橫越複數個電性導體柱之平坦化的半導體結構及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101490825A (zh) | 2009-07-22 |
| WO2008008758A3 (en) | 2008-05-08 |
| EP2047505A2 (en) | 2009-04-15 |
| EP2047505A4 (en) | 2011-10-05 |
| TWI442512B (zh) | 2014-06-21 |
| US20080014731A1 (en) | 2008-01-17 |
| US7595554B2 (en) | 2009-09-29 |
| WO2008008758A2 (en) | 2008-01-17 |
| US20080217731A1 (en) | 2008-09-11 |
| KR101054709B1 (ko) | 2011-08-05 |
| KR20090033450A (ko) | 2009-04-03 |
| CN101490825B (zh) | 2012-07-04 |
| JP5306196B2 (ja) | 2013-10-02 |
| US7396757B2 (en) | 2008-07-08 |
| JP2009544156A (ja) | 2009-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200810020A (en) | An interconnect structure with dielectric air gaps | |
| JP5255292B2 (ja) | 2層金属キャップを有する相互接続構造体及びその製造方法 | |
| CN101390203B (zh) | 互连结构及其制造方法 | |
| CN101366116B (zh) | 制造厚布线结构的双镶嵌工艺 | |
| US8466056B2 (en) | Method of forming metal interconnect structures in ultra low-k dielectrics | |
| CN100499107C (zh) | 后端金属化结构及其制造方法 | |
| US8110342B2 (en) | Method for forming an opening | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| US9905424B1 (en) | Self-aligned non-mandrel cut formation for tone inversion | |
| CN1191384A (zh) | 一种制造低介电常数中间层的集成电路结构的方法 | |
| US10276500B2 (en) | Enhancing barrier in air gap technology | |
| US8003516B2 (en) | BEOL interconnect structures and related fabrication methods | |
| US20180012791A1 (en) | Interconnects with inner sacrificial spacers | |
| US20020145201A1 (en) | Method and apparatus for making air gap insulation for semiconductor devices | |
| US8609534B2 (en) | Electrical fuse structure and method of fabricating same | |
| US12183628B2 (en) | Integrated circuit and method for manufacturing the same | |
| US8735278B2 (en) | Copper etch scheme for copper interconnect structure | |
| CN1684244B (zh) | 具有气隙镶嵌结构的半导体器件的制造方法 | |
| WO2025082669A1 (en) | Air gap structure in interconnect with top via | |
| CN101982879A (zh) | 一种低介电常数介质与铜互连的结构及其集成方法 | |
| CN104269395A (zh) | 一种低介电常数介质刻蚀与铜互连的结构及集成方法 | |
| KR20100020160A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |