TW200818411A - Nonvolatile semiconductor memory device to realize multi-bit cell and method for manufacturing the same - Google Patents

Description

200818411 九、發明說明·· 【發明所屬之技術領域】 本發明係關於-種非揮發性半導體記憶體裝置及其製造方 法，特殿關於-種可實現多位元單元的非揮發性半導體記憶體 裝置及其製造方法。 【先前技術】 、在不同之高集體程度之非揮發性半導體記憶體裝置中，快閃 式電子可清_如唯讀記憶體（EEPRQM)具有之優點， 牛例而。I^式化速度及健電特性。結果，其可用於便搞式 終&的大谷讀存舰巾’例如，數位攝影機、可攜式個人電腦 等’或用於替代傳統的硬碟。 根據記憶體之單元式電何清除程式化唯讀記憶 體（職OM)通常可分類為N娜架構之裝置及臟架構裝 置。NAND轉m錢程度的缝看具有優_性能，而 卞構之衣置具有優越的自由存取時間之特徵。在架構 之裝置中’各記憶體單元獨立與一位元線或一字線相連接，並且 因此’在財的寫作s及讀作襲間具有各單元與其他單元具有 較少之干涉之優點。 / N0R木構之裝置需要-接觸物，用於各單元與-對應 7G線間的内部連接。由於此原因，較之麵^架構之裝置，丽 架構之裝置自紐程度（即齡之尺寸）的歧來看沒有優勢， 200818411 其中NAND架構之裝置每一行，即一包含有複數個連續彼此相連 接單元的單個單位，僅需要一個接觸物。 【發明内容】 ^鑒於以上的問題，本發明之實施例關於一種NOR類型之非揮 發性半導體記憶體裝置，其包含有複數個記憶體單元，其中各單 元配設為儲存多位元資料。 本發明之實施例係關於一種性半導體記憶體裝置，其包含 有：（a) —具有複數個源極/汲極區域之半導體基板；（b)複數 個接觸物及複數個源極線，係交替地配設於此源極/汲極區域 上；（c)複數個接觸物及複數個源極線，係交替地配設於此源極 /汲極區域上；（d)複數個控制閘極，其與此複數個接觸物及源 極線間之_物架構相接觸；（e) _多金屬電介質（pMD)層， 係形成於圍繞各接觸物之源極線上；以及（f) 一金屬配線層，係 配設於此接觸物及多金屬電介質（PMD)層上。 本發明之實施例侧於—種轉發性半導體記憶體裝置之製 造方法，此方法包含以下步驟：（a)順次形成一第一氧化層、一 第一多晶韻、及—第—絕緣層於-半導體基板上；⑻注入-掺雜劑於此半導縣板中，使用—配設於第—絕緣層上之光阻抗 餘圖案執行-侧過程而暴露此半導體基板，以形成複數個源極 /汲極區域；（e)執行—再氧化舰崎此概娜極a及極區 域上形成-第二氧化層；⑷在第二氧化層之相對侧面形成復數 200818411 個弟一間隔物於苐一氧化層上；（e)填充一第二絕緣層於複數個 相鄰之第一間隔物間，並且去除此複數個源極區域上之第二絕緣 層；（f)形成複數個源極線於各源極區域上，自各源極區域去除此 第二絕緣層；（g)在去除第一絕緣層之後，形成複數個第二間隔 物以與各第一間隔物相接觸；（h)形成一頂矽氧化層於此複數個 源極線上且形成一底矽氧化層於此複數個相鄰之第二間隔物間之 下侧’（i)形成複數個控制閘極於此複數個相鄰之第二間隔物間； (j)執行一金屬石夕化過程以減少此複數個控制閘極之電阻；（匕） 形成一覆蓋此複數個控制閘極的一多金屬電介質（pMD)層，並 且透過-化學機械研磨（CMP)過程平坦化此多金屬電介質（pMD) 層；以及（1)填充一導電材料於複數個穿過此多金屬電介質（簡^ 層及第二絕緣層的接觸孔中，以形成複數個接觸物。 【實施方式】 本發明實施例係關於在一單個記憶體單$中儲存多位元資料 之技術，以提高快閃式電子可清除程式化唯讀記憶體（eepr〇m) 裝置之積體程度。 —百先’請參閱「第1圖」，第一氧化層11〇、第一多晶矽層 及第矣巴緣層13〇順次形成於一半導體基板1〇〇上。此第一氧化 層110可由以下選擇的任何其一所製造：二氧化石夕⑽2)、氮氧 ^ (La203)^,b# (Zr〇2) (Al2〇3) 層，或可透過層壓其中至少兩個層而形成。此第—氧化層⑽可 7 200818411 透過成長或澱積而形成，以具有大約3〇A至大約3〇〇A之厚度， 並且透過澱積多晶矽形成具有大約100A至大1500A之厚度之第 一多晶矽層120，以形成浮置閘極。而且，第一絕緣層13〇可由二 氧化矽（Si〇2)之氧化層或氮化矽（SiN)之氮化層所形成。 接下來，凊參閱「第2圖」，一光阻抗餘圖案14〇配設於第一 、、、巴緣層130之上以定義源極/汲極區域。使用光阻抗钱圖案14〇 ， 執打一蝕刻過程，透過去除第一絕緣層13〇、第一多晶矽層12〇， _ 並且甚至配设於此半導體基板100上之第-氧化層11〇之預設區 域以暴露此半導體基板100，在執行此蝕刻過程之後，一摻雜劑能 注入於此半導體基板100之產生的暴露區域，以形成源極/汲極 區域150。在此，可執行使用此光阻抗蝕圖案140的蝕刻過程，以 去除第一絕緣層130及第一多晶矽層120而不去除第一氧化層11〇 的方式，以暴露第一氧化層11〇。 在注入摻雜劑以形成源極/汲極區域150且執行一清潔過程 _ 之後，在大約麵。C至大約lioot：之溫度下執行-退火過程，以 當形成源極/汲極區域150時防止注入的摻雜劑的不期望的擴散。 請參閱「第3圖」，在完錢火雜之後，執行—再氧化過程 以在源極/汲極區域15〇上形成一第二氧化層16〇。由此，第二氧 化層160此形成為具有大約9〇入至大約no人之厚度 在形成第二氧化層16〇之後，一二氧化石夕（叫）之氧化層 或一氮化矽（S^N4)之氮化層澱積於半導體基板1〇()上。隨著澱 8 200818411 、勺氧化石夕（Si02)或氮化石夕（Sl3N4)層經受一回钱過程，能 形成如「第4圖」所示之第—間隔物⑺。然後，—第二絕緣層 ⑽澱積於半導體基板⑽之整個表面上以執行—間隙填充過 耘凡成間隙填充之第二絕緣層18〇透過一回钱過程而平坦化， 後使用-開源遮罩（圖未示）侧以打開祕區域。由此， ▲得以去除源極區域上的第二絕緣層180。或者，第二絕緣層18〇 可透過-化學機械研磨（Chemical脑^，_) II 過程而非回蝕過程平坦化。 請參閱「第5圖」，在去除源極區域上的第二絕緣層180之後。 -電極材料’例如摻雜的多晶頻積於源極區域上以執行一間隙 填充過程。完成間隙填充過程之多晶石夕透過一兹刻過程而平坦 化，以形成複數個源極線19〇。 凊麥閱「第6圖」，在形成複數個源極線190之後，執行一預 没的侧過程以去除第-絕緣層130,並且注入一 n型摻雜劑，例 如㈤或鱗（Ρ)，以給於此第一多晶石夕層120浮置閘極之性能。 在>认η歸_之後，—二氧姆（⑽2)之氧化層或氮 ^石夕（Si3N4)之氮化層殿積於第一多晶石夕層12〇上。此_之二 .(Si〇2)錢切（Si3N4)層經受-碰過程，以形成如 、「弟7圖」所示之第二間隔物2〇〇。隨後，一乾蝕刻過程，例如— :I*雔子钱刻（赃）執行於此第—多晶石夕層⑽上，第一多晶石夕 層120具有形成於其上的第二間隔物2〇〇。請參閱「第8圖」，使 200818411 120 —樣能被 用此乾_過程，第—氧化層1U)同第-多 侧，並且然後執行—清潔過程。 請麥閱「第9圖」，在透職刻甚至第一氧化層no形成-圖 案之後，執行1設之氧化過程，以形成一财氧化層21〇於複 數们源極線190之上，並且透過侧第_氧化層⑽及第一多晶 石夕層120獲得圖案上之一底魏化層22〇。

月、/ 1第10圖」’在形成頂矽氧化層21〇及底石夕氧化層 之後，為了形成控制閘極230，一控制閘極終端，舉例而言，自以 下選擇之至^之的材料·多晶石夕、鶴（W)、錯化石夕⑸㈣、石夕 者炭(SiGeC) !目(Mo)、一石夕化钥(MoSi2)、鈦(Ti)、二石夕化鈦(通2) 及氮化鈦’，殿積於底石夕氧化層22〇上以在第二間隔物間 執仃-間隙填充過程。較佳地，多晶侧作_填充材料。隨著 於第二間隔物200間間隙填充的控制閘極終端透過侧過程平坦 化’能形成控制閘極230。 请芩閱「第11圖」，在形成控制閘極230之後，舉例而言， 使用鈷（Co)及鈦（Ti)執行一普通金屬石夕化過程以降低控制閘 極230之電阻，並且隨後，在大約4〇〇〇c至大約5〇〇。〇之溫度下執 行退火過程。然後，使用一爛鱗碎玻璃（|3〇r〇n ph〇Sph〇rus siiicate glass，BPSG)、鱗石夕破璃（phosphorus silicate glass，PSG)或類似 材料形成一多金屬電介質（PMD)層240，並且透過一化學機械 研磨（CMP)過程平坦化多金屬電介質（1>婦）層240。 200818411 在整平多金屬電介質（PMD)層_之後…預設之光阻抗 蝕圖案（圖未示）配設於多金屬電介質（Pmd)層之上。使 用此預叹之光阻抗侧案侧多金屬電介質（腦^層及第二絕 緣層180，以形成接觸孔。 ί 1第12圖」’與上述形成之接觸孔相關，舉例而言， 由氮化鈦纽（TiTaN)形成之屏障層（圖未示）形成於各接觸孔之 ,ΐΐ 土並且例如鎢之材料填充於接觸孔中，以形成接觸物⑽。 ⑩#然，在形成接觸物㈣之後，可執行一化學機械研磨（_ 過程以平域具有形成有接_ 25() _金屬電介質（pMD)層。 其後’由導電金屬形成的一金屬配線層，例如銘（从）， 透迻通系的化學氣相殿積（CVD)或物理氣柄殿積（謂方 法形成於具有接觸物25〇的多金屬電介質（pMD)層·之上。 明』第12目」’各接觸物25〇定位於相鄰的源極線刚 帛並且&後’接觸物25〇及源極線19()週期性地形成且彼此交 _ 替地排列。 使用上述之貫施例，能製造_轉發性半導體記憶體裝置， 其中之-單個記憶體單元能儲存多位元資料，例如，*位元資料， •因此提高了 N0R類型的非揮發性半導體記憶體裝置之集體程 度。特別是’由於非揮發性半導體記憶體裝置使關隙填充的源 極線190作業，因此實施例具有去除傳統的自對準源極 (Self-alignedsGurce ’ SAS)過程之效果，並且減少了擴散阻力。 11 200818411 此減少之擴散阻力導致了源極線190之減少之阻力，且提高了單 元電流之幅度。 【圖式簡單說明】 第1圖至第圖係為實施例之實現多位元單元的非揮發性半 導體記憶體裝置之製造方法之組合圖。 【主要兀件符號說明】 100 110 120 130 140 150 160 170 180 190 200 210 220 230 半導體基板 第一氧化層 第一多晶石夕層 第一絕緣層 光阻抗蝕圖案 源極/汲極區域 第二氧化層 第一間隔物 弟二絕緣層 源極線 第二間隔物 頂矽氧化層 底矽氧化層 控制閑極 多金屬電介質（PMD)層 12 240 200818411 250 260 接觸物 金屬配線層

13

Claims (1)

1. 200818411 十、申請專利範圍·· L 了種非揮發料導體記髓錢之製造方法，鄕造方法包含 順次形成一第一氧化層 層於一半導體基板上； 一第一多晶發層、及-第-絕緣 '入4雜劑於該半導體基板中，使用一配設於該第一絕 緣層上之光阻抗_案執行過程而暴露該半導體: 板’以形成複數個源極/汲極區域； 土 執行-再氧化過程崎該等雜/雜_上形成一第 二氧化層； 在該第二氧化層之相__成複數個第1隔物於該 第二氧化層上； 〃填充-第二絕緣層於該等相鄰之第—間隔物間，並且去除 該等源極區域上之該第二絕緣層； 、形成複數個源極線於各該等源極區域上，自各該等源極區 域去除該弟二絕緣層； 在去除該第-絕緣層之後’形成複數個第二間隔物以與各 該等第一間隔物相接觸； 形成-頂魏化層於該等源極線上且形成—底魏化層 於該等相鄰之第二間隔物間之下側； 形成複數個控制閘極於該等相鄰之第二間隔物間； 執行一金屬矽化過程以減少該等控制閘極之電阻； 14 200818411 形成覆盖該等控制閘極的-多金屬電介質（PMD)層， 並且透過-化學顧研磨（CMp)触平坦化該彡金屬電介質 (PMD)層·，以及 填充一導電材料於複數個穿職多金屬電介質（PMD)層 及該第一％緣層的接觸孔中，以形成複數個接觸物。 2.如申請專利範圍第i項所述之非揮發性半導體記憶體裝置之製 造方法，更包含： 形成-金屬配線層於該多金屬電介質（pMD)層及該等接 觸物之上。 3·如申請專概ffi第1項所述之非揮發性半導體記憶體裝置之製 造方法，其中·· 該第-氧化層由以下選擇之至少其中之—的材料製成： 二氧化⑦（Si02)、氮氧化⑦（Si〇N)、氧化鑭α_)、氧化 锆（Zr〇2)及氧化鋁（以2〇3)，並且具有大約3〇人至大约3〇〇α 之厚度；以及 該第一多晶石夕層具有大約100Α至大約15〇〇人之厚度。 4·如申請專利範圍第！項所述之非揮發性半導體記憶體裝置之製 造方法，其中形成該等第一間隔物包含以下步驟： 形成一矽氧化層或矽氮化層於該第二氧化層上；以及 執行一回钱過程於該矽氧化層或;5夕氮化層上。 5.如申^專利範圍第1項所述之非揮發性半導體記憶體裝置之製 15 200818411 k方法，其中开>成該等源極線包含以下步驟·· 間隙填充摻雜的多晶矽於該等源極區域内，自該等源極區 域去除該第二絕緣層；以及 透過一回蝕過程平坦化該間隙填充之摻雜多晶矽。 6·如申請專利範圍第丨栖述之轉發性半導體嫌體裝置之製 ' k方法其中該專控制閘極由自以下選擇之至少其一之材料製 . 造：多晶矽、鎢（W)、鍺化矽(SiGe)、矽锗碳(SiGeC)、鉬(Mo)、 瞻一矽化钼(MoSi2)、鈦(11)、二矽化鈦(1^12)、氮化鈦(111^。 7·如申請專利範圍第i項所述之非揮發性半導體記憶體裝置之製 造方法，其中該等控制閘極透過一間隙填充過程於該相鄰之第 二間隔物間形成，並且透過一回蝕過程得以平坦化。 8.如申請專纖圍第1栖述之轉紐半導體記碰裝置之製 造方法，其中該多金屬電介質（PMj))層透過使用一硼磷矽玻 璃（BPSG)或磷矽玻璃（psg)形成。 _ 9•如中晴專利範11第1項所述之非揮發性半導體記憶體裝置之製 造方法，其中該等源極線及該等接觸物週期性地形成且彼此交 替地排列。 10·如申請專利範圍第1項所述之非揮發性半導體記憶體裝置之製 造方法’其中形成該等接觸物包含以下步驟·· 形成一由氮化鈦鈕（TiTaN)製成之屏障層於各復數個接 觸孔之侧壁；以及 16 200818411 填充該導電材料於具有該屏障層的該等接觸孔中。 A如申請專利範圍第1項所述之非揮發性半導體記憶體裝置之製 造方法，其中當去除該等源極區域上之該第二絕緣層時，使用 -打開該等祕ϋ域之麟遮罩，侧且去除該等源極區域上 之該弟—絕緣層。 12· —種非揮發性半導體記憶體裝置，其包含有： 一具有複數個源極/没極區域之半導體基板； 一配設於各該等源極/汲極區域之各側面終端之間隔物 架構； 複數個接觸物及複數個源極線，，係交替地配設於該等源極 /没極區域上； 複數個控姻極，其與該等接觸物及該等雜線間之該間 隔物架構相接觸； μ曰

   -多金屬電介質（PMD)層，係形成於圍繞各該等接觸物 之該等源極線上；以及 一金屬配線層，係配設於該等接觸物及該多金屬電介晰 (PMD)層上。 貝 I3·如申請專職_ u柄述之轉發性轉體記憶體裝置， 其中該間隔物架構包含有： 一第一間隔物’係由一矽氧化層或矽氮化層製成，以組成 該間隔物架構之一側； 17 200818411 〜’係由一魏化層或錢化層製成，當與該 弟-間隔物相接觸時以組成該間隔物架構之另—侧； 一第二氧化層，其第-部份係形成於該第—間隔物之下側 且其弟二部份係形成於該第二間隔物之下侧，該第一部份及該 第二部份在該第-間隔物及該第二間隔物之整個寬度範圍内 彼此部份地相重疊； 之下，與該第二氧 一第一氧化層，係配設於該第二間隔物 化層相接觸；以及 -配設於該第-氧化層與該第二間隔物間之多晶石夕層。 !4.如申請專概鮮u撕述之轉發性半物纖體裝置， 更包含有： -底石夕氧化層，雜設於該等控制_之下侧；以及 一頂矽氧化層，係形成於該等源極線之上。 15.如申請專概’ π獅述之轉發性半導體記憶體裝置， 其中該等控制閘極由自以下選擇之至少其—之材料製造··多 晶矽、鎢（W)、鍺化矽(siGe)、矽锗碳(siGeC)、鉬(Mo)、二 石夕化错(M〇Si2)、鈦(Ti)、二石夕化鈦(TiSi2)、氮化欽(TiN)。 16·如申請專利範圍第12項所述之非揮發性半導體記憶體裝置， 其中該多金屬電介質（PMD)層透過使用一侧碟石夕玻璃（BpSG) 或磷矽玻璃（PSG)形成。 17·如申請專利範圍第12項所述之非揮發性半導體記憶體裝置， 18 200818411 更包含有： 且該屏障層係圍 一由氮化鈦鈕（TiTaN)形成之屏障層 繞各該等接觸物形成。 18.-種NOR類型的非揮發性半導體記憶體裝置，包含有. 複數個記髓單元，其巾各單元配設為齡^元資料。 ‘ 19.如申請專利範圍第18項所述之NOR類型的非揮發性半導體記 ’ 憶體裝置’其中該多位元資料包含4位元資料。 肇 20·如申請專利範圍第18項所述之NOR類型的非揮發性半導體記 fe體裝置’其中該等記憶體車元包含有一各自的源極線，該各 自的源極線包含有一間隙填充之源極線。

   19