TW200818347A - Manufacturing process of semiconductor device - Google Patents

Description

200818347 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種製造半導體裝置的方》。更詳而言 ^，本發明係關於—種將晶片與未硬化的接著劑層予以層 =配線基板_加熱，使上縣硬化的接著劑層硬化， 以衣造半導體裝置的方法。 【先前技術】 肢曰^，半導體裝置係藉由液狀或膜狀熱硬化性接著劑 經由打靖沪人r . 钻日日（‘日日（dle bonding)步驟），接著 行制1 ^ S (咖—g)步驟、模塑⑽Iding)步驟來進 曰弟4圖，乂至聊當透過未硬化的接著劑層3將 基板4予以層疊時’會在接著劑中存在空洞 ^ 者在接著劑的晶片侧或配線基板側的界面存在 存在而4圖）°該等空洞即使在黏晶步驟之後亦 子在而不冒消滅（第4圖）。太、盆* 多备在接荽句“ 液狀接著劑時，大 到空洞，此外’在使用膜狀接著劑時， 4=不ΐ或對被著面的凹凸追隨性不足，所以大多 曰ι上述界面存在空洞。 置的可靠性評估 因此必須使空洞 然而，如上所示之空洞係在半導體裝 、二f為封裝破裂（package crac]〇的起點广 係夢#利文獻1嘗試提出—種若為液狀接著劑， 係糟由塗佈時的低黏度，若為 ：二 之彈性率的減低化，或者藉由,二:^則猎由黏晶時 石稽由黏日日條件的最適化，使其追 319512 5 200818347 _ 隨配線基板的凹凸之技術。 專利文獻1 :國際公開第2005/〇〇4216號文件 【發明内容】 ‘（發明所欲解決之課題） 當使用液狀或膜狀接著劑時，雖利用上述方法使 減少，但若進行低黏度或低彈性率化時，在黏晶時备S 接著劑朝晶片端面溢出的不良情形。尤其在近年來^ 「：的晶片中’該溢出的接著劑會在晶片電路面捲曲，而合 有^導線墊（wpad)，而使導線接合強度降低的問題曰。 此外，尤其在使用膜狀接著劑時，關、 二空？的發生’亦取決於基板設計。因此，每當= :十：〜即必須配合變更而控制黏度或降低彈性率，或 4視黏晶條件使之最軌，其處理亦較為困難。尤 來的高密度配線基板中’凹凸的段差變大為了 /、埋該#又是而進行黏晶係相當困難的。 /目此’本發明之目的在提供—種不取決 =單製造沒有空调之半導體裝置的方法，此外提二 =可4在此時亦不會見到接著劑捲曲之半導體裝置的方 (解決課題之手段） 本發明人等經精心研究έ士旱 壓步赞，所九、、°果，發現猎由特定的靜壓加 〜驟，即可解決上述課題，以致完成本發明。 硬化t::彳發明之半導體裝置之製造方法係將晶片與未 者制層相疊·層的配線基板（透過未硬化之接著劑 319512 6 200818347 層將晶片予以層疊的配線基板）進行加熱，使上述未硬化之 接者劑層硬化，以製造半導體裝置的方法，其特徵為. —包含靜屡加屋步驟，其在上述硬化前（上述硬束之 耵)，藉由相對於常壓為0.05MPa以上的靜壓，對上述晶片 與未硬化之接著劑層相疊層的配線基板進行加墨。 此外，最好復包含熱硬化步驟，其在藉由上述靜塵加 昼步驟所進行的加屢狀態的原狀態下，直接將上述晶片與 未硬化之接著劑層相疊層的配線基板進行加熱，而將上述 未硬化之接著劑層予以硬化。 (發明之效果） 根據本發明之半導體裝置之製造方法，當藉由未硬化 的接著劑層將晶片與配線基板予以層疊時，可按—般條件 進=且藉由之後的靜壓加壓步驟，可不取決於基板設計， 二間早地m洞。此外’在該靜壓加壓步驟中，係藉由 靜壓進行加壓，因此亦不會發生接著劑捲曲。 【實施方式】 以下具體說明本發明。 在本發明之半導體裝置之製造方法中，係將晶片2與 未更化之接著劑層3相g層（黏晶）的配線基板}(透過未硬 化的接著劑層3將晶片2予以層疊的配線基板}。以下相 同）進行加熱，使上述未硬化之接著劑層3硬化，以製造半 導體裝置（第i圖）。另外，在最後，該接著劑層係經 硬化。 以曰曰片2而言，係使用按每一電路個別切斷半導體曰曰 319512 7 200818347 .圓所得的晶片。此外，以配線基板4而言 金屬構成的線架（ieadframe)、由有機 1 σ 成的基板、有枝材科或無機材料構 基板箄Η 機材料或無機材料構成的層疊 半導财置：f發明中’當製造多層型(―咖) -丄衣置％，相對位於下側的晶片亦視為配線基板。 最好Γ:化之接著劑層3係由膜狀或液狀接著劑所形成。 著劑所形成。本發明中所使用的接著劑係 者4，只要含有熱硬化性樹脂即可。埶硬化# lJa "'iMureaf〇r^ :rsin)、吱㈣脂伽an resin)、不飽和聚酉旨樹 曰、夕领脂（sllicone resin)等，與適當的硬 :有很夕種，於本發明中，係使用公知之各種埶硬化 性樹脂，而未特別限制。此外，以熱硬化性接著劑而、古， 著劑。所謂黏接細 ’皿王現站々性，藉由如加熱之類的觸 w吨㈣進行硬化而呈現強固接著性的接著劑。以在常 溫下具有黏著性的黏接著劑而言，係可列舉如在常溫下且 有感賴著性的黏結劑樹脂（binder resin)與如上所述之^ 硬^_的混合物。以在常溫下具有感壓接著性的黏結 制㈣而言’係列舉如丙稀酸樹脂、聚酯樹脂、聚乙稀醚 樹脂、聚胺酯樹脂（urethaneresin)、聚驢胺樹月旨等。 於本發明中，當使用膜狀接著劑作為接著劑層3時， 319512 8 200818347 例如係可使用設有膜狀接著劑層的切割/黏晶片 die bonding sheet)。切割/黏晶片係具有在基材膜上以可 f離的方式將前述組成之膜狀接著劑層予以層疊的構成。 二了,制切割/黏晶片之基材膜與膜狀接著劑層的剥離 ，取好在形成膜狀接著劑層之接著劑的組成中另 聚胺酯系丙稀酸酯寡聚物（ureih . 处旦 acryiaie ol】g〇mer)等的 :里、、泉hb性樹脂。當調配能量線硬化性樹科，可帶矛 ί ^量線照射前與基板良好密接，在能量線照射後易於自 基材剝離的效果。 依所日片所形成之膜狀接著劑層的厚度雖然係 斤接者之配線基板之凹凸的高度形狀等伯 3至ΙΟΟμΓη,以〗〇至50_為佳。 ，—版為 β 士，1 卜’於本發明中當使用液狀接著劑作為接著劑層3 二==由前述之臈狀接著劑層的組成中去睛 j=；；：m。㈣脂、—化騎構成之調配 用二之半導體裝置之製造方法，係就使 认士 1 考θ Ο ^之具體例加以說明。 於本努明中，當使用切 切割步驟、⑺黏晶步驟、⑺心:曰广例如係經由⑴ 驟、(5)組裝步驟等各步 ？::步驟、(4)熱硬化步 ⑴切割步驟係在由/等：+/體… 晶片，而將晶圓與未硬介：所構成的晶圓黏接切割/黏 驟。藉由該步驟，可p 接者制層同時進行切割的步 于早面具有未硬化之接著劑層的晶 319512 200818347

片。當切割/黏晶片且右处B 前或切割步驟後照射能量=性時’係在切割步驟 低。有時會因切割曰片而使a與基材膜的密接性降 化之接著劑層的界2 黏接條件，而在晶片與未硬 四仏珉有空洞的情形。 Ο}點晶步驟係在切甸 接著劑層3的界面進㈣離^^ =基材膜與未硬化之 之未硬化之接著劑#的^ : ^㈣UP))，將具有所分離 裝載部的切」士片豐層（黏晶）在配線基板之晶片 < =的步驟。猎由該步驟，可得晶片 劑層3相疊層的配綠|， 又化之接者 溫度、時間發）^ 。有時會因黏晶的條件（塵力、 界面形成有空洞6的情形（第㈤。 線基板4的 (3)㈣加壓步驟係在未硬化之接著劑層充分硬化之 句的配線基板的所有方位均等進行加壓（靜塵加 為〇 〇咖/，υ。本發明中之加墨條件係相對於㈣ 盘常佳為相對於㈣為Μ至⑽Pa。亦即， 力:〜相比較’施加0.05MPa以上之較大壓力，較佳為施 0·1至LOMPa之較大壓力。 具體而言，在靜塵加遷步驟中係列舉如下所示之能 =f先’藉由上述靜產對已將未硬化狀態之接著劑層1 戶^黏晶之配線基板1進行加壓（第1圖，藉由該靜厚 i進㈣加屋，來消滅發生在接著劑層3與晶片2之間的 、同（未圖不）、或者發生在接著劑層3與配線基板*之間 =空=6。即使為配線基板4微細且高低差較大的電路‘ …若進行該㈣加壓步驟，則發生在接著觸3與配線 319512 10 200818347 之界面的空洞6亦會消滅。如上所示，無編 藉由未硬化之接著劑層 、 工 疊層時的條件，即可單㈣^ 與配線基板4予以 I J間早地扁滅空洞6。此外， =力步：中亦由於藉由靜屋進行加壓’因此僅接著劑層未 又到加壓，亦不會發生接著劑捲曲。 當=施加的虔力在上述範圍内時，可有效促 二：且可使用況用的加厂堅裝置、耐壓防爆設備，而可將 f 故較為理想。 丨不而要至-疋屋力為止的時間， Q"此外，施加壓力的時間以1至120分鐘為佳，以5至 9〇分鐘為更佳。 至 以靜壓加壓裝詈而+，# π 〆π 線基板卜即盈特別至所黏晶之配 …付別限市彳，但是最好藉由埶屝哭 (_〇clave)(附I缩機的耐屋容器）等來進行。但ϋ二 壓器等-定容積内施加愿力時，會引起環境溫度上升。: ,了進行半導體裝置的射生產，最好將溫度保持為—定7 ^亦未硬化之接著劑们未硬化程度的 认咖, 丌了期待因接著劑層流動化所笋生 片翁得容易移動，而變得較易消滅。以如上所示^溫 設定，但是例如為3〇至二=之接者魏组成來適當 3、隹二)驟係將予以黏晶之配線基板1的接著劑層 1圖，η)。另夕卜，於本說明查中，狀悲的步驟(第 本况月書中，所謂未硬化狀態係指處 319512 11 200818347 =:ΐ著劑之硬化反應的狀態。所謂充分硬化狀態， 法成的狀態係指反應進行中，而接著劑無 义Φ的狀悲。在（3 )靜愿力厭丰 1 &加壓步驟中，將空洞已消滅之子 配線基板】由爾置開放，且投入至在大氣星 二:：的加熱裝置。藉此使未硬化之接著劑層3硬化而 ===接著㈣8，叫予作為半導體裝置之黏晶用 #維1 接著性能。在該狀態中予以黏晶的配線基板

U 系、隹持（3)靜屢加屢步驟的狀態，在接著劑層8之兩側的界 面亚不存在空洞，而將晶片2與配線基板4強固接著。 >關於加熱溫度及加熱時間’ ^接著劑層可充分硬化， 即無特別限制，但取決於接著劑組成。加熱溫度以1〇〇至 〇為<土，以12〇至16〇〇c為更佳，加熱時間係以Μ至 00分鐘為佳，以30至180分鐘為更佳。 用以進订熱硬化的加熱裝置並無特別限制，可直接使 用以往所使用的熱硬化裝置（烘箱）。 曰（5)組裝步驟係將已進行接著劑層之熱硬化且予以黏 曰曰的配線基板組裝加工在半導體裝置的步驟。例如，如第 1之步驟所示’進行將導線9連結的打線接合步驟、使 用< 密封樹脂11的模塑步驟等（第i圖，ΙΠ、Ιν)。如上所示 2製造半導體裝置10。藉由本發明之製造方法所得之半導 體裝置10由於在接著劑層的界面不存在空洞，因此於可靠 性評估中不會發生封裝破裂。 /以上雖然係就在（3)靜壓加壓步驟之後，在恢復成常壓 之後進行（4)熱硬化步驟之半導體裝置之製造方法加以說 319512 12 200818347 明，但本發明之半導體裝置之製造方法亦可為在（3)靜壓加 j步驟中，進行在靜壓加壓狀態下直接將上述未硬化之接 著劑層3加熱而予以硬化的熱硬化步驟的製造方法。 、、具體而言，亦可為在進行靜壓加壓步驟以使空洞消 1亚且面置放在加屡下，一面進行熱硬化步驟而使接 著J層3充刀硬化之後，同時結束靜壓加壓步驟盥埶硬化 步驟的態樣。此時，因係將在如進行熱硬化之類的高溫下 m的接判中的空洞，在發生的同時，藉由靜壓加壓 二’滅’故較為理想。最後，半導體裝置係在接著劑層 的二界:：均不會存在空洞，而成為接著劑已充分硬： 々狀’且將晶片與配線基板予以強固接著。 態樣中的加壓條件係相對於常墨為〇〇5 較佳為0.1至1 〇MPq _ 硬化，❹剌_’若接㈣層可充分 ⑽t為更:制’但以10。至錢為佳一至

KJ 此外’關於加壓及加熱時間’若可 劑層可充分硬化，即無特別限制，但以 二者 以30至180分鐘為更佳。 ㈧刀I里為么， 此外’亦可為將熱硬化步驟分為2階段 =成為使接著劑層不會硬化的加熱條件，將第2二::二 為使接著劑層硬化的加執 U 2「白&形成 段的罐件，例如加熱 間以1至120分鐘為# c左右，加熱時 於第2階段的加5至9〇分鐘為更佳。此外，關 ……、牛例如加熱溫度為120至20(rc， 319512 13 200818347

加熱時間以1 5 5 八4立& ，A 至）〇〇刀釦為佳，以30至180分鐘為更佳。 、此外」於本發明之半導體裝置之製造方法中，亦 用液狀“狀)接者劑作為接著劑㉟3。當使用液狀接 =前述之(㈣步驟中，使用不具黏晶功能的一般： 二曰：取代切割’黏晶片，並將晶圓予以晶片化。在(2) =::中將晶片拾起後，在已塗佈液狀接著劑的配線基 步步驟、(彻 f ^述⑽相同的方法進行。為了易於處理 予乂站日曰的配線基板，亦可在（3)靜壓加壓 使液狀接著劑半硬化(B階段化)的加熱步 ；，= 以亦可错由靜壓加壓步驟來消滅空洞5(來昭第4圖） 適用=Γ月之製造方法所得之半導體褒置的構成:可 例：：Γ製造方法的製造，而非限定為前述態樣。 層型半導體2:::半導體裝置之製造方法亦可適用在多 著亦即，亦可用在透過未硬化之接 此的黏曰+驟^的曰曰片25(配線基板）予以疊層的晶片彼 圖所-a0 U 2 *)。如上所*之半導體裝置可為如第2 亦可為接著階梯狀多層型半導體裝置。更且， 的相同尺寸以甘欠埋所結線之導線的形式予以疊層 可消滅發生在=裝置’此時’根據本發明，由於 x在^線周邊的空洞，故較為理想。 319512 14 200818347 前述半導體裝置之製造方法係可藉由於 心铋中將下部的晶片25取代配線基板！而、重 此外，如第3圖所示，本發明之半導體妒 、 法亦可用在覆晶型⑼pchiptype)半導體裝置製造方 覆晶黏晶的底部填充材料（under仙喊守，用在 硬化之接㈣層。《底部填充材料而言，亦可^當於未 狀)的底部填充材料，亦可使用片狀底部填二液狀(嘗 化性片狀底部填充材料而言，例如可使用本荦卜以：硬 日本專利特願20〇5_1295()2號所記载者。％人專之 =用：狀底部填充材料時的製造方法 先’、⑽在電路面形成有凸塊（b_p)的半導I 上述片狀底部填充層（接著声办、日日圓。以使 半導體晶圓的電路面。接著，在半= f式黏貼在 般的切卿—Pe)，且透過該切‘ u (rmg f贿e)，使用切割裝置將半導體 核形框架 晶片。接著，僅將上过、董 、，日日β.刀畊分離，而得 部露出。藉此方式声得利而使凸塊頂 面，而且凸埃3= Γ接=^接著劑層33覆蓋電路 ^ 田接者劑層33突出的曰μ 亥凸塊35係以與配線基板34的電極二接著， 位，且以確保晶片32與配線基板34之^方式進行對 片32载置於配線基板％。如上曰、的方式，將晶 接著劑層33(底部填充材料）相最芦=*晶片與未硬化之 31。 且s (後晶黏晶）的配線基板 於本恶樣中’係將如上所示所得 设日日黏晶的配線 319512 15 200818347 ^ 基板進行與前述態樣相同的（3)靜壓加壓步驟、（4)熱硬化步 驟及（5)組裝步驟來製造半導體裝置。於本態樣中，由於並 不需要（5)組裝步驟中的打線接合步驟，因此在使未硬化之 ‘接著劑層33(底部填充材料）硬化後，經由模塑步驟來製造 半導體裝置。 (實施例） 以下根據實施例，更進一步具體說明本發明，但本發 明並非限定為該等實施例者。 (〔實施例1〕 (1)切割步驟 使用貼片機（tape mounter)(日本琳得科（LINTEC)公司 製，Adwill RAD2500 m/8)將切割/黏晶片（日本琳得科 (LINTEC)公司製，Adwill LE-5003)黏貼在空白（dummy)的 矽晶圓（200mm直徑、厚度150μηι)，同時固定在環形框架 (ring frame)。之後，使用UV照射裝置（日本琳得科（LINTEC) , 公司製，Adwill RAD2000 m/8)而由基材面照射紫外線。接 V./ 著，使用切割裝置（日本迪思科（DISCO)公司製，DFD651)， 切割成大小為8mmX 8mm的晶片。切割時的切入深度係對 切告J 黏晶片的基材腰切入2 0 jLim。 (2)黏晶步驟 以將晶片進行黏晶的配線基板而言，使用在銅箔疊層 板（日本三菱氣體化學公司製，CCL-HL830)的銅箔形成有 電路圖案’且在圖案上具有阻焊劑（solder resist)(日本太陽 油墨公司製，PSR_4000 AUS5)的基板（日本茅野（chino)技研 16 319512 200818347 所:)，每部占接著劑層（未硬化之接著劑層）拾取由（i) Γ日日。片’且透過黏接著劑層載置在該配線基板上之 100 C、30〇gf、1秒鐘的條件予以壓接（黏晶）。 (3) 靜壓加壓步驟 接著，在加熱加壓袭置（日本栗原製作所製熱壓器）中 技入將在（2)所得晶片予以黏晶的配線基板，且在比常壓大 O/MPa的靜壓下，以靴，加熱％分鐘，而將在黏接 者劑層出現的空洞去除。 (4) 熱硬化步驟 當由加熱加壓裝置中取出予以黏晶的配線基板之後， 利用常壓的烘箱，以12Gt、丨小時，接著14(rc、i小時 的條件進行加熱，而使黏接著劑層硬化。 (5) 組裝步驟 藉由密封裝置（曰本山田尖端科技公司（Apic ^aMADA)製、MPC-06M Trial Press)，利用模塑樹脂（日本 京瓷化成（Ky〇cera Chemical)公司製，KE_u〇〇AS3)將（3) 所得之予以黏晶的配線基板以成為密封厚度4〇〇 #㈤的方 式進行密封。接著，以1751、5小時使密封樹脂硬化。更 且’將所密封的配線基板黏貼在切割帶（日本琳得科 (LINTEC)公司製，Adwill D-510T)，藉由切割裝置（日本迪 思科（DISCO)公司製，DFD651)切割成I2mmxl2mm大小， 而獲得空白晶片（dummy chip)之無纜線的模擬式半導體裝 置。 ’ 〔實施例2〕至〔實施例6〕 319512 17 200818347 更為:〜例1巾之（3)靜壓加壓步驟巾的處理條件變 …、條#來進行以外，其餘與f施例1相同而莽得 模擬式半導俨奘w。甘+ 々曰u向獲付 ”,版衣置其中，於表1中，墨力的值係以比常 壓大多少予以表示。 吊 〔表1〕 —---—^ 實施例1 壓力（MPa) A r '~~-— 溫度（°C) 曰守間（分鐘） U.5 T7i ~ TTq —- 100 --—----\ Λ / 實施例2 30 ~~^ 實施例3_I 實施例4 實施例5 -j-Ar 1%Λ C. 100 Τδ~~ ~ u.y γΓΊ —-- 100 IsF"~ ~ U. j /\ 严 m ----------- Ύο~ 0.5 100 To ~— ~ 貝她例6 0.5 100 ^60 ^ η 〔實施例7〕 ^將（3)靜壓加壓步驟與（4)熱硬化步驟同時開始且同時 結束。亦即，在比常壓大〇.5MPa的靜壓下，以12〇。〇進行 1小時，接著以14〇t進行i小時，而使黏接著劑層充分硬 ◎化。除此以外係與實施例i相同，而得模擬式半導體裝置。 〔實施例8〕 除了將切割/黏晶片變更為Adwill LE-5006(曰本琳 得科（LINTEC)公司製）以外，其餘與實施例}相同，而得 模擬式半導體裝置。 〔實施例9〕 (1)切割步驟 使用貼片機（tape mounter)(日本琳得科（LINTEC)公司 製，Adwill RAD2500 m/8)將UV硬化型切割帶（日本琳得 319512 18 200818347 科（LINTEC)公司製，Adwill D-628)黏貼在空白（dummy)的 矽晶圓（200mm直徑、厚度150μηι)，同時固定在環形框架 (ring frame)。接著，使用切割裝置（曰本迪思科（DISCO)公 ^ 司製，DFD651)，切割成大小為8mmx8mm的晶片。在切 割時的切入深度係對基材膜切入20μηι。之後，使用UV照 射裝置（曰本琳得科（LINTEC)公司製，Adwill RAD2000m/8) 而由基材面照射紫外線。 (2)黏晶步驟 以將晶片進行黏晶的配線基板而言，使用在銅箱豐層 板（日本三菱氣體化學公司製，CCL-HL830)的銅箔形成有 電路圖案，且在圖案上具有阻焊劑（solder resist)(日本太陽 油墨公司製，PSR-4000 AUS5)的基板（曰本茅野（chino)技研 公司製）。將由以下調配所構成之膏狀接著劑塗佈在該配線 基板上，拾起在（1)所得之矽晶片，且載置於該配線基板上 之膏狀接著劑之上之後，再以23°C、l〇〇gf、1秒鐘的條件 I予以壓接（黏晶）。 (膏狀接著劑的調配） 液狀雙酚A型骨架環氧樹脂（日本環氧樹脂（股）公司 衣、Epikote828(商品名））· 30重量份、縮水甘油胺型環氧 寺对脂（曰本環氧樹脂（股）公司製、Epikote630(商品名））：15 重里份、酴酸型環氧樹脂（Nov〇lac type epoxy resins)(曰本 化樂（股）公司製、EOCN-102S) ·· 5重量份、將硬化劑（日本 地電化公司製、ADEKA硬化劑3636AS(商品名））分散在有 機溶劑（甲基乙基酮）所得溶液（固形濃度為丨5%) : 5重量 19 319512 200818347 份、將硬化促進劑（日本四國化成工業公司萝、 Curezol2PHZ(商品名））分散在有機溶劑（曱基乙基酮）所得 溶液（固形濃度為15〇/〇) : 1〇重量份 于 (3)靜壓加壓步驟及（4)熱硬化步驟 接著，將（3)靜壓加壓步驟及（4)熱硬化步驟同時開始且 同時結束。亦即，在加熱加壓裝置（日本栗原製作所製埶厣 器）中投入將晶片予以黏晶的配線基板，且在〇.51^1^的^

壓下，以120t：，1小時，接著以140〇c，i小時進行，而 在加壓條件下使黏接著劑層硬化。 (5)密封步驟 藉由密封裝置（日本山田尖端科技公司（Apic =MADA)製、MPC-06M Trial press)，利用模塑樹脂（日本 京瓷化成（Kyocera Chemical)公司製，ke_u〇〇AS3)w(3) 所得之予以黏晶的配線基板以成為密封厚度4〇〇#m的方 式進行密封。接著，以175t；、5小時使密封樹脂硬化。接 著，將所密封的配線基板黏貼在切割帶（日本琳得科 (LINTEC)公司製，Adwill D_51〇T)，藉由切割裝置（日本迪 思科（DISCO)公司製，DFD651)切割成12_xl2inm大小， 而獲得模擬式半導體裝置。 〔比較例1〕 在靜壓加麗步驟至熱硬化步驟中，將予以黏晶的配線 基板投入至加熱加屢裝置，但是不進行加壓，而在大氣壓 下，以not，加熱1小時，接著以14〇t，加熱i小時， 使黏接著劑層硬化。除此以外係與實施例i相同而獲得模 319512 20 200818347 擬式半導體裝置。亦 其餘與實施例1相同 〔比較例2〕 艮 P ，ll^y ^ ” ί不進行靜壓加壓步驟以外 ’而得模擬式半導體裝置。 ’除了將晶片的壓接條件 其餘進行與貫施例9相同 後之接著劑的捲曲情形過 在實施例9之（2)黏晶步驟中 設為23°C、500gf、1秒鐘以外， 的評估。另外，由於在黏晶步驟 多，因此之後的步驟並未進行。 〔評估方法〕

3式驗1 ·確§忍有無空洞 在實施例、比較例之半導體裝置之製造方法中，使用 透明的圓板玻璃(NSG精密(NSGPrecisi〇nK'司製，直徑8 吋、厚度100/zm)取代矽晶圓而進行相同的操作。關於將 所得玻璃晶片予以黏晶的配線基板，係可由玻璃晶片侧透 視接著劑層，且藉由數位顯微鏡觀察有無空洞。結果顯示 於表2。 《試驗2 :確認接著劑朝晶片表面捲曲的情形 在實施例、比較例之半導體裝置之製造方法中，在 靜屢加辭驟及（4)熱硬化步驟結束階段，#由數位顯微鏡 觀祭予以黏晶之配線基板的剖面及晶片表面，且確認接著 劑有無在晶片表面捲曲。結果顯示於表2。 試驗3 :半導體封裝的可靠性評估 在實施例、比較例之半導體裝置之製造方法中，將已 結束（5)密封步驟的半導體裝置（半導體封裝）在$5。匚、 60°/〇RH條件下放置168小時而使其吸濕之後，進行3次最 319512 21 200818347 高溫度260°C、加熱時間1分鐘的IR回焊（回焊爐··曰本 相模理工製，WL-15-20DNX型）。之後，利用掃描型超音 波探傷裝置（日本日立建機精技（Hitachi Kenki FineTech)公 司製，Hye-Focus)所進行的剖面觀察，來評估晶片與配線 基板的接合部有無鬆動或剝離、有無發生封裝破裂。將在 接合部觀察到〇.5mm以上之剝離的情形判斷為「已發生剝 離」。針對半導體封裝25個進行上述試驗，且計數「未發 生剝離」的個數。該評估結果顯示於表2。 {〔表 2〕 空洞 妾著劑的捲曲 半導體封裝 體的可靠性 (2)黏晶 步驟後 (3)靜壓 加壓步驟 後 (4)熱硬 化步驟後 (2)黏晶 步驟後 (3)靜壓 加壓步驟 後 (4)熱硬 化步驟後 實施例1 有 無 無 無 無 無 25/25 實施例2 有 無 無 無 無 無 25/25 實施例3 有 無 無 無 無 無 25/25 實施例4 有 無 無 無 無 無 25/25 實施例5 有 無 無 無 無 無 25/25 實施例6 有 無 無 無 無 無 25/25 實施例7 有 無 無 無 25/25 實施例8 有 無 無 無 無 無 25/25 實施例9 有 無 無 無 25/25 比較例1 有 — 有 無 — 無 10/25 比較例2 無 — — 有 — — —

【圖式簡單說明】 第1圖係用以說明本發明之半導體裝置之製造方法的 說明圖。 第2圖係顯示在本發明中所使用之晶片與未硬化之接 著劑層相疊層之配線基板之例。 第3圖係顯示在本發明中所使用之晶片與未硬化之接 22 319512 200818347 著劑層相疊層之配線基板之例。 第4圖係用以說明習知之半導體裝置之製造方法 明圖。 【主要元件符號說明 1

2 4 6 8 10 21 22 23 25 26 31 32 34 41 42 44 I III 曰曰片與未硬化之接著劑層相疊層之配線基板 日日片 3 未硬化之接著劑層 配線基板 5 存在於接著劑層中的空洞 存在於配線基板與接著劑層之界面的空洞 已硬化的接著劑層9 導線 :導物 U =樹脂 饴封則之多層型半導體裝置 構成相對為上部（第2層）的晶片 未硬化之接著劑層 構成相對為下部（第1層）的晶片（配線基板） 接著劑層 Λ 曰 丄 27 晶片裝載用配線基板 33 未硬化之接者劑層 35 凸塊 :二木硬化之接著劑層(底部填充材料)相疊層(覆 日日铂日日）之配線基板 晶片 配線基板 43 導線 45 密封樹脂 II 熱硬化步驟 IV 模塑步驟 :、 充77硬化之接著劑層的配線基板 已硬化的接著劑層43 半導體裝置 靜壓加壓步驟 打線接合步驟 319512 23 200818347

V VII 黏晶步驟 模塑步驟

VI 打線接合步驟 24 319512

Claims (1)

1. 200818347 十、申請專利範圍： ι· 一種半導體裝置之製造方法，係將晶片與未硬化之接著 劑層相疊層的配線基板進行加熱，使前述未硬化之接著 劑層硬化，以製造半導體裝置的方法，其特徵為· 巴嘗静堙加塋芡騍，其在前述硬化前，藉由相對於 f壓為0.05MPa以上的靜壓，對前述晶片與未硬化之接 著劑層相疊層的配線基板進行加壓。 2」口申請專利範圍第！項之半㈣裝置之製造方法，皇 進行：力化步驟，其在藉由前繼加壓步驟所 k仃的加壓狀態的原狀態下， ^叮 之接著劑層相疊層的配線基力7晶片與未硬化 化之接著劑層予以硬化。 丁加熱，而將前述未硬 319512 25