TW200818310A - Method for fabricating semiconductor device including recess gate - Google Patents

Description

200818310 九、發明說明： 本發明主張2006年9月28日韓國專利申請案第 10-2006_0095 1 65號之優先權，在此倂入全文供參照。 【發明所屬之技術領域】 本發明係關於一種製造半導體元件之方法，並更特別 地，係關於一種製造半導體元件之凹閘之方法。 【先前技術】 在藉由形成閘極於平坦的主動區上方而形成一平面閘 φ 互相連接線之典型方法中，現有半導體元件之大規模整合 導致通道長度減少，但增加了植入摻雜濃度。此外，由於 電場增加，因而產生接合洩漏，因此，確保一滿意的元件 更新特性變得困難。 三維凹閘製程已被提議以克服上述限制。此三維凹閘 製程係蝕刻一基板以形成一凹槽，並接著’於此凹槽上方 形成閘極。若應用此凹閘製程，則會增加通道長度並且會 減少離子摻雜濃度。因此，可大大地改善元件之更新特性。 φ 第1 A與1 B圖係說明製造半導體元件之凹閘之典型方 法。如第1 A圖中所示，於基板11之特定部分中形成隔離 結構1 2以界定主動區1 3。 此基板11之主動區1 3係被飩刻形成複數個燈形凹槽 14。該燈形凹槽14之每一凹槽包含於垂直圖案14A中形成 一第一部，以及於燈圖案14B中形成第二部。在關於燈圖 案14B之形成的更詳細說明中，形成垂直圖案14A，並接 著，於此垂直圖案14A之側壁上方形成含有氧化系材料之 複數個間隔15。使用此間隔15作爲蝕刻障壁執行凹槽蝕刻 200818310 製程，以得到燈圖案14B。 如第1B圖中所示，移除於垂直圖案14A之側壁上方形 成之墊氧化層（沒有顯示）與間隔1 5。於含有燈形凹槽1 4 之基板1 1上方形成閘絕緣層1 6。針對閘傳導層之多晶矽層 1 7與閘金屬層1 8可被形成以突出於該閘絕緣層1 6上方， 同時塡滿該凹槽1 4。因此，形成複數個凹閘RG。 在蝕刻燈圖案14B期間，由於形成於垂直圖案14A之 側壁上方之間隔1 5係用以作爲蝕刻障壁，故會在非等向蝕 刻製程期間，可在垂直圖案1 4A與燈圖案1 4B之間的一個 部分上形成等於元件符號”A”的角（參照第1A圖）。 第2A與2B圖爲利用穿透式電子顯微鏡（TEM)說明 製造一凹閘之典型方法期間產生之限制。如第2A圖中所示 形成燈形凹槽24。雖然沒有顯示，但元件符號21、22與 23分別等同爲基板、隔離結構以及主動區。如第2B圖中 所示，在非等向蝕刻製程期間，使用於燈圖案24A之側壁 上方形成的間隔絕緣層25作爲障壁，在燈形凹槽24之垂 直圖案24A與燈圖案24B之間的一個部分上可能產生等同 於元件符號’ B ’的角。 該角’ B ’可能降低隨後發生之閘絕緣層之特性。該 角’B’變成應力集中的一部分，因而變成洩漏來源。因此， 會減少元件的產量。 【發明內容】 本發明之實施例提供一種製造半導體元件之凹閘的方 法’其中該半導體元件之凹閘可降低燈形凹閘中垂直圖案 與燈圖案之間圓形部分所導致之洩漏電流的產生與閘絕緣 200818310 層中的特性下降。 依據本發明之一個觀點，提供一種製造半導體兀件之 方法。此方法包含蝕刻一基板以形成第一溝圖案，於該第 一溝圖案之側壁上方形成間隔，使用此間隔作爲障壁飩刻 該第一溝圖案之底部以形成第二溝圖案，於此第二溝圖案 上執行等向蝕刻以使該第二溝圖案之側壁圓化並形成燈圖 案，及於含有該第一溝圖案、圓化之第二溝圖案與燈圖案 之凹槽圖案上方形成閘極。 依據本發明之另一觀點，提供一種製造半導體元件之 方法。此方法包含蝕刻一基板以形成第一溝圖案，於該第 一溝圖案之側壁上方形成間隔，使用此間隔作爲障壁飩刻 該第一溝圖案之底部以形成第二溝圖案，於此第二溝圖案 之表面上執行電漿氧化，使得此第二溝圖案之側壁圓化， 透過此圓化之第二溝圖案形成連接至第一溝圖案之燈圖 案，及於含有該第一溝圖案、圓化之第二溝圖案與燈圖案 之凹槽圖案上方形成閘極。 【實施方式】 第3Α到3Η圖爲說明依據本發明之實施例製造凹閘之 方法。如第3Α圖中所示，經由淺溝隔離（STI)製程於半完 成基板31之某部分中形成隔離結構32。於此半完成基板 31上方形成硬遮罩之多晶矽層34。於該STI製程期間使用 墊氧化層維持於此多晶矽層34下方。該墊氧化層係參照作 爲硬遮罩之氧化層33。 於該多晶矽層34上方形成抗反射塗布層35，及於此反 射塗布層35之某一部分上方形成光阻圖案36。 200818310 、 如第3B圖中所示，該抗反射塗布層35、多晶矽層34 與氧化層33係使用該光阻圖案36作爲蝕刻障壁來蝕刻， 以曝露該半完成基板31之表面。該抗反射塗布層35、多晶 矽層34與氧化層33之触刻包含使用變壓器耦合式電漿 (TCP)或感應耦合式電漿（ICP)類型來源。以氯系氣體佈植及 接著加上電力源與偏壓電力。例如，該氯系氣體包含一 Cl2 氣體。因此，形成氧化物硬遮罩圖案33A、多晶矽硬遮罩 圖案34A及抗反射塗布圖案35A。在此方式下，該硬遮罩 φ 圖案包含一氧化物層與多晶矽層之堆疊結構。 如第3C圖中所示，移除該光阻圖案36。當移除此光 阻圖案36時，也移除大部分該抗反射塗布圖案35A。在隨 後使用該多晶矽硬遮罩圖案34A之蝕刻製程期間，可完全 移除可能殘留的該抗反射塗布圖案35A。該半完成基板31 係使用多晶矽硬遮罩圖案34A蝕刻以形成第一溝圖案 37A。此第一溝圖案具有垂直側壁外形。元件符號31A爲第 一製成圖案基板。 使用TCP或ICP類型來源在蝕刻機（etcher)執行形成第 一溝圖案37A之蝕刻製程。此形成第一溝圖案37A之蝕刻 製程包含使用從約20mT〇rr到約80mTorr之壓力範圍，從 約400W到約1000W之電力源範圍，以及從約l〇〇w到約 4 00W之偏壓電力範圍。作爲一蝕刻氣體，小流動率之氧（〇2) 氣體係加至含有氯系氣體與溴系氣體之氣體混合物中。該 氯系氣體包含流動率從約30sccm到約lOOsccm範圍、之C12。 該溴系氣體包含流動率從約30 SCCM到約100 SCCM範圍 之溴化氫（HBr)。該Ch氣體以低於那些氯系氣體與溴系氣體 200818310 之流動率流動。例如，該〇2氣體以小於約3〇Sccm之流動 率流動。 該第一溝圖案37A之側壁係於一垂直外形中形成，其 係對應每一燈形凹槽圖案之上部以最後形成。該第一溝圖 案37A之深度可針對每種燈形凹槽圖案之種類而界定形 成。當形成此第一溝圖案37A時，部分多晶矽硬遮罩圖案 34A係被移除。此外，該多晶矽硬遮罩圖案34A之剩餘部 分稱爲等於元件符號34B之第一多晶矽硬遮罩圖案。 如第3D圖中所示，於含有該第一多晶矽硬遮罩圖案 34B之組成結構的上部上方形成一間隔層38。此間隔層38 於從約SOtTC到約700°C範圍之溫度，形成從約50A到約 100A之厚度範圍。此間隔層38包含氧化物系材料。 爲何該間隔層3 8包含氧化物層材料的理由是因爲墊 氧化物層，其在STI製程之後而剩餘，且該間隔層38可同 時在形成燈形凹槽之後，經由一濕蝕刻製程而移除。此外， 使用此間隔層3 8以簡化製程。 乾蝕刻該間隔層38於該第一溝圖案37A之側壁上方形 成複數個間隔38A。此間隔層38係使用TCP與ICP種類來 源之一，在蝕刻機（etcher)，使用〇2氣體與含有CF系氣體 與CHF系氣體之電漿混合物蝕刻。例如，該CF系氣體包 含四氟化碳（CF4)及該CHF系氣體包含三氟甲烷（CHF3)。 如第3 E圖中所示，在形成間隔3 8 A之後，蝕刻該第一 溝圖案37A之露出底部至某一厚度。元件符號31B等於第 二製成圖案之基板。因此，形成第二溝圖案37B。此第二 溝圖案37B之深度係小於該第一溝圖案37A之深度，且該 200818310 第二溝圖案37B之寬度係小於該第一溝圖案37A之寬度。 由於此第二溝圖案37B大體上以相同於第一溝圖案37A之 結構而形成（亦即，垂直側壁外形），而得到含有該第一溝 圖案37A與該第二溝圖案37B之雙溝結構。此形成該第二 溝圖案37B之鈾刻製程稱爲微細雙溝（SDT)蝕刻製程。 於該第一溝圖案37A之底部上形成該第二溝圖案37B 之触刻製程的執行包含使用一 TCP或ICP類型來源之鈾刻 機（etcher)的使用。使用從約20mTorr到約80mTorr範圍之 壓力，從約400W到約1000W範圍之電力源，及從約100W 到約400W範圍之偏壓電力。同樣地，作爲一飩刻氣體， 氧（00氣體係以比含有氯系氣體與溴系氣體之氣體混合物 還低的流動率流動。例如，該氯系氣體包含流動率從約 3 0sccm到約lOOsccm範圍之C12。該溴系氣體包含從約 30sccm到約lOOsccm範圍之流動率之HBr。該〇2氣體之流 動率係以低於那些氯系氣體與溴系氣體之流動率流動。例 如，該0 2之流動率約小於3 0 s c c m。 上述包含第一溝圖案37A與第二溝圖案37B之溝類型 圖案係經由一系列製程而完成。部分該第一多晶矽硬遮罩 圖案34B係被移除。此第一多晶矽硬遮罩圖案34B之剩餘 部分稱爲等於元件符號34C之第二多晶矽硬遮罩圖案34B。 在形成該第二圖案37B之後，將形成於除了第二多晶 矽硬遮罩圖案34C、氧化物硬遮罩圖案33A及第一溝圖案 37A以外部分的上方之間隔38A予以移除。因此，該間隔 38A殘留在第一溝圖案37A、第一多晶砂硬遮罩34C及氧 化物硬遮罩圖案33A之側壁上方。 -10- 200818310 如第3F圖中所示，該第二溝圖案37B之底部使用該間 隔38A作爲障壁接受等向蝕刻製程，以形成燈圖案37C。 元件符號3 1 C爲第三製成圖案基板。該等向蝕刻製程係在 下列情況下執行：壓力從約20mToi:r到約lOOmTorr之範圍； 電力源從約500W到約1 500W之範圍；及使用TCP類型來 源之蝕刻機。同樣地，此等向蝕刻製程使用電力從約300W 到約3000W之範圍及利用由TCP類型來源（其中設置法拉 弟遮蔽）、ICP類型來源、微波下流（MDS)類型電漿來源、 及電子迴旋共振（ECR)類型電漿來源、以及螺旋狀（helical) 類型電漿來源組成之群組中選擇一來源之蝕刻機。 當使用上述所列之蝕刻機之一執行該等向飩刻製程 時，使用包含CF4、He及〇2氣體之混合氣體作爲蝕刻氣體。 在蝕刻機使用TCP類型來源之情況下，CF4、He及〇2氣體 分別以約 30sccm與 80sccm之間的範圍、約 50sccm到 300sccm之間的範圍、及約lOsccm到50sccm之間的範圍混 合CF4、He及〇2之流動率。該CF4與〇2氣體飩刻該第二製 成圖案基板31B，同時氧化此蝕刻第二製成圖案基板31B 之表面。在蝕刻機使用ICP類型來源（其中設置法拉弟遮 蔽）、MDS類型電漿來源、ECR類型電漿來源、或螺旋狀類 型電漿來源之情況下，CF4、He及〇2氣體以約12份的CF4: 約100份的He:約30份的〇2之比例混合。 由於該等向蝕刻製程具有化學乾蝕刻特性，該燈圖案 37C具有不同於該第一與第二溝圖案37A與37B之外形的 圓形外形。在等向蝕刻製程期間，調整包含CF4、He及〇2 氣體之氣體混合物之混合比例以執行電漿氧化，同時執行 -11- 200818310 該第二製成圖案基板3 1 B之蝕刻。 例如，若該第二製成圖案基板31B被蝕刻至從約300A 到約500A之範圍的厚度，以形成燈圖案37C，該電漿氧化 係於該第二溝圖案37 B之表面上方執行，同時執行該第二 製成圖案基板31B之鈾刻，其中該第二溝圖案37B係於第 一溝圖案37A與燈圖案37C之間形成。因此，形成氧化物 層39。由於氧化物層39之形成，該第二溝圖案37B之側 壁變得圓形化（參照第3F圖中之元件符號’ R’ ）。此後， φ 具有圓化側壁之第二溝圖案將參照圓化第二溝圖案37D。 該氧化層3 9可經由下列方法形成以形成圓形第二溝 圖案37D。在執行蝕刻製程形成燈圖案37C之前，使用ICP 類型來源（其中設置法拉弟遮蔽）、MDS類型電漿來源、ECR 類型電漿來源、或螺旋狀類型電漿來源組成之群組選擇一 個來源以蝕刻機執行電漿氧化。此電漿氧化也包含使用 CF4、He及〇2氣體以約1份的CFc約10份的He:約250份 的〇2之比例混合之氣體混合物。因此，該第二溝圖案37B φ 之側壁之矽結晶結構被氧化以形成具有約小於20A厚度之 氧化物層39。例如，此氧化物層39之厚度範圍從約5A到 約20A。以前述約1:10:250之比例混合之CF4、He及〇2氣 體之氣體混合物的使用有助於等向蝕刻後之電漿氧化。因 此，該氧化物層39首先被形成，且讓該第二溝圖案37B之 側壁圓化，形成圓化之第二溝圖案37D。之後，於上述情 況下，藉由執行等向鈾刻製程形成燈圖案37C。 如上所述，若該圓化之第二溝圖案37D透過氧化物層 39之形成而藉由第二溝圖案37B之圓化側壁形成’則可移 -12- 200818310 除可能會在第一溝圖案37A與燈圖案37C之間的部分上產 生的角（horn)，因而降低閘洩漏。該第一溝圖案37A、燈圖 案37C及圓化第二溝圖案37D形成燈形凹槽結構1〇〇。 在飩刻製程形成燈圖案37C期間，將含有以蝕刻矽爲 目標的C12或HBr之蝕刻氣體加至含有CF4、He及〇2氣體 之氣體混合物。該C12或HBr氣體之流動率約相當於CF4 氣體之五分之一到三分之一。因此，對間隔38A具有高選 擇性之燈圖案37C可不用導致燈形凹槽結構1〇〇之內部與 ^ 外部之蝕刻損失而形成。因此，可確保燈圖案37C之一致 性。 在形成燈圖案37C時，該第二多晶矽硬遮罩圖案34C· 被移除，且因此不會殘留。配置於該第二多晶矽硬遮罩圖 案34C下方之該氧化物硬遮罩圖案33A會減少由形成燈圖 案37C之蝕刻製程所引起的第二製成圖案基板31B之表面 損失。 如第3 G圖中所示’如等向触刻製程（例如，濕蝕刻）之 _ 清潔製程係使用包含氫氟酸（HF)溶液之化學品來執行，以 移除氧化物硬遮罩圖案3 3 A、間隔3 8 A及氧化物層39。本 實施例中以氧化物系材料形成間隔3 8 A、圓化第二溝圖案 37D及硬遮罩圖案33A爲例示而以，但其可使用仍可用於 該間隔38A、圓化第二溝圖案37D及硬遮罩圖案33A上之 大體上相同或相似蝕刻特性之其它種類材料。 如第3H圖中所示，閘絕緣層40係於包含燈形凹槽結 構1 00之第三製成圖案基板3 1 C上方形成。閘傳導層與閘 金屬層係於該閘絕緣層40上方形成，塡滿燈形凹槽結構 -13- 200818310 1 00。該閘傳導層包含多晶矽層，並且閘金屬層包含鎢。接 著，執行閘製成圖案製程以得到一製成圖案閘傳導層4 1與 製成圖案閘金屬層42。因此，藉由堆疊該製成圖案閘傳導 層4 1與該製成圖案閘金屬層42形成之複數燈形凹閘RG之 每一凹閘係形成於該閘絕緣層40上。 在上述實施例中，等向蝕刻或電漿氧化可在第一溝圖 案37A之形成而沒有形成第二溝圖案之後直接執行。然 而，在此情況下，圓化第二溝圖案之側壁通常是因難的且 過度產生角。因此，在第二溝圖案形成後，執行等向蝕刻 以形成燈圖案37C或者在等向飩刻後執行電漿氧化以不產 生不期望的角。 如上所述，通道長度藉由燈形凹槽結構1 00之形成而 增加。因此，半導體元件之大整合尺度不會影響通道長度。 於第一溝圖案37A與燈圖案37C之間形成之第二溝圖案 37B係被圓化。因此，不會形成角，因此減少閘極洩漏。 此外，於形成燈圖案37C期間，使用包含Cl2或HBr氣體 之矽鈾刻氣體加至包含CF4、He與〇2氣體之氣體混合物。 因此，更可確保燈圖案37C之形狀。 依照本發明之此實施例，執行電漿氧化同時執行等向 蝕刻以形成燈圖案。因此’圓化第一圖案與燈圖案之間形 成的第二溝圖案，藉以降低可能由角導致之洩漏電流。 可增加凹閘之通道長度並可降低離子摻雜濃度。因 此，元件之更新特性可被改善。此外，製程邊限（margin) 可藉由適當的設計原則而最小化。因此’可增加含有邏輯 電路之半導體元件之整合尺度’並可增加製品之產量’而 -14- 200818310 可降低製造成本。 本發明已相對於特定實施例做說明，但所屬技術領域 中具有通常知識者將可清楚了解到各種改變與修改均不脫 離本發明下述之申請專利範圍中所界定之精神與範圍。 【圖式.簡單說明】 第1 A與1 B圖係說明製造半導體元件之凹閘之典型方 法； 第2A與2B圖爲利用穿透式電子顯微鏡（TEM )說明 φ 藉由應用一製造凹閘之典型方法導致之限制。 第3 A到3 Η圖爲說明依據本發明之實施例製造凹閘之 方法。 【主要元件符號說明】 1 1、21 基板 12 、 11 、 32 隔離結構 13、23 主動區 14 燈形凹槽 14Α 垂直圖案 14Β 燈圖案 15 間隔 16 閘絕緣層 17 多晶砂層 18 閘金屬層 24 燈形凹槽 24Α、24Β 燈圖案 25 間隔絕緣層 -15 - 200818310

31 半完成基板 31 A 第一製成圖案基板 3 IB 第二製成圖案基板 3 1C 第三製成圖案基板 33 氧化物層 34 多晶矽層 34A 多晶矽硬遮罩圖案 34C 第二多晶矽硬遮罩圖案 35 抗反射塗布層 35A _ 抗反射塗布圖案 36 光阻圖案 37A 第一溝圖案 37B 第二溝圖案 37C 燈圖案 37D 圓化第二溝圖案 3 8 間隔層 38A 間隔 39 氧化物層 40 閘絕緣層 41 製成圖案之閜傳導層 42 製成圖案之閘金屬層 100 燈形凹槽結構 -16-

Claims (1)

1. 200818310 十、申請專利範圍： 1. 一種製造半導體元件之方法，該方法包含： 鈾刻基板以形成第一溝圖案； 於該第一溝圖案之多個側壁上方形成多個間隔； 使用該等間隔作爲障壁蝕刻第一溝圖案之底部，以形成 第二溝圖案； 於該第二溝圖案上執行等向蝕刻以圓化第二溝圖案之 多個側壁並形成燈圖案；以及 於包含該第一溝圖案、該圓化第二溝圖案及該燈圖案之 凹槽圖案上方形成閘。 2. 如申請專利範圍第1項之方法，其中於該第二溝圖案上 執行等向蝕刻包含使用含有CF4、He與〇2之氣體混合 物。 3. 如申請專利範圍第2項之方法，其中CF4之流動率範圍 從約3 0 s c c m到8 0 s c c m，H e的流動率範圍從約5 0 s c c m到 3〇0sccm，及〇2之流動率範圍從約lOsccm到50sccm。 4. 如申請專利範圍第2項之方法，其中該CF4、He與〇2 ^ 係以約12份的CF4比上約100份的He比上約30份的 〇2的比例混合。 5. 如申請專利範圍第1項之方法，其中於第二溝圖案上執 行等向蝕刻包含從由變壓器耦合式電漿（TCP )類型來 源、設置法拉第遮蔽之感應耦合式電漿（ICP )類型來 源、微波下流（MDS )類型電漿來源、電子迴旋共振（ECR ) 類型電漿來源，以及螺旋（helical)類型電漿來源組成 之一群組中選擇一蝕刻機（etcher)來使用。 17- 200818310 6·如申請專利範圍第5項之方法，其中使用TCP類型來源 執行等向蝕刻包含施加從約20mTo:rr到lOOmTorr之範圍 的壓力，以及範圍從約500W到1 500W之電力源。 7.如申請專利範圍第2項之方法，其中該包含CF4、He與 〇2之氣體混合物係加入於約1/5到1/3的CF4流動率流 動的氯（Ch)或溴化氫（HBO 。 8·如申請專利範圍第！項之方法，其中初始形成之該第一 溝圖案與第二溝圖案之每一圖案具有垂直側壁外形。 9·如申請專利範圍第8項之方法，其中初始形成之該第一 溝圖案之寬度係大於第二溝圖案之寬度，及初始形成之 該第一溝圖案之深度係大於第二溝圖案之深度。 1 〇·如申請專利範圍第1項之方法，其中形成該第一溝圖案 與該第二溝圖案包含使用含有加入〇2之Cl2與HBr之氣 體混合物。 11·如申請專利範圍第1〇項之方法，其中C12的流動率範圍 從約30sccm到100 seem，且HBr之流動率範圍從約30 seem 到 100 seem。 1 2.如申請專利範圍第1 0項之方法，其中形成該第一溝圖 案與該第二溝圖案包含應用使用TCP與ICP類型來源之 一的飩刻機，從約20mTorr到約80mTorr範圍之壓力， 從約400W到約l〇〇〇W範圍之電力源，及從約100W到 約400W範圍之偏壓電力。 1 3.如申請專利範圍第1項之方法，其中該間隔包含氧化物 系材料。 1 4 ·如申請專利範圍第1 3項之方法，其中又包含，在形成 -18- 200818310 燈圖案之後，執行移除該間隔之清洗步驟。 15·如申請專利範圍第1項之方法，其中蝕刻該基板包含使 用硬遮罩圖案作爲蝕刻遮罩，此硬遮罩圖案包含氧化物 系材料與多晶矽系材料。 1 6. —種製造半導體元件之方法，此方法包含： 飩刻基板以形成第一溝圖案； 形成間隔於該第一溝圖案之多個側壁上方； 使用該間隔作爲障壁蝕刻第一溝圖案底部，以形成第二 溝圖案； 於該第二溝圖案之表面上執行電漿氧化，以使第二溝圖 案之多個側壁圓化； 透過該圓化第二溝圖案形成連接至該第一溝圖案之燈 圖案； 及於含有該第一溝圖案、該圓化第二溝圖案及該燈圖案 之凹槽圖案上方形成閘。 17. 如申請專利範圍第16項之方法，其中執行該電漿氧化 包含使用含有CF4、He與〇2之氣體混合物。 18. 如申請專利範圍第17項之方法，其中該CF4、He與〇2 係以約1份的CF4比約10份的He比約250份的〇2之比 率混合。 19. 如申請專利範圍第16項之方法，其中執行該電漿氧化 包含從設置法拉第遮蔽之感應耦合式電漿（IC P)類型 來源、微波下流電漿（MDS )類型來源、電子迴旋共振 (ECR )類型電漿來源、及螺旋類型電漿來源組成之一 群組中選擇一蝕刻機使用。 -19- 200818310 20. 如申請專利範圍第16項之方法’其中初始形成之第一 溝圖案與第二溝圖案之每一圖案均具有垂直側壁外形。 21. 如申請專利範圍第20項之方法’其中初始形成之該第 一溝圖案之寬度係大於第二溝圖案之寬度，以及初始形 成之該第一溝圖案之深度係大於第二溝圖案之深度。 22. 如申請專利範圍第16項之方法’其中形成該第一溝圖 案與第二溝圖案包含使用含有加入之C12與HBr之氣 體混合物。 23. 如申請專利範圍第22項之方法，其中Cl2的流動率範圍 從約30sccm到100 seem，且HBr之流動率範圍從約30 seem 到 100 seem。 24. 如申請專利範圍第22項之方法，其中形成該第一溝圖 案與第二溝圖案包含施加使用TCP類型來源與TCP類型 來源之一的蝕刻機，從約20mT〇rr到約80mTorr範圍之 壓力，從約400W到約l〇〇〇W之電力源，及從約100W 到約400W範圍之偏壓電力。 25·$Π申請專利範圍第16項之方法，其中該間隔包含氧化 物系材料。 26·如申請專利範圍第25項之方法，其中又包含，在形成 火登®案之後，執行移除此間隔之清洗步驟。 27·$α申請專利範圍第16項之方法，其中飩刻基板包含使 —硬遞罩圖案作爲蝕刻遮罩，此硬遮罩圖案包含氧化 物系材料與多晶矽系材料。 -20-