TW200817918A - Data interface calibration - Google Patents

Description

200817918 九、發明說明： 【务明所屬之技術領域】 ，本揭不案係關於關於計算平臺内之資料選通信號來調節 亚行接口上之資料轉換之計時。 【先前技術】

C Ο 隨著計算平臺中之組件之間及/或積體電路内之單元之 間的接口之傳輸速度及/或匯流排寬度增加，噪音與信號 完整性問題的重要性增加。對於一些計算平臺而言，資料 傳达接口可包含響應於時脈信號或資料選通信號之上升及 /或下降緣而鎖存在接收裝置或單元處的資料，該資料選 通信號由傳輸裝置產生或藉由劃分時脈信號而在接收裝置 内產生。響應於資料傳送速率增加，一些系統可執行校準 操=補償資料信號與一或多個資料選通或時脈信號之間 的什日守差異。計時差異由於電壓及/或溫度之變化而可能 隨著時間變化。 【發明内容】 。種方法，其包括：使-或多個資料信號之一計時改變 7可配置之計時量；使用該或該等資料信號將校準測試資 料f入至一接收裝置；自該接收裝置讀取一測試值；及至 4分根據自該接收裝置返回之該測試值，關於一時脈信 號來調節該或該等資料信號之該計時。 、-種設備，其包括··—資料信號延遲單元，其能夠使一 或夕個貧料信號之一計時改變一可配置之計時量，♦及一校 準控制早兀，其能夠使用該或該等資料信號將校準測試資 H9699.doc 200817918 料寫入至一接收裝置，且進一步能夠自該接收裝置讀取一 測。式值i進-步能夠至少部分根據自該接收裝置返回之 該測試值關於-時脈信號來調節該或該等資料信號之 時。 / 口丁 :種設備，其包括：用於使-或多個資料信號之“計時 改k-可配置之計時量的構件；用於使用該或該等資料竹 號將校準測試資料寫入至一接收裝置的構件；用於自該& 收波置靖取κ值之構件；及用於至少部分根據自該接 收裝置返回之該测試值關於一時脈信號來調節該或該等資 料信號之該計時的構件。 、 【實施方式】 在=下詳細描述中，陳述大量特定細節以提供對所主張 之主旨之詳盡理解。然而，熟習此項技術者將瞭解，可在 沒有該等特定細節的情況下實踐所主張之主旨。在其他情 況中，為了不混淆所主張之主旨，未詳細描述熟知之方 ϋ 法、程序、組件及/或電路。 本說明書全文中提及”-個實施例，，或"-#施例”意味著 結合該實施例描述之特定特徵、結構或特性包含在所主張 之主旨之至少-個實施例中。因Λ，本說明書全文中各處 ^見的短語”在-個實施例中，，及/或實施例"不—定全部 和代同Λ施例。此外，特定特徵、結構及/或特性可組 合在一或多個實施例中。 本文提及之'1邏輯，，係關於用於執行—或多個邏㈣算之 結構。舉例而言，邏輯可包括至少部分基於—或多個輸入 119699.doc 200817918 信號來提供—或多個輸出信號的電路。此電路可包括接收 數位輸入信號並提供數位輸出信號之有限狀態機，或響應 於或夕個類比輸入信號來提供一或多個類比輸出信號的 電路。、此電路可提供在（例如）專用額電路（asic)及/或場 可程式化閘陣列（FPGA)中。並且，邏輯可包括儲存在儲存 媒體中之機器可讀指令’該儲存媒體與處理器或其他處理 電路組合以執行該等機器可讀指令。然而，該等内容僅為 可提供邏輯之結構的實例，且所主張之主旨在料方 有限制。 除非另外明確規定(如自以下論述中顯而易見），應瞭 解，本說明書全文中利用例如"處理"、”計算，，、"選擇,，、 "形成”、”啟用”、”抑制，，、"識別"、”啟始"、”詢問，，、”釋 得/、”代管"、"維持，'、”表示·，、"修改"、"接收，、，，傳輸”、又 C； ”儲士存"、判定”及/或類似術語之術語的論述指代可由計算 平量（例如’電腦或類似的電子計算裝置）執行之動作及/或 j程，該計算平臺操縱及/或轉換表示為計算平臺之處理 益、記憶體、暫存器及/或其他資訊儲存、傳輸、接收及/ 或顯示裝置内之物理、電子及/或磁性量及/或其他物理量 :資料。因此’計算平臺指代包含處理及/或儲存信號形 式之貧料之能力的系統或裝置。因此’本文中’計算平臺 可包括硬體、軟體、勒體及/或其任何組合。此外T除二 另外明確規定’本文參看流程圖或以另外方式描述之過程 亦可由計算平臺整體上或部分執行及/或控制。 如本文所使用’ m吾，，時脈信號"希望包含用於控制電子 119699.doc 200817918 裝置(例如’計算平臺)中之任 中之许Bi 組件、早兀或電路 包二信號。此外，術"脈信號希望 言’該等資料二=選 而產生在一穿署向 邛刀基於所接收之時脈信號 (PLL)電路二 舉例而言，可藉由使用鎖相迴路 ()電路劃分時脈信號來產生資料選通。 脈於執行校準操作’以關於-或多個資料選通或時 或多個資料線之計時。可致力於執行其他 移動=佳:::w ,、σ罪且快速貝料傳送的位置。本文描述之 期門：準操作可在系統加電時執行，且/或可在系統 特殊校準摔作作可包括進人特殊校準模式及執行 形 永作。一個示範性實施例之校準操作可發生在圖

早元（GPU)與隨機存取記憶體A Ο 資料傳輸裝置可包括關於一或多個時脈信^來 士，^ =夕個貪料信號之計時的電路。對於另一實施例而 =’ 5己憶體裝置可包含調節用於鎖存傳人之資料之資料選 脈信號之計時的電路，但所主張之主旨之範圍在此 4限制。其他記憶體裝置可能不包含調節資料選通 =脈信號之計時的電路。料—個示範性實施例而言， 5體裝置亦可包含儲存校準測試資料之暫存器或其他儲 :电路。雖，然本文描述之實施例論述記憶體裝置及㈣， 任文描述之杈準電路及技術包含在各種各樣的裝置中之 者中之其他實施例係可能的。本文描述之校準操作亦 U9699.doc 200817918 可稱為經校準之時脈資料恢復（Clock Data ReeQveiT， CDR) 〇

U 可由GPU向記憶體裝置發佈命令而開始校準操作，但對 於一些實施例而言，可能不發佈命令。Gpu可向記憶體裝 置執行一或多個寫入交易，之後進行讀取交易。對於寫入 交易，GPU可使寫入資料移動位元時間之二分之一，以允 許記憶體裝置内之資料取樣器電路充當相位取樣電路。對 於另-實施例而言，GPU可使資料選通或時脈信號移動位 几日守間之—》之-，此亦將允許DRAM之資料取樣器電路 充當相位取樣電路。儘管本文描述之實施例提及使資料線 及/或資料選通及/或時脈信號移動位元時間之二分之一， 但其他貫施例可移動不同於位元時間之二分之一的量。資 料線計時之變化量係可配置的。 ' 如上所述，校準操作可包含GPU向記憶體裝置寫入及自 記憶體裝置讀取資料。GPU可在寫人資㈣㈣位元_ 之二分之一的情況下執行寫入操作，之移動可促使圮 憶體在資料選通信號之近似邊沿處而非在位元時間之近似 中部對寫人㈣進行《。所取樣之賴可由卿讀回並 經檢查/判定是否應關料脈信號來對資㈣號之計時進 行凋碎。寬並行匯流排可包 包括或沣稱為字組通道（byte 許多子部分。校準操作可以逐財㈣道之方杯 對整難流排進行，或可針龍流排之較小: ; = :、、且通道之較小部分進行。舉例而言，對於一” 施例而…獨立地調節每-個別資料線。 119699.doc -10- 200817918 當讀回先前寫入之校準資料時，可使用若干選擇中之任 一者。可將貧料儲存為緊密鄰近於記憶體裝置處之輸入 墊，使得GPU可立即將其讀回。對於一個實施例而言，可 在記憶體中提供儲存電路以儲存兩個叢發長度的資料。其 他實施例可儲存其他量的資料。對於另一實施例而言，^ 入貧料可儲存在記憶體核心中並由GPU以通常方式讀取: 對於另一實施例而言，寫入資料可經由字組通道之子集或 亚行匯流排之其他子部分而傳遞至記憶體，且讀取資料可 立即提供在字組通道之其餘子集上。舉例而言’字組通道 之最初四個位元可用於傳輸校準資料，且其他四個位元可 用於讀取校準寫入操作的結果。其他可能性可包含在奇數 編，位元上對記憶體裝置進行寫人及在偶數編號位元: 行躓回。亦可能存在其他實施例。 Ο 本文描述之用於對資料接口執行校準操作之實施例可提 :一糸列優點。舉例而言，對於一些實施例而言，可針對 使用相^料樣式。此外’對於本文描述之 。，可針對每一比較結果提供，… 行頻繁計昧,^ ’、貝，《而允許進 丁貞>…十日〇周郎。調節決定可基於 /讀取掂护+ 卞口仅+冽成資料寫入 :取㈣’或可基於許多校準測 對於一此每 ~ v /項取循裱〇 二具鉍例而言，可致力於進行 良資料傳送接口上之資料依賴性，以改 jitter)。此外， 、一 ' 動（data dependent ，‘ f於一些貫施例而言，可 & 頻率以依據系統要求來改變校準 ：P父準操作之 且，對於—…—. 永作所利用之頻寬量。並 、 或夕個貫施例而言，可又十 J不在屺憶體裝置或其他 119699.doc 200817918 接收裝置中包含額外電路來啟用校準操作。 圖1係經由資料傳送接口而耦合至記憶體裝置12〇之圖形 處理單元（GPU)llO之示範性實施例的方框圖。對於此示範 性實施例而言，資料傳送接口可包括一或多個資料線 111 或多個控制線113，及一或多個位址線115，但所 主張之主曰之範圍在此方面沒有限制。GPU i 10及記憶體 1置120僅為可經由資料傳送接口_合之組件及/或裝置及/ 《單元類型之實例’且所主張之主旨之範圍在此方面沒有 1 / 限制。 圖2描繪經由並行資料互連21〇耦合之記憶體裝置12〇與 GPU 11 0。對於此示範性實施例而言，讀取/寫入資料2 u 可在複數個並行資料線上傳送。對於此示範性實施例而 言，資料線215可用於傳送讀取及寫入資料兩者，但所主 張之主旨之範圍在此方面沒有限制。讀取及寫入資料不共 用相同線之其他實施例係可能的。對於此示範性實施例而 Q 言，記憶體裝置120可響應於記憶體裝置120内產生之寫入 貧料選通之轉換而鎖存資料線215上的寫入資料。可藉由 劃分時脈信號21 7來產生寫入資料選通，但所主張之主旨 之範圍在此方面沒有限制。對於其他實施例而言，記憶體 瓜置120可響應於時脈信號2丨7之上升及/或下降沿來鎖存 資料。意即，時脈信號217可充當資料選通信號。對於此 示範性實施例而言，時脈信號217可由Gpu 11〇傳遞至記憶 體裝置120。GPU 11〇僅為傳輸裝置、組件及/或單元之實 例，且所主張之主旨之範圍在此方面沒有限制。並且，記 119699.doc -12- 200817918 體I置120僅為接收裝置、組件及/或單元之實例，且所 主張之主旨之範圍在此方面沒有限制。 圖3係資料傳輸裝置之示範性實施例之方框圖，該資料 料裝置包括校準控制電路33〇且進一步包括耦合至寫入 貧料輸出電路34G之寫人資料延遲單元31()。此示範性實施 * ㈣為傳輸裝置之—個可能的實施例，且所主張之主旨之 目在此方面沒有限制。對於此實例而言，資料傳輸裝置 Γ &括GPU 11〇，但同樣所主張之主旨之範圍在此方面沒有 制寫入資料延遲單元3 10可包括任何能夠調節一或多 個資料線之計時的電路。對於一個實施例而言，延遲單元 310可包括延遲鎖定迴路（DLL)電路，但所主張之主旨之範 圍在此方面沒有限制。對於此實例而言，寫入資料輸出電 路340可自核心邏輯單元接收寫入資料3〇1。視校準控制電 路330所傳送之資訊而^ ,寫人資料^遲單元w可調節— 2多個寫入資料線215之計時。此實例之GPU 110亦可包括 (/日夺脈產生單元320，但所主張之主旨之範圍在此方面沒有 限制對於一些實施例而言，可在傳輸裝置及/或接收裝 置外部產生時脈信號。 " 权準刼作期間，校準控制電路330亦可接收讀取資料 215視枝準操作期間在一或多個資料線2 15上接收到的資 ^而疋，权準控制電路330可判定是否借助寫入資料延遲 單几3 10來调即寫入資料215之計時。依據下文結合其餘圖 <進行之論述，彳更好地料此示範性實施例的各 面。 119699.doc -13- 200817918 圖4係描緣一或多個寫入資料 一 貝了叶琛21 5與寫入資料選通信號 817之間的示範性計日㈣叙時序圖。對於此實例及之後 的實例而言’可在接收裝置(在此情況下為記憶體裝置)内 產生：枓選通信號817。可藉由劃分自傳輸裝置接收到的 時脈信號（例如，對·於士卜每你丨而山达。士 對於此Κ例而吕為時脈信號217)來產生資 料選通817’但所主張之主旨之範圍在此方面沒有限制。 此圖描缘非校準操作。對於此實例而言，在寫人資料選通 f ϋ 817近似在位元時間中部（例如，如圖續描繪在時間4ι〇處） 發生的情況下，GPU 110產生寫入資料信號之轉換。如圖4 中可以看至J $在資料選通信號8 j 7之每一下降沿時將新 的寫入資料值驅動至資料線215上，但對於此實例而言， 傳輸裝置不響應於選通信號之下降沿來驅㈣料，因為對 於此實例而言，傳輸裝置不知道接收裝置内產生之資料選 通仏號。然而，此僅為一或多個資料線與選通信號之間的 示範性關係，且所主張之主旨之範圍在此方面沒有限制。 本文使用之術語”位元時間"可指代資料信號或資料傳送 互連上之一個資料脈衝（一個位元）之近似持續時間。舉例 而言，具有每資料線100 Mbps之位元速率之資料傳送互連可 具有10 ns的位元時間。意即，對於此實例而言，每隔1〇耶， 可在資料傳送互連之一個線上傳送一個資料位元。此僅為 位元時間之實例，且所主張之主旨之範圍在此方面沒有限 制。並且’如本文所使用，與信號結合之術語"轉換，，希望 表不自第一邏輯電壓位準至第二邏輯電壓位準之狀態變 化0 119699.doc -14- 200817918 如先鈾所提及，隨著眘枓德、、 丨現者貝枓傳达接口上資料傳送速 力：接例如α呆音及各個信號之間的時滯之問題在限制； 运接口之潛在效能方面起到越來越重要的作用。對於例如 上文結合圖Η描述之示範性接口的接口而言，可能 潛在效能的—個問題係時脈信號與關聯之資料線之間的日士 滯。此時滯可能由許多因素中之任—者造成，料因素: 含印刷電路板上各個作硤夕T FI + a a 、 合们乜唬之不同電跡線長度、耦合傳 置與接收裝置之電連接之電特性變化、傳輸裝置處各齡 號之驅動強度變化等一或多個資料線與時脈信號之間二 時滯可能影響接收裝置對資料進行取樣之時間。理想情況 為，接收裝置將在提供最佳設定及保持時間之時間點對資 料㈣行取樣。資料線與時脈信號之間的時滯可能導致接 收裝置不在近似最佳時間點對資料線進行取樣。 Ο 對於本文4田述之示範性實施例而言，接收裝置可響應於 選通仏號之上升沿來鎖存資料，但所主張之主旨之範圍在 此方面/又有限制。對於其他實施例而t，可響應於選通信 號之上升沿及下降沿兩者來鎖存資料。對於—個實施例而 口 GPU 110與纪憶體裝置12〇之間的接口可包括雙資料速 率（DDR)記憶體接口。對於此實施例而言，每隔一個選通 k號週期，發生兩個資料轉換。對於DDR&響應於選通信 號之上升沿及下降沿兩者來鎖存資料之其他接口而言，可 月匕由於選通k唬之工作循環的變化而發生額外計時問題。 圖5係描繪一或多個寫入資料線215與寫入資料選通信號 817之間的示範性計時關係之時序圖。如先前所提及，可 119699.doc -15 - 200817918 至少部分藉由劃分時脈信號而在接收裝置内產生寫入資料 選通817，但所主張之主旨之範圍在此方面沒有限制。此 圖描繪示範性校準操作。對於此實例而言，Gpu 11〇可使 寫入資料信號215延遲近似位元時間之二分之一。因此， 記憶體裝置120可近似在資料選通之上升沿發生的同時（例 如，如圖5所描繪在時間5丨〇處）接收寫入資料信號之轉 換。然而，此僅為一或多個資料線與選通信號之間的示範 性關係，且所主張之主旨之範圍在此方面沒有限制。 " 圖6係描繪一或多個寫入資料線215與在接收裝置（例 如，圮fe體裝置120)處接收到的或由接收裝置產生之寫入 貧料選通信號817之間的示範性計時關係之時序圖。此圖 描繪示範性校準操作。對於此實例而言，Gpu ιι〇可使寫 入資料信號215延遲近似位元時間之二分之一。對於此實 例而言，接收裝置（例如，記憶體裝置12〇)可響應於資料選 通之上升沿來鎖存資料。同樣對於此實例而言，GPU 110 U 可在兩個連續位元時間期間輸出兩個校準測試值。對於此 實例而言，將測試值標記為”A”及”B”。對於此示範性時序 圖而5，在時間610處，寫入資料選通817自邏輯低位準轉 換為迗輯间位準（上升沿）。因此，記憶體裝置對線215 之杖準測忒資料進行取樣。在此實例中，在時間6丨〇處 線2 1 5上存在之測試值係測試值b。可將測試值b返回Gpu no—’且可響應於在資料選通8i7之上升沿取樣之測試值而 1貝料線21 5的汁時進行調節。對於此實例而言，因為記 體衣置120對兩個測試值中之第二者進行取樣，所以 119699.doc -16 - 200817918 GPU 110可推進資料線215之計時，使得在正常操作期間 (未使資料線延遲半個位元時間），資料選通817之上升沿可 更接近位元時間之中部而發生，因此幫助確保資料線215 之最佳設定及保持時間。 圖7係描繪一或多個寫入資料線215與在接收裝置（例 . 如，5己丨思體策置120)處接收到的或由接收裝置產生之寫入 . 貝料選通指唬8 1 7之間的示範性計時關係之時序圖。此圖 p 描繪不範性校準操作。對於此實例而言，GPU 110可使寫 入貧料信號21 5延遲近似位元時間之二分之一。對於此實 例而言，接收裝置（例如，記憶體裝置12〇)可響應於資料^ 通之上升沿來鎖存資料。同樣對於此實例而言，Gpu ιι〇 可在兩個連續位元時間期間輸出兩個校準測試值。對於此 實例而言，將測試值標記為”A”及，，B，，。對於此示範性時序 圖而a，在時間710處，寫入資料選通817自邏輯低位準轉 換為迷輯间位準（上升沿）。因此，記憶體裝置對線 〇 i之枚準測ϋ式資料進行取樣。在此實例中，在時間710處 線215上存在之測試值係測試值Α。可將測試值a返回ϋρυ 11〇，且可響應於在資料選通817之上升沿取樣之測試值而 對資料線2丨5之計時進行調節。對於此實例而言，因為記 憶體裝置120對兩個測試值中之第一者進行取樣，所以 GPU 11〇可阻滯資料線215之計時，使得在正常操作期間 (未使資料線延遲半個位元時間），資料選通817之上升沿可 更接近位元時間之中部而發生，因此幫助確保資料線215 之最佳設定及保持時間。 119699.doc -17- 200817918 圖8係包含校準測試資料暫存器82〇之電路8〇〇之示範性 實施例的示意圖。電路800之示範性實施例可併入至耦合 至資料傳送接口之接收裝置及/或單元（例如，對於一個實 施例而言，記憶體裝置12〇)中。

C ϋ 電路80G可進步包括能夠接收寫入資料信號川及參考 電麼信號8〇1之比車交器810。若寫入資料215上之電屢位準 超過VRef 801，則比較器81〇將其輸出驅動為邏輯高電壓 位準。若寫入資料215上之電屬位準小於vRef 8gi，則比 較器㈣將其輸出驅動為邏輯低„位準。比較器⑽之輸 出福口至正反益850之輸入。儘管此示範性實施例考慮單 端：令’但所主張之主旨之範圍在此方面沒有限制。舉例 :»使用差分k令之其他實施例係可能的。對於一些實 &例而°彳針對貧料線及/或時脈信號使用差分信令。 示範性電路8〇0中亦包含寫入資料選通產生單元830。可 2路嶋處接收時脈信號217。—個示範性實施例之寫入 2選通產生電路83G可包括PLL電路以劃分時脈信號217 石產生寫入貧料選涵8 1 7。姐μ 貝卄k通817。對於一個實施例而言

Γ7可具有5GGMHz的頻率，且寫人資料選通叫I 有4 GHZ的頻率。 此不範性實施例之正反器850響應於寫入資料選通川之 上升沿而鎖存其輸入處之資料。正反器85〇之輸出可搞合 至接收裝置内之其他電路(例如，核心邏輯單元)，但所主 :之主旨之範圍在此方面没有限制。對於一個實施例而 ° ’反以50之輸出可编合至校準寫入資料暫存器820, 119699.doc -18- 200817918 但同樣所主張之主旨之範圍在此方面沒有限制。 校準寫入資料暫存器820可儲存校準寫入資料，從而使 資料可由GPU 11G利用。在另—實施例中，正反器85〇之輸 出可在不首先儲存在暫存器或其他儲存電路中的情況下立 即傳輸至GPU 110。

ί. 儘管圖8描繪電路800接收單個資料線215，但資料選通 信號及/或時脈信號與複數個資料線關聯之其他實施例係 可能的。對於一個實施例而t，一個資料選通信號可盥八 個資料線關聯。對於另一示範性實施例而言，—個資料選 通信號可與九個資料線„。#然，該㈣容僅為可與資 料選通信號關聯之資料線數目的實例，且所主張之主旨之 範圍在該等方面沒有限制。 儘管描述電路800具有電路、組件及/或單元之特定配 置’但其他配置及/或結構係可能的。所主張之主旨之範 圍不限於結合示範性電路8〇〇描述之特定實施例。 圖9係資料接口校準之方法之示範性實施例之流程圖。 在方框910處，使一或多個資料信號之計時改變近似位元 時間之二分之一。對於每☆丨1山 .. 丁於此只例而❼，改變計時可包括延遲 該或該等資料信號。對於其他實施例而言，可推進該或該 等資料信號以便改變計時。名 在方框920處，使用該或該等 f料信號將校準測試資料寫入至接收裝置。在方框930 處，自接收裝置讀取測試值。在方框94〇處，i少部分根 據自接收裝置返回之所讀取資料的值，關於時脈信號來調 節該或該等資料信號之計時。根據所主張之主旨之實施例 119699.doc -19- 200817918 可包含方框910-940中之全部、全部以上或少於全部。此 外，方框910-940之次序僅為一個示範性次序，且所主張 之主旨之範圍在此方面沒有限制。 圖10係資料接Π校準之方法之示範性實施例之流程圖。 在方框1010處，使一或多個資料信號延遲近似位元時間之 二分之一。在方框1020處，在第一位元時間期間將第一測 試值輸出至接收裝置，且在第二位元時間期間將第二測試 值輸出至接收裝置。在方框1()3〇處，自接收裝置讀取測試 值。在方框1040處，判定自接收裝置返回之測試值是否與 第一測试值匹配。若自接收裝置返回之測試值與第一測試 值匹配，則在方框1050處推進該或該等資料信號之計時。 若自接收裝置返回之測試值不與第一測試值匹配，則在方 框1060處阻滯該或該等資料信號之計時。根據所主張之主 旨之實施例可包含方框101 (M 060中之全部、全部以上或 少於全部。此外，方框1010_1060之次序僅為一個示範性 次序’且所主張之主旨之範圍在此方面沒有限制。 圖11係什异平堂11 〇〇之示範性實施例之方框圖。計算平 臺1100包含CPU 1110及耦合至CPU 111〇之記憶體控制器集 線為、1120。記憶體控制器集線器1 i20進一步I馬合至系統記 憶體1130 ’搞合至GPU 11 5〇，且耦合至輸入/輸出集線器 1140。GPU 1150進一步耦合至顯示裝置116〇，顯示裝置 Π 60可包括CRT顯示器、平板LCD顯示器，或其他類型之 顯示裝置。圖形記憶體1170亦耦合至GPU 1150。對於此示 範性實施例而言，圖形記憶體1170可經由並行資料接口搞 119699.doc -20- 200817918 合至GPU 1150。Gpu 115〇可包括與上文結合圖3論述之電 路類似的電路。 儘管描述示範性平臺1100在圖形記憶體1170與GPU 1150 之間具有並行資料接口，但其他實施例可在平臺内之其他 組件之間包含並行資料接σ。並且，上述校準實施例可包 含在各種各樣的計算平臺組件及/或裝置中之任—者令。

:即，計f平臺蘭之組件中之任一者均可包括根據本文 抗述之不範性傳輸及接收裝置實施例而配置之傳輸裝置及 /或接收4置。此外，儘管本文描述之資料傳送接口用於 耦合：算平臺中之各種組件’但其他實施例可包含用於晶 片内貝料傳达之資料傳送接口，且可在可能共用封裝之不 同積體電路日日日粒之間包含資料傳送之另外其他實施例係可 儘管展示示範㈣、統UOO具有特定之組件配置，但使用 各種各樣的配置中之任一者之其他實施例係可能的。此 外，本文描述之示範性實施例可用於各種各樣的電子裝置 中之任一者中’該等電子裝置包含(但不限於)計算平臺、 遊：控制臺及裝置、蜂巢式電話、個人數位助理、音樂播 放為、通信網路組件等。 …建…，已描述所主張之主旨之各個方面。 於解釋的目的，陳述了系統及配h提供對所主張之主 =羊盡理解。然而，得到本揭示案之益處之熟習此項技 :應瞭解，可在沒有特定細節的情況下實踐所主張之 旨。在其他情況中’為了不混淆所主張之主旨，省略 119699.doc -21 -

入資料延遲單元之資料傳 〇 入資料選通信號之近似關 圖5係描繪延遲之寫入資料及其與 200817918 或簡化了熟知的特徵。雖然本文已說明且/或描述某些特 徵，但熟習此項技術者現將意識到許多修改、替代、變化 及/或等效形式。因此，應瞭解，所附權利要求書旨在涵 蓋歸屬於所主張之主旨之真實精神内的所有該等修改及/ 或變化。 【圖式簡單說明】 本說明書之結論部分中明確指出並清楚地主張了主旨。 然而，可藉由參看附圖一起閱讀，參考以下詳細描述：最 佳理解所主張之關於操作之組成及方法的主旨以及其目 的、特徵及優點，附圖中： ? 1係經由貧料傳送接口而耦合至記憶體裝置之圖形處 理單元之示範性實施例的方框圖； 圖2係適於自記憶體裝置接收讀取資料並將寫入資料及 時脈信號傳輸至記憶體裝置之圖形處理單元之示範性實施 例的方框圖； Λ ^ 圖3係包括校準控制電路及寫 輸裝置之示範性實施例的方框圖 圖4係描繪寫入資料及其與寫 係的示範性時序圖； 近似關係的示範性時序圖； 圖6係描繪桉it、、目,| 4 -欠L| 圖； 丰測忒貝料及寫入資料選通之示範性時序 圖7係描繪校準測試資料及寫 入資料選通之示範性時序 119699.doc -22- 200817918 圖； 圖8係包括校準測試資料暫存器之接收裝置之示範性實 施例的示意圖； 圖9係二貝料接口枚準之方法之示範性實施例的流程圖·， 圖10係資料接口校準之方法之示範性實施例的流程圖； 及 _办圯體之圖形處理單元之示範性 計算平臺的方框圖。

Lj 圖11係包括♦馬合至圖开$却 <陰^ ^ 【主要元件符號說明】 110 圖形處理單元（GPlJ) 111 資料線 113 控制線 115 位址線 120 記憶體裝置 210 並行資料互連 215 讀取資料/寫入資料/資 入資料信號/線 217 時脈信號 301 寫入資料 310 寫入資料延遲單元 320 時脈產生單元 330 校準控制電路 340 寫入資料輸出電路 410 時間 119699.doc .23 _ 200817918 510 時間 610 時間 710 時間 801 參考電壓信號 810 比較器 817 寫入資料選通/資料選通/寫入資料選通信號/ 資料選通信號 820 校準測試資料暫存器/校準寫入資料暫存器 830 寫入資料選通產生單元 850 正反器

1110 CPU 1120 記憶體控制器集線器 1130 系統記憶體 1140 輸入/輸出集線器

1150 GPU 1160 顯示裝置 1170 圖形記憶體 119699.doc -24-

Claims (1)

1. 200817918 十、申請專利範圍： 1 · 一種方法，其包括： 使一或多個資料信號之一計時改變_可配置之計時 量； 使用該或該等貧料信號將校準測試資料寫入至一接收 裝置； 自該接收裝置讀取一測試值；及 至少部分根據自該接收裝置返回之該測試值，關於_ 時脈信號來調節該或該等資料信號之該計時。 2.如請求項！之彳法，纟中使該或該等資料信號之該計時 改又可配置之汁時量包括使該或該等資料信號延遲近 似一攸元時間之二分之一。 I如^求項1之方法，λ中使該或該等資料信號之該計時 k 一可配置之計時量包括將該或該等資料信號推進近 似一位元時間之二分之一。 壯 貝之方法，其中將校準測試資料寫入至該接收 括在弟一位元時間期間寫入一第一測試值，及 在第一位元時間期間寫入一第二測試值。 5 ·如请求項4之士、七 4 ^万法’其中關於該時脈信號來調節該 等資料信泸> # < + ° 〜之邊计日守包括當自該接收裝置返回之該 信該第_ > ' … —測試值匹配時推進該或該等資料信號。 6·如請求項4 〈方法，其中關於該時脈信號來調節該 等資料信缺+ i 〜之该計時包括當自該接收裝置返回之該 值與該第—、 J ^ 、 一剛試值匹配時阻滯該或該等資料信號。 119699.doc 200817918 7 ·如請求項1 、<万法’其中自該接收裝置讀取該測試值包 括自該接# # $ ^ 又咸置内之一校準測試值緩衝器讀取該測試 值。 8 ·如請求項1 > 士 、义万法，其中自該接收裝置讀取該測試值包 括自違接收裝置内之一核心邏輯單元讀取該測試值。 9· 一種設備，其包括： 貝料L就延遲單元，其能夠使一或多個資料信號之 f 汁時改變-可配置之計時量；及 ^準控制單元，其能夠使用該或該等資料信號將校 準測4貝料寫入至一接收裝置，且進一步能夠自該接收 衣置哨取一測試值，且進一步能夠至少部分根據自該拯 ^回之ό亥測试值關於一時脈信號來調節該或該等 資料k號之該計時。 ι〇_如明求項9之設備，其中該資料信號延遲單元進一步能 夠使忒或遠等資料信號之該計時改變一可配置之計時量 〇 包括使該或該等資料信號延遲近似一位元時間之二分之 〇 11.如㈤求項9之言免備，Λ中該資料信號延遲單元進一步能 夠使4或垓等資料信號之該計時改變一可配置之計時量 包括將該或該等資料信號推進近似一位元時間之二分2 12· 士明求項9之設備’其中該校準控制單元進—步能夠藉 由在一第一位元時間期間寫入一第一測試值並在一第2 夺間期間寫入一第二測試值來將校準測試資料寫入 119699.doc 200817918 13. 14. Γ15. G16. 17. 18. 至該接收裝置。 如：求項12之設備，其中該校準控制單元進一步能夠藉 =田自違接收裝置返回之該測試值與該第一測試值匹配 日$推進β或该等資料信號來關於該時脈信號調節該或該 等資料信號之該計時。 如=求項12之設備，其中該校準控制單元進一步能夠藉 由田自4接收裝置返回之該測試值與該第二測試值匹配 時阻滯該或該等資料信號來關於該時脈信號調節該或該 等資料信號之該計時。 一種設備，其包括： 用於使一或多個資料信號之一計時改變一可配置之計 時量的構件； 用於使用該或該等資料信號將校準測試資料寫入至一 接收裝置的構件； 用於自該接收裝置讀取一測試值之構件；及 用於至少部分根據自該接收裝置返回之該測試值關於 一時脈信號來調節該或該等資料信號之該計時的構件。 士明求項15之$又備，其中該用於使該或該等資料信號之 該計時改變一可配置之計時量的構件包括用於使該或該 等資料信號延遲近似一位元時間之二分之一的構件。 如請求項15之設備，其中該用於使該或該等資料信號之 該計時改變近似一位元時間之二分之一的構件包括用於 關於该時脈信號來推進該或該等資料信號之構件。 如請求項1 5之設備，其中該用於將校準測試資料寫入至 119699.doc 200817918 該接收裝置之構件包括用於在一第一位元時間期間寫入 一第一測試值之構件及用於在一第二位元時間期間寫入 一弟一測試值之構件。 19.如明求項18之設備，其中該用於關於該時脈信號來調節 4或忒等貧料信號之該計時的構件包括用於當自該接收 展置返回之该測試值與該第_測試值匹配時推進該或該 等資料信號的構件。 °

   θ求員18之，又備，其中該用於關於該時脈信號來調節 :或該等資料信號之該計時的構件包括用於當自該接收 展置返回之該測試值斑該箓一 # 一 /乐〜測試值匹配時阻滯該或該 專資料信號的構件。

   119699.doc