TW200816488A - Thin film transistor substrate - Google Patents

Description

200816488 九、發明說明： . 【發明所屬之技術領域】 : 本發明係關於一種薄膜電晶體基板，特別係關於一種 薄膜電晶體基板之閘極或閘極線（Gate Line> 。 【先前技術】 目前，液晶顯示器逐漸取代用於計算機之傳統陰極射 線管（Cathode Ray Tube, CRT)顯示器，而且，由於液晶顯 不裔具輕、薄、小等特點，使其非常適合應用於桌上型電 腦、膝上型電腦、個人數字助理（Pers〇nalDigitalAssistant， PDA)、便攜式電話、電視及多種辦公自動化與視聽設備 中。液晶面板是其主要元件，其一般包括一薄膜電晶體基 板、一彩色濾光片基板及夾於該薄膜電晶體基板與該彩色 滤光片基板之間之液晶層。 明參閱圖1，係一傳統的薄膜電晶體基板1〇〇之局部 剖面示意圖。該薄膜電晶體基板100包括一玻璃基底101、 上位於玻璃基底lOi上之閘極1〇2、一位於該閘極102及 該玻璃基底101上之閘極絕緣層朋、一位於該閘極絕緣 層103上之半導體層1〇4、一位於該半導體層⑽及該閘 極絕緣層103上之源極1()5與汲極1〇6、一位於該閑極絕 緣層103、該源極1()5及該汲極雇上之鈍化層術以及 一位於該鈍化層107上之像素電極1〇8。 其中，為了降低RC時間遲滞，有漸漸以低電阻值的 材料做為閘極1〇2或金屬導線的趨勢 銅材料作為閉極1〇2的薄膜電晶趙基板100具有二= 6 200816488 缺點。第一，金屬銅與下方的玻璃基底1〇1附著力不佳， 有可能會造成金屬銅剝離。第二，金屬銅在長時間電^號 操作下，薄膜電晶體散熱，使周圍環境溫度升高，可能合 解離成銅離子，在電壓驅動下，銅離子會擴散至閘極= 層⑽，甚至是半導體層104之中，此銅污染的結果會造 成薄膜電晶體基板100的元件特性改變，漏電 性變差。 j # —因此，業界通常將金屬銅下方設置一層與玻璃基底附 者力較佳之金屬々，並於該金屬銅上方設置一層可防止声 間擴散之金屬層，製作由三層不同金屬構成之閘極/導線曰， 惟’於㈣製造過程中，由於各層金屬材料的不同，钱刻 速率亦不同’如圖2所示，當閘極/導線112的附著金屬層 118、銅金屬層116及阻障金屬層114三個不同金屬層之^ f速率由上到下依次降低時，易由於最底層之金屬姓刻不 完全’造成相鄰閘極或導線之間電導通而產生短路現象· 再如圖3所示，當間極/導線112的附著金屬層ιΐ8、銅金 屬層116及阻障金屬層114三個不同金屬層之姓刻速率由 上到y依次變快時，形成上寬下窄的梯形結構，容易造成 後、’只薄膜沈積發生斷線或斷裂，即產生後 差等現象。 復盈丨王孕乂 【發明内容】 有鑑於此，提供一種可降低閘極/閘極線之間產生短路 現象’且可改善後續薄膜覆蓋性之薄膜電晶體基板實為必 200816488 -種薄膜電晶體基板 •該玻璃基底上之一鬥托，，、枯· 一玻璃基底及設置於 :置有附著層、導電層"及阻閑^極線，夕該閘極/閘極線為依次設 及阻障層分別為三明、θ之夕層金屬結構，該附著層 該導電層材料相同之層:該三明治結構中間層均為與 一種薄膜電晶體基板，1 該玻璃基底上―〃匕括·一玻璃基底及設置於 置之附著層、導電1^極編線包括依次設 層及夹持該第2=阻 附著層包括—第一薄膜 -第二薄膜層及夹持 屬相，該阻障層包括 第n H膜層之二阻障金屬薄膜，該 弟及弟—相層材料與該導電層材料相同。 構閘技術，上述薄膜電晶體基板之多層金屬結 構1閘極線之轉層與附著層厚度與先前技術之該二 層的厚度相同的條件下，由於將該阻障層與附著層分別為 中間夾有銅金屬的三明治結構’從而降低具一定厚度的蝕 刻速率差異較大的薄膜，於姓刻製程中的钱刻不完全，進 而防止產生短路現象，亦可避免形成上寬下窄的梯形結 構’防止造成後續絕緣層沈積發生斷線或斷裂。 【實施方式】 請參閱圖4,係本發明薄膜電晶體基板之局部剖面示意 圖。該薄膜電晶體基板200包括一玻璃基底210、一位於 玻璃基底210上之閘極/閘極線220及一位於該玻璃基底 210及閘極/閘極線220上之絕緣層230。該閘極/閘極線22〇 為包括阻障層222(Barrier Layer)、導電層224及附著層 200816488 226(Glue Layer)之多層金屬結構。 一 其中，該導電層224材料為銅金屬材料，其厚度為 :200〜400 nm。該阻障層222厚度為5〜30 nm，其為三明治 結構（Sandwich Structure)，由二阻障金屬薄膜221夾持一 銅金屬薄膜223,該阻障金屬薄膜221材料可為氮化鈦（TiN) 或氮化钽（TaN)。該附著層226厚度為5〜30 nm，其為三明 治結構，由二附著金屬薄膜225夾持一銅金屬薄膜227， 該附著金屬薄膜225材料可為鉬（Mo)、鈦（Ti)、鉻（Cr)、鎢 ’ （W)或銅鉬合金。 該閘極/閘極線220之該附著層226貼緊該玻璃基底210 設置，其具有良好的附著能力，該附著層226上依次設置 該導電層224及阻障層222，該阻障層222可以避免絕緣 層230及其他薄膜層受到銅離子的污染，而造成薄膜電晶 體（圖未示）元件崩壞。 以下結合圖示具體介紹該多層金屬結構閘極/閘極線 220的製造流程，其具體步驟如下： ' 一、依序沉積金屬薄膜層及光阻層 請參閱圖5，提供一玻璃基底210，在該玻璃基底210 上形成一閘極金屬層202，即於該玻璃基底210上依次沈 積一附著金屬薄膜225、銅金屬薄膜227、附著金屬薄膜 225、導電層224、阻障金屬薄膜221、銅金屬薄膜223、 阻障金屬薄膜221 ;在該閘極金屬層202上沈積一光阻層 (圖未示）。 二、曝光顯影 9 200816488 ;請一併參閱圖6，提供具預定圖案之一光罩（圖未示）對 準^光阻層，以紫外光線照射該光阻層。再對該光阻層進 行顯影，從而形成光阻圖案250。 二、形成閘極/閘極線圖案 明併參閱圖7，對該閘極金屬層202進行一次性# :，去除光阻圖案250未覆蓋部份之該閘極金屬層2〇2。 其申，選用的蝕刻液/氣主要針對閘極金屬層2〇2之銅金屬 該夕層金屬結構閘極金屬層202多以銅金屬構 成’因此可降難刻速率不均的現象。如圖8所 光阻圖案250形成閘極/閘極線220。 相較於先前技術，上述薄膜電晶體基板2〇〇之多層金屬 ^構閘極/閘極線220之阻障層222與附著層226厚度與先 ^技術之該二層的厚度相同的條件下，由於將該阻障層 似2與附著層226分別為中間夾有銅金屬的三明治結構， 具—定厚度的崎率差異較大的薄膜，於蝕刻 开蝕刻不完全，進而防止產生短路現象，亦可避免 發生‘1=梯形結構，防止造成後續絕緣層230沈積 ，上所述，本發明確已符合發明專利之要件，麦依法 弋太：申凊。淮’以上所豸者僅為本發明之較佳實施方 i技ϊγ之範圍並不以上述實施方式為限，舉凡熟習本 皆庫、餘依本發明之精神所作之等效料或變化， 白應涵盍於以下申請專利範圍内。 【圖式簡單說明】 200816488 圖1係一種先前技術薄膜電晶體基板之局部 一 :圖2係一種先前技術薄膜電晶體基板之開極^面t意圖。 :圖3係一種先前技術薄膜電晶體基板之閘極之=二: 圖4係本發明薄膜電晶體基板之局部剖面示意^。回 圖5至圖8係形成多層金屬薄膜、光阻圖案、蝕刻閘極金 屬層及閘極/閘極線之示意圖。 【主要元件符號說明】 薄膜電晶體基板 200 玻璃基底 210 閘極/閘極線 220 絕緣層 230 閘極金屬層 202 光阻層 205 阻障金屬薄膜 221 阻障層 222 導電層 224 附著金屬薄膜 225 附著層 226 銅金屬薄膜 223 > 227 光阻圖案 250 11

Claims (1)

1. 200816488 十、申請專利範圍 1· 一種薄膜電晶體基板，其包括： . 一玻璃基底； 2極/閘極線m該玻璃基底上，該閘極/閘 ^設置有附著層、導電層及阻障層之多層金屬結構: =該附著層及阻障層分別為三明治結構，該三明治。 構中間層均為與該導電層材料相同之薄膜層。” ==,1項所述之薄膜電晶體基板，其十， 電層材料為銅金屬。 3·==範圍第1項所述之薄臈電晶體基板，其中， :::層之三明治結構包括設置於 金屬薄膜。 曰叫心/π考 4=申料利範園第3項所述之薄膜電晶 該附著金屬薄膜材料可為顧、欽 =二中 該弟1項所述之薄膜電晶體基板，其中， 金屬薄膜。 於該薄膜層二側之阻障 其中 如申明專利fe圍第5項所述之薄膜電晶體 7:Γ:!金屬f臈材料可為氮化鈦或氮化鈕： 其中 該導第1項所述之薄膜電晶體基板 X等電層厚度為200〜400 nm 〇 其中 8·如申請專利範圍第！項所述之薄 該轉層厚度為5〜30nm。、電曰曰體基板 其中 如申清專利範圍第i項所述之薄膜電晶體基板 12 200816488 該附著層厚度為5〜30 nm。 如申請專利範圍第i項所述之薄膜電晶體基板，進一步 包括一絕緣層，設置於該玻璃基底與閘極/閘極線上。 U· 一種薄膜電晶體基板，其包括： 一玻璃基底； 閘極/閘極線’設置於該玻璃基底上，該閘極/閉極線包 2依=設置之附著層、導電層及阻障層，該附著層包括 第冑膜層及夾持該第一薄膜層之二附著金屬薄 、’該阻障層包括—第二薄膜層及夾持該第二薄膜層之 2障金屬薄膜’該第—及第二薄膜層材料與該導電層 材料相同。 U.中如申H利範圍第11項所述之薄膜電晶體基板，其 肀該V電層材料為銅金屬。 13 ·如申請專利範 j： φ , _ ^ ^ 或12項所述之薄膜電晶體基板， 合金。 、材枓了為鉬、鈦、鉻、鎢或銅鉬 14中如申:广，圍第13項所述之薄膜電晶體 15.^ 〇 •如甲％專利範圍第14頊 J，該導電層厚度為2〇。項4= 該阻障層厚度為5〜30nm。 17·如申請專利範圍第16頊 ^ 中，該附著層厚度為5〜3〇ηπ^之薄膜電晶體基板 13 200816488 18.如申請專利範圍第17項所述之薄膜電晶體基板，進一 . 步包括一絕緣層，設置於該玻璃基底與閘極/閘極線上。 I 14