[go: up one dir, main page]

TW200816206A - Method of reading a dual bit memory cell - Google Patents

Method of reading a dual bit memory cell Download PDF

Info

Publication number
TW200816206A
TW200816206A TW095136392A TW95136392A TW200816206A TW 200816206 A TW200816206 A TW 200816206A TW 095136392 A TW095136392 A TW 095136392A TW 95136392 A TW95136392 A TW 95136392A TW 200816206 A TW200816206 A TW 200816206A
Authority
TW
Taiwan
Prior art keywords
current value
output current
bit
storage section
bit storage
Prior art date
Application number
TW095136392A
Other languages
English (en)
Other versions
TWI355664B (en
Inventor
Yao-Wen Chang
Tao-Cheng Lu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW095136392A priority Critical patent/TWI355664B/zh
Priority to US11/905,211 priority patent/US7830707B2/en
Publication of TW200816206A publication Critical patent/TW200816206A/zh
Priority to US12/914,020 priority patent/US8259492B2/en
Application granted granted Critical
Publication of TWI355664B publication Critical patent/TWI355664B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

200816206 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種讀取雙位元記憶胞之方法，且特別 是有關於一種讀取雙位元之氮化物唯讀記憶體記憶胞 (Nitride Read-Only Memory cell)之方法。 【先前技術】 請參照第1圖，其繪示乃氮化物唯讀記憶體之記憶胞結 構之剖面示意圖。為了獲得南密度之記憶元件，目前已發展 出可儲存2位元的氮化物唯讀記憶體（Nitride Read-Only Memory)記憶胞1〇，以取代傳統利用浮動閘極（ gate)而只能儲存1位元之設計。如第1圖所示，氣化物唯 項§己憶體s己憶胞10包括植入有源極12及没極14的基材 (bulk) 15 ’且基材15上方為氧化物-氮化物_氧化物 (oxide-nitride-oxide，ΟΝΟ)結構 16 及閘極 13。〇NO 結 構16係由上氧化物層（top oxide layer) 16a、氮化物層i6b 以及底軋化物層（bottom oxide layer) 16c堆疊而成。 ΟΝΟ結構16中的氮化物層16b (如氮化矽）係作為非 導體的電荷捕捉層（charge-trapping layer)。藉此，進行編 程（program)動作時，氮化物層16b之兩侧（即分別鄰近 源極12及汲極14)可各自供來自源極12及汲極14的熱電 子注入亚加以捕捉。於是，氮化物層16b之兩側係分別形成 氮化物唯讀記憶體記憶胞1()之第一位元儲存節⑽敝嗯 node) B1及第一位元儲存節B2，如虛線框所示；視其中有 TW3064PA , 200816206 無捕捉電荷而分別儲存i位元的〇或丨之邏輯資料。藉由這 =位元儲存節B1及Β2，氮化物唯讀記憶體記憶胞10 一 次能儲存兩位元，並較佳地以逆向讀取（reverse read)之方 式將氮化物唯讀記憶體記憶胞1〇之輪出電流大小與一參考 預設值作一比較判斷而分別獨立存取兩位元儲存節βΐ及 B2之位兀狀態。然而，第二位元效應諸t册⑹ 會影響讀取時氮化物唯讀記紐記憶胞1G之輸出電流大 小，大幅限制參考預設值之設定範圍而減少了讀取感測裕度 (sensing window ) 〇 【發明内容】 有鑑於此，本發明的目的就是在提供一種讀取雙位元記 憶胞之方法。有別於傳統上對兩個位元儲存節分別獨立讀取 其位元狀態，本發明係利用雙位元記憶胞於兩種讀取方向時 之兩輸出電流值來同時決定出其所具有之位元狀態組合。藉 此’能更正確判讀出兩個位元狀態，有效增加讀取感測裕度。 根據本發明的目的，提出一種讀取雙位元記憶胞之方 法。雙位元記憶胞包括控制端、第一端以及第二端，雙位元 記憶胞於鄰近第一端及第二端之處並分別具有第一位元儲 存卽及第二位元儲存節。首先，分別施加控制電壓及讀取電 壓至控制端及第一端，且將第二端接地，以量測第一端之第 一輸出電流值。接著，分別施加控制電壓及讀取電壓至控制 端及第二端，且將第一端接地，以量測第二端之第二輸出電 流值。最後，根據第一輸出電流值及第二輪出電流值來同時 TW3064PA 7 200816206 讀取第一位元儲存節及第二位元儲存節之位元狀態。 為讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 請參照第2A至2D圖，其繪示乃雙位元記憶胞之四種 =元狀態組合之示意圖。雙位元記憶胞200例如為氮化物唯 4 δ己憶體§己憶胞（Nitride Read-Only Memory cell)，並包括 控制端G、第-端D、第二端s以及氧化物-氮化物氧化物 (〇xide_nitride-〇xide，ΟΝΟ)結構 210。控制端 G、第一端 D及第二端s係以分別為閘極、汲極及源極為例做說明。 此外，雙位元記憶胞2〇〇於鄰近第一端D及第二端s之處 並刀別具有第一位元儲存節及第二位元儲存節(以 虛線框表示）。 其中，如第2A至2D圖依序所示，第一位元儲存節B1 及第一位元儲存節B2之位元狀態分別為邏輯「1」及「1」
(第从圖）、，1」及「〇」（第2B圖）、「〇」及4」（第2C 圖）以及「〇」及「0」（第2D圖）。且以斜線表示ΟΝΟ結 構210中捕捉有注入電荷，而使對應之位元儲存節被編程為 邏輯「0」。 明參照第3圖，其繪示乃依照本發明之讀取雙位元記憶 胞200之方法的流程圖。本發明主要係分別對雙位元記憶胞 _ 第h D及第一端S進行讀取動作，並以其對應之 輸出電机值來同時決定出雙位元記憶胞2GG所儲存的兩個
TW3064PA 8 200816206 位元狀態。 ξ
如第3圖所示，首先，開始進入步驟31〇中，分別施加 控制電壓Vg及讀取電壓Vr至控制端G及第一端D，且將 第一鳊S接地，以量測第一端D之第一輪出電流值。接 者，進入步驟320中，分別施加控制電壓Vg及讀取電壓 Vr至控制端G及第二端s，且將第一端D接地，以量測第 一％ ^之弟二輸出電流值1一2。最後，進入步驟330中，根 據第一輸出電流值I一 1及第二輸出電流值來同時讀取第 一=元儲存節B1及第二位元儲存節B2之位元狀態，而結 束讀取雙位元記憶胞200之方法。 曰至於步驟330中的具體判讀方式，以下茲再附圖詳細說 明。然下列文字與圖示僅為說明之用，並不會限定本發明之 欲保護範圍。
々凊參照第4A至4E圖，第4A至4D圖分別繪示第2A 至第2D圖之雙位元記憶胞2〇〇之四種位元狀態組合下第一 1電机值I一1及第一輸出電流值I一2隨控制電壓Vg變化 =曲線圖’第4E圖緣示乃第4A至4D圖中之第二輸出電 值L2 Ik控制電壓Vg變化之曲線圖。例如，於步驟31〇 20中’施加1.5伏特（V)之讀取電壓Vr及3V至 電壓Vg’並量測第—輸出電流值Ll及第二輸出電 二;2之對應變化。此外’為說明方便，各圖中之縱轴传 取輪出電流值ϊ之魏值。 胃' 所厂了中’如分別對應帛2A冑及第2D圖之第4八及奶圖 丁由於兩儲存位元節B1及B2其位元狀態之對稱性，
TW3064PA 9 200816206 第一輸出電流值I一 1及第二輸出電流值1^2實質上相等；但 由於編程動作造成的臨界電壓（threshold voltage)變化， 弟4D圖中弟一輸出電流值I一 1及第二輸出電流值I 2之圖 形曲線發生一偏移現象。而如分別對應第2b圖及第2C圖 之第4B及4C圖所示，僅有一位元儲存節被執行編程動作， 因此僅有對應之第一輸出電流值I一1或第二輸出電流值I 2 之圖形曲線發生偏移現象。 此外’如第4E圖所示，係將第4A至4D圖中之第二 輸出電流值1—2隨控制電壓Vg變化之四曲線做一比較，並 以 1—2(11)、1—2(01)、I一2(10)及 I一2(00)分別代表第 4A 至 4D 圖中之第二輸出電流值12。當然，〔2(H)及亦可分 別視為第4A及4D圖中之第一輸出電流值ij，而〔2(0” 及1—2(10)則可分別視為第4c及4B圖中之第一輸出電流值 I一 1。可看出第二位元效應造成對應第4B圖之曲線ι_2(〇1) 與對應第4A圖之曲線1—2(11)不相同，以及對應第4C圖之 曲線1—2(10)與對應第4D圖之曲線1-2(00)不相同。此時， 例如以傳統之逆向讀取對第一位元儲存節B1進行判讀，即 以一控制電壓Vg—Ο下對應之第二輸出電流值1—2與一參考 電流值Ir作大小比較而讀取為位元狀態「：[」或「〇」時， l〇g(Ir)顯然必須落於曲線12(01)及1-2(10)之間對應的縱軸 範圍内’如第4E圖所示。藉此，才能在第二位元效應下， 正確判讀出第一位元儲存節B1之位元狀態。 至此，本發明主要係利用上述第4A至4D圖中，第一 輸出電流值1一 1及第二輸出電流值L2兩者間的圖形曲線關 TW3064PA 10 200816206 係=步驟330中同時判讀出第一位元儲存節 讀存節Μ德喊態，射增加參考電 及弟二位 以下係列舉較佳實施例做詳細說明。 1之範圍。 篇一實施例 請參照第5圖，其緣示乃依照本發 圖中步驟别之子步驟的流程圖。並以在第第3 壓Vg_〇下對應的第一輸出電流值1 二:控制電 1-2為例。首先:於步驟531中韻^ 及第-輸出電流值1__2之—大小隱。此… - 關係：即1少1-2、1_1<1_2《L1=1_2。 ^二種大小 如第5圖所示，當第一輸出電流值於第 ^值U時，伽入步驟532a中，讀取第—位元^H 及第一位70儲存節B2之位元狀態分別為「〇」及「工 當第一輸出電流值I」小於第二輸出電流值/ 」二而 T 532b中，讀取第一位元儲存節B1及第;位元儲‘ Β2之位元狀態分別為「丨」及「〇」。 再者，當第-輸出電流值I一 1及第二輪出電流值[2實 質士相等時，係進入步驟532c巾，判斷第一輪出電流值^ 及第二輸出電流值1一2是否大於一第一預設值。若 大於IrJ，則進入步驟533a中，讀取第一位元儲存 郎B1及第二位元儲存節B2之位元狀態分別為「1」及「1」。 反之，若I—1=1一2未大於Ir—1，則進入步驟53北中，判斷 第一輸出電流值I一1及第二輸出電流值1—2是否小於一第二 TW3064PA 11 200816206 預α又值Ir—2。若ι—2=1—2小於Ir一2，則進入步驟534中，讀 取第-位元儲存節B1及第二位元儲辆μ之位^狀態^ 別為「〇」及「0」。 由上可知，判斷出U>I-2或U<I—2之後，藉由第牝 及4C圖申I一 1及I一2之曲線關係，可簡單地同時判讀出第 一位元儲存節B1及第二位元儲存節B2之位元狀態。而對 於IJ一I一2的情形，由第4A及4D圖亦可知，可如傳統之 作法取一參考電流值來對第4E圖中曲線及^2(00) 加以判別。但由於已經排除了 及L1<：1一2的情形， 亦即第4E圖中曲線I一2(〇1)及^2(10)之情形，參考電流值 之範圍可從曲線I一2(01)及I一2(10)之間擴大至1_2(11)及 I一2(00)之間。例如，可設定Irj使i〇g(Irj)落於第4E圖中 曲線1一2(11)及I一2(01)之間對應的縱軸範圍使之有更大之讀 取感測裕度。 同樣，亦可設定IrJ2使1呢(112)落於第4E圖中曲線 I一2(10)及L2(00)之間。或者，直接設定ir—2=Irj，即l1=ι—2 小於IrJ時，即讀取第一位元儲存節B1及第二位元儲存節 B2之位元狀態分別為「〇」及「〇」。當然，視使用需求或其 他考量，亦能改變「1」及「1」與「〇」及「〇」兩種位元狀 態組合之判斷順序。例如，先於步驟532c中判斷第一輸出 電流值IJ及第二輸出電流值1_2是否小於第二預設值 Ir_2，若是，則可讀取為「〇」及「〇」；若否，便繼續判斷 是否大於第一預設值Ir—1，以讀取出「1」及「1」。 TW3064PA 12 200816206 差一實施例 f 请參照第6圖，錄示乃依照本發明第 圖中步驟330之子步驟的流程圖。同樣以4 電壓I。下對應的第—輪出電流值L1及第二輪 1-2為例。首先，於步驟631卜判斷第一輸出電= ，第，輸出電流值L2是否皆大於一第一預設值；I若 疋一’則進入步驟仙中，讀取第一位元儲存節及二 位70儲存節B2之位元狀態分别為…及「！」。弟一 如第6圖所示’當第—輸出電流值u及^二輪 —2未皆大於ΙΓ_ΐ，時，則進入步驟632 出電流值U及第二輪出電流值L2是否皆小於一 值W，。若則進入步細〇，讀取第一位= 則及第二位元儲存節B2之位元狀態分別為「〇」即 比J ^ ’9當主第一輸出電流值I_1及第二輸出電流值L2未 λ ’係進入步驟咖中，判斷第一輸出電流值 二Λ抱楚L第一輸出電流值1一2 °若* ’則進入步驟634a 貝帛一位70儲存節B1及第二位元儲存節B2之位元 狀悲分別為「G」及％。若否’則進人步驟咖中讀取 =4元儲存gf B1及第二位元儲存節B2之位元狀態分別 為「1」及「0 ,。
由上可知’與第—實施例不同之處在於，第二實施例係 先判讀出「1、」及、與「〇」及「〇」兩種位元狀態組合。 以步=631為例’係_除了「L及「1」外之其他三種位 凡狀想組合皆至少有—位元齡節概行編㈣作，即U
TW3064PA 13 200816206 及1—2中至少有一者其圖形曲線發生偏移現象，來先加以區 =讀出是否為「丨」及Γ1」。接著，同樣以偏移現象來區 刀〇」及「〇」與另外兩種位元狀態組合。若排除了「工 及丨」與「0」及「0」兩種情形後，再以I—；[及J 2之門 =小關係即可判讀出「〇」及Γ1」與「）」及「〇」、兩觀 此外，Ir—1，及Ir_2’之設定範圍可如同第一實施例之Ir i 及=_2，或可設定Ir—i，=Ir_2,。但需注意的是，m ^ ，第4E圖中曲線L2⑽與L2⑴)之間的範圍，^ 、 ί mL2(G丨)與l2(gg)之間的範圍，如此才能於步驟631 ，3仏中達成正確之判斷區分。而…及…與「〇及 〇」兩種位域態組合之_财亦可視❹需求牡 f㈣631先以If_2’來對 與T三種位元狀態組合做一區別；接著，再以Irl，奸 分1」及「1」與另外兩種位元狀態組合。 ' 發二 =::==: 上的因素或量測上的誤差’使得第4α或4d圖之、’知 二合其輸細健蝴物編赚= 4A圖中之L1 * L2實際的量聰果可能 = 距。此時，第5圖之步驟53]中 _ 微小差 範圍而仍判斷為㈤。而第有-彈性 設值及第二職值也可_作^⑽申之第―預 τ_ρΑ 〜作跡只要是利用雙位元記憶 200816206 胞於兩種讀取方向時之兩輸出電流值來一起作判讀，達到同 時決定出其所儲存的兩個位元狀態之目的，皆不脫離本發明 之技術範圍。 本發明上述實施例所揭露之讀取雙位元記憶胞之方 法，有別於傳統上對兩個位元儲存節分別獨立讀取其位元狀 態，係利用雙位元記憶胞於兩種讀取方向時之兩輸出電流 值，其兩者間的大小關係及與預設之參考值作比較，來同時 決定出其所儲存的兩個位元狀態。藉此，能更正確判讀出雙 位兀記憶朗具有讀元狀態組合，並有效增加讀取感測裕 度。 綜上所述，雜本發明已哺佳實施觸露如上，然其 亚非用以限疋本發明。本㈣所屬技術領域中具有通常知識 者’在不脫離本發明之精神和範_，當可作各種之更動與 满飾因此本&明之保護範圍當視後附之中 園所 界定者為準。
TW3064PA 15 200816206 【圖式簡單說明】 第1圖繪示乃氮化物唯讀記憶 示意圖。 记丨思胞結構之剖面 第2A至2D圖繪示乃雙位元記恤 合之示意圖。 ％、先之四種位元狀態組 第3圖繪示乃依照本發明之讀取餘 法…流程圖。 -位心己憶胞200之方 ⑽iH4D圖分別繪示第2Α至第犯圖之雙位元記憶 tit 組合下第—輪出電流值1 1及第二輸 出電流值I一2隨控制電壓Vg變化之曲線圖。一 第4E圖繪示乃第4A至4D圖中之楚^ τ 0 体純兩r QT之弟二輸出電流值I一2
Ik控制電壓Vg變化之曲線圖。 第5圖繪示乃依照本發明第一實施例之第3圖中步鱗 330之子步驟的流程圖。 第6圖繪示乃依照本發明第二實施例之第3圖中步驟 330之子步驟的流程圖。 【主要元件符號說明】 10 12 13 14 15 16 氮化物唯讀記憶體記憶胞 源級 閘極 >及極 基材 210 :氧化物_氮化物_氧化物結構 TW3064PA 16 200816206 16a :上氧化物層 16b :氮化物層 16c :底氧化物層 B1 :第一位元儲存節 B2 :第二位元儲存節 200 :雙位元記憶胞 G :控制端 D :第一端 ， S :第二端 17
TW3064PA

Claims (1)

  1. 200816206 十、申請專利範圍： 1. -種讀取雙位元記·之方法，毅位元記憶胞包 括-控制端、-第-端以及-第二端’該雙位元記憶胞於鄰 近该第一端及该第二端之處並分別具有一第一位元儲存節 及一第二位元儲存節，該方法包括： (a) 分別施加一控制電壓及一讀取電壓至該控制端及該 第一端，且將該第二端接地，以量測該第一端之一第一輸出 電流值； (b) 分別施加該控制電壓及該讀取電壓至該控制端及該 第二端，且將該第一端接地，以量測該第二端之一第二輸^ 電流值；以及 (C)根據該第一輸出電流值及該第二輸出電流值，來同 時讀取該第一位元儲存節及該第二位元儲存節之位元狀態 (bit state ) 〇 2. 如申請專利範圍第1項所述之方法，其中該雙位元 記憶胞係為一氮化物唯讀記憶胞（Nitride Read_〇nly Memory cell) 〇 3·如申请專利範圍帛1項所述之方法，其中該控制 端、該第一端及該第二端分別為一閘極、一源極及一汲極。 4·如申請專利範圍第1項所述之方法，其中該控制 端、該第一端及該第二端分別為一閘極、一汲極及一源極。 5·如申請專利範圍第1項所述之方法，其中該步驟 包括： 判斷該第-μ出電流值及該第二輸出冑流值之一大小 TW3064PA 18 200816206 關係。 6·如申凊專利範圍第5項所述之方法，其中該步驟(c) 更包括： 當該第一輸出電流值大於該第二輸出電流值時，讀取該 第一位元儲存節及該第二位元儲存節之位元狀態分別為「〇」 及「1」；以及 當該第一輸出電流值小於該第二輸出電流值時，讀取該
    第-位元儲存節第二位元雜節之位元狀t分別為Γ1」 及「0」。 7.如申請專利範圍第5項所述之方法，其中該步騍⑷ 更包括： 當該第-輪出電流值及該第二輸出電流值實質上相等 時’判斷該第i出電流值及該第二輪出電流值是否大於一 第-預設值，若是，則讀取該第—位元儲存節及該第二位元 儲存節之位元狀態分別為「1」及「丨」。 專利範圍第7項所述之方法，其中該步驟⑷ 更包括· 一箱一輪出電流值及該第二輸出電流值未大於該第 0」及「0 之讀取該第一位元儲存節及該第二位元儲存節 之位7G狀悲分別為 更包括·· h專利1巳圍第7項所述之方法，其中該步驟(c) -預輪出電流值及該第二輪出電流值未大於該第 預叹值時’判_第—輸出電流值及該第二輸出電流值是 TW3064PA 200816206 否小於一弟一預设值，若是，則讀取該弟一位元儲存節及該 第二位元儲存節之位元狀態分別為「〇」及「0」。 10.如申請專利範圍第5項所述之方法，其中該步驟(c) 更包括： 當該第一輸出電流值及該第二輸出電流值實質上相等 時，判斷該第一輸出電流值及該第二輸出電流值是否小於一 第二預設值，若是，則讀取該第一位元儲存節及該第二位元 儲存節之位元狀態分別為「0」及「〇」。 H·如申請專利範圍第1〇項所述之方法，其中該步驟 (C)更包括： 當該第一輸出電流值及該第二輸出電流值未小於該第 二預設值時，係讀取該第一位元儲存節及該第二位元儲存節 之位元狀態分別為「1」及「i」。 12·如申凊專利範圍第1〇項所述之方法，其中該步驟 (c)更包括： ，當該第一輸出電流值及該第二輸出電流值未小於該第 、 ）預設值時，判斷該第—輸出電流值及該第二輸出電流值是 否大於一第一預設值，若是，則讀取該第一位元儲存節及該 第二位元儲存節之位元狀態分別為「1」及「丨」。 13·如申印專利範圍第丨項所述之方法，其中該步驟(c) 包括： 判斷該第-輪出電流值及該第二輸出電流值是否皆大 於-第-預⑧值，若是，則讀取該第—位元储存節及該第二 位元儲存節之位元狀態分別為「丨」及「 TW3064PA 20 200816206 14. 如申請專利範圍第13項所述之方法，其中該步驟 (C)更包括： / 當該第一輪出電流值及該第二輸出電流值未皆大於該 第-預設值時，判斷該第—輸出電流值及該第二輸出電流= 是否^小於—第二預設值’若是，則讀取該第—位元儲存節 及該第二位元儲存節之位元狀態分別為「0」及「0」。 15. 如申請專利範圍第14項所述之方法，其中該 (C)更包括： §該第輪出電流值及該第二輸出電流值未皆小於該 第一預β又值日守’判斷該第一輸出電流值是否大於該第二輸出 電流值，若是，則讀取該第一位元儲存節及該第二位元儲存 節之位„態分別為「。」及「1」；若否，則讀取該第-位 兀儲存節及該第二位⑽存節之位元狀態分別為「1」及 「0」。 Μ.如申請專利範圍第1項所述之方法，其中該步驟(c) 包括： 判斷該第-輸出電流值及該第二輸出電流值是否皆小 於-第一預設值，若是，則讀取該第—位元儲存節及該第二 位兀儲存節之位元狀態分別為「〇」及「〇」。 17·如申请專利範圍第16項所述之方法，其中該步驟 ⑻更包括： ^當該第一輸出電流值及該第二輸出電流值未皆小於該 第一預汉值時’判斷該第一輸出電流值及該第二輸出電流值 疋否皆大於一第一預設值，若是，則讀取該第一位元儲存節 TW3064PA 21 200816206 及該第二位元儲存節之位元狀態分別為「1」及「1」。 18·如申請專利範圍第17項所述之方法，其中該步驟 (c)更包括： 當該第一輸出電流值及該第二輸出電流值未皆大於該 第一預設值時，判斷該第一輸出電流值是否大於該第二輸出 電流值，若是，則讀取該第一位元儲存節及該第二位元儲存 節之位元狀態分別為「〇」及「1」；若否，則讀取該第一位 元儲存節及該第二位元儲存節之位元狀態分別為「1」及 TW3064PA 22
TW095136392A 2006-09-29 2006-09-29 Method of reading a dual bit memory cell TWI355664B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095136392A TWI355664B (en) 2006-09-29 2006-09-29 Method of reading a dual bit memory cell
US11/905,211 US7830707B2 (en) 2006-09-29 2007-09-28 Method of reading dual-bit memory cell
US12/914,020 US8259492B2 (en) 2006-09-29 2010-10-28 Method of reading dual-bit memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095136392A TWI355664B (en) 2006-09-29 2006-09-29 Method of reading a dual bit memory cell

Publications (2)

Publication Number Publication Date
TW200816206A true TW200816206A (en) 2008-04-01
TWI355664B TWI355664B (en) 2012-01-01

Family

ID=39260977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095136392A TWI355664B (en) 2006-09-29 2006-09-29 Method of reading a dual bit memory cell

Country Status (2)

Country Link
US (2) US7830707B2 (zh)
TW (1) TWI355664B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238166B2 (en) 2009-10-12 2012-08-07 Macronix International Co., Ltd. Methods of programming and reading single-level trapped-charge memory cells using second-bit threshold detection
TWI486954B (zh) * 2012-10-26 2015-06-01 Macronix Int Co Ltd 具有冗餘的介電電荷捕獲記憶胞

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI355664B (en) * 2006-09-29 2012-01-01 Macronix Int Co Ltd Method of reading a dual bit memory cell
US8982636B2 (en) 2009-07-10 2015-03-17 Macronix International Co., Ltd. Accessing method and a memory using thereof
US20110007577A1 (en) * 2009-07-10 2011-01-13 Macronix International Co., Ltd. Accessing method and a memory using thereof
CN102610655A (zh) * 2012-03-22 2012-07-25 上海华力微电子有限公司 一种具有改进be-sonos结构的器件以及形成该器件的方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US12033703B2 (en) * 2021-10-09 2024-07-09 Infineon Technologies LLC Multibit memory device and method of operating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW463330B (en) 2000-12-28 2001-11-11 Macronix Int Co Ltd Reading method of dual-bit NROM cell
TW474022B (en) 2001-02-08 2002-01-21 United Microelectronics Corp Structure for dual-bit non-volatile memory unit and the read/write method thereof
US6525969B1 (en) * 2001-08-10 2003-02-25 Advanced Micro Devices, Inc. Decoder apparatus and methods for pre-charging bit lines
US20040017693A1 (en) * 2002-07-23 2004-01-29 Tung-Cheng Kuo Method for programming, reading, and erasing a non-volatile memory with multi-level output currents
TW588454B (en) 2003-01-20 2004-05-21 Amic Technology Corp Dual-bit nitride read only memory cell
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
US7206224B1 (en) * 2004-04-16 2007-04-17 Spansion Llc Methods and systems for high write performance in multi-bit flash memory devices
US7357247B2 (en) * 2004-11-18 2008-04-15 Coors Global Properties, Inc. Beverage holder
US7190621B2 (en) * 2005-06-03 2007-03-13 Infineon Technologies Ag Sensing scheme for a non-volatile semiconductor memory cell
JP4967264B2 (ja) * 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
US7385848B2 (en) * 2005-09-09 2008-06-10 Sharp Kabushiki Kaisha Semiconductor storage device and electronic equipment
JP2007087441A (ja) * 2005-09-20 2007-04-05 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US7541953B2 (en) * 2005-12-23 2009-06-02 Alcatel-Lucent Usa Inc. Self-calibrating current source arrays
JP4707556B2 (ja) * 2005-12-28 2011-06-22 Ｏｋｉセミコンダクタ株式会社 Ｆｓｋ信号発生装置
TWI355664B (en) * 2006-09-29 2012-01-01 Macronix Int Co Ltd Method of reading a dual bit memory cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238166B2 (en) 2009-10-12 2012-08-07 Macronix International Co., Ltd. Methods of programming and reading single-level trapped-charge memory cells using second-bit threshold detection
TWI486954B (zh) * 2012-10-26 2015-06-01 Macronix Int Co Ltd 具有冗餘的介電電荷捕獲記憶胞

Also Published As

Publication number Publication date
US7830707B2 (en) 2010-11-09
US20080080251A1 (en) 2008-04-03
TWI355664B (en) 2012-01-01
US20110038208A1 (en) 2011-02-17
US8259492B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
CN101325089B (zh) 非易失性存储器件及其编程和读取方法
KR102432483B1 (ko) 데이터 저장 장치 및 이의 구동 방법
JP5586666B2 (ja) 不揮発性半導体記憶装置とその読み出し方法
JP2009020998A (ja) 読み出しエラーを減らすことができるマルチレベル相変化メモリ装置及びその読み出し方法
TW201715528A (zh) 非揮發性半導體記憶裝置及記憶體系統
TW201011753A (en) Memory and reading method thereof
CN1208834C (zh) 恒定电压产生电路及半导体存储器件
KR20150111832A (ko) 감지 동안 비트 라인 전압의 변조를 통한 온도 보상
CN110164902B (zh) 一种多级单元磁存储结构及其读写方法
US8259492B2 (en) Method of reading dual-bit memory cell
CN1905069B (zh) 将多级单元快闪存储设备编程的方法和装置
US11804270B2 (en) Non-volatile memory device
US20140286105A1 (en) Nand flash memory unit, operating method and reading method
US9548110B2 (en) Memory device and method for thermoelectric heat confinement
US20130107614A1 (en) Memory sensing circuit
KR101193060B1 (ko) 반도체 메모리 장치 및 그 구동 방법
JP5022681B2 (ja) 半導体記憶装置
TWI804191B (zh) 半導體記憶裝置
US20160035416A1 (en) Nonvolatile memory device and method for driving same
TWI838805B (zh) 半導體記憶裝置
TWI433154B (zh) 非揮發性記憶體及其操作方法
JP2002216486A (ja) 多値不揮発性メモリ
CN115775573A (zh) 半导体存储装置
CN101178932A (zh) 读取双位存储单元的方法
JP6069705B2 (ja) メモリ装置