[go: up one dir, main page]

TW200814316A - Multiple-transistor semiconductor structure - Google Patents

Multiple-transistor semiconductor structure Download PDF

Info

Publication number
TW200814316A
TW200814316A TW096126120A TW96126120A TW200814316A TW 200814316 A TW200814316 A TW 200814316A TW 096126120 A TW096126120 A TW 096126120A TW 96126120 A TW96126120 A TW 96126120A TW 200814316 A TW200814316 A TW 200814316A
Authority
TW
Taiwan
Prior art keywords
transistor
semiconductor layer
base
semiconductor
layer
Prior art date
Application number
TW096126120A
Other languages
English (en)
Other versions
TWI373136B (en
Inventor
Mauchung Frank Chang
Peiming Daniel Chow
li-yang Zhang
Original Assignee
Silicon Storage Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Tech Inc filed Critical Silicon Storage Tech Inc
Publication of TW200814316A publication Critical patent/TW200814316A/zh
Application granted granted Critical
Publication of TWI373136B publication Critical patent/TWI373136B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/32Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34Bipolar devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/40Resistors
    • H10D1/43Resistors having PN junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/021Manufacture or treatment of heterojunction BJTs [HBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0114Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including vertical BJTs and lateral BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/05Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

200814316 九、發明說明: 【發明所屬之技術領域3 發明領域 本發明概有關於電晶體。更具言之,本發明係有關於 5 共用相同的半導體磊晶結構物之半導體結構。 I:先前技術3 , 發明背景 由於裝置和電路的密度增加,故愈來愈更需要設計及 ® 製造一些其部件能具有比一裝置更多功能的多用途半導體 ίο 結構物。該等結構物可容許增加裝置密度及/或電路功能 性,因為多個裝置可被製設在一單獨的該等結構物内。因 此,已有持續的努力來設計及發展多功能的半導體結構 物,例如具有多數電晶體的結構等。 【發明内容I 15 發明概要 本發明能被以許多方式來實施,包括如以一裝置及一 方法。本發明的若干實施例會被揭述於下: , 在一實施例中,一電晶體結構包含一第一電晶體具有 一基極部與一射極部,及一第二電晶體具有一基極與一集 20 極。該第一電晶體的射極部亦被構製成第二電晶體的基 極,且第一電晶體的基極部亦被構製成第二電晶體的集極。 在另一實施例中,——半導體裝置包含一第一 n+半導體 層,一第二ιΓ半導體層被製設在該第一n+半導體層上,及一 第三P+半導體層被製設在該第二η·半導體層上,並具有一第 5 200814316 一部份位在離一第二部份有一距離處。 在另貝施例中,一切換電路包含一第一端子被構製 成可電連接於-電壓線,-第二端子被構製成可電連接於 -功率放大n,-第-,換電晶體被構製成可依據一切換 5訊號來控制一電壓由該電壓源施加於該功率放大器,及一 第二切換電晶體被構製成可依據一關閉電流來控制該切換 訊號施加於該第一切換電晶體。至少有一η摻雜的半導體層 包含該第一切換電晶體的基極和第二電晶體的集極。又, 一ρ摻雜的半導體層包含該第一切換電晶體的集極和射 10 極,及第二切換電晶體的基極。 在另一實施例中,一種製造半導體裝置的方法包含: 製造一第一 η+半導體層,一第二η_半導體層於該第_η+半導 體層上,及一第三ρ+半導體層於該第第二η-半導體層上。該 第三ρ+半導體層會被蝕刻來形成一第一電晶體的射極和集 15極,及一第二電晶體的基極。該第二η—半導體層與第_η+ 半導體層會被蝕刻來形成該第一電晶體之基極,及第二電 晶體的集極。 本發明之其它的態樣和優點將可由以下詳細說明配合 所附圖式來輕易得知,各圖式係舉例示出本發明的原理。 2〇圖式簡單說明 本發明及其另外的目的和優點等,乃可參照以下說明 配合所附圖式來最佳地瞭解,其中: 第1圖示出一依本發明之一實施例製成的多數電晶體 200814316 • 結構之戴剖側視圖。 恭第2圖不出第i圖的結構中之一橫向p叩同質接面雙極 龟日日體之模擬的Gummel I-V特性。 第3〜8圖示出製造第i圖之結構的各製程步驟。 、 第9圖不出一使用依本發明之一實施例製成的電晶體 之舉例電路。 在各圖中相同的標號係指對應的部件。又,應請瞭解 • 在圖式中的描示係為概略的而不一定依照比例。
C 10較佳實施例之詳細說明 在本發明之一實施例中,一半導體結構係被製成具有 一不同的部份。該第一部份形成一第一電晶體,而該第二 #伤形成一第二電晶體。重點在於,該第一電晶體的某些 部份亦會構成第二電晶體的某些部份。即是,該第一電晶 15體和第二電晶體皆由同一結構的某些部份來製成。 % 第1圖示出本發明之一舉例的半導體結構之截剖側視 圖。其中’該半導體結構10係被製成多數的磊晶層構建在 一基材20上。詳言之,一第一層30係被製成該基材20上之 ’ 一 n半導體層的兩區部32、34。一第二層40係被製成在第 20 一層30上之一η、半導體層的兩區部42、44,及一第三層50 係被製成為該第二層40上之一Ρ+半導體層,並被蝕刻成三 個不同區部52、54、56,如圖所示。各導電觸點60〜100嗣 可被分別製設在第一層30和第三層50上。一第四層110係被 製成為該第三層5〇上之一Ν•半導體層(其中該大寫的Ν係表 200814316 示一在不同的N和P摻雜半導體材料之間,例如在1^摻雜的 InGaP和P摻雜的GaAs層之間的異質接面),及一第五層12〇 係被製成為该第四層110上之一n+半導體層。另一觸點 會被製設在該第五層120上。該各層3〇〜5〇,11〇〜12〇以及 各觸點60〜80、130等皆可依據已知的沈積、罩蔽及蝕刻技 術等來製成。
請參閱第1圖,其中可看出該結構1〇和各層3〇〜5〇及 110〜120的特定構造包含二分開的半導體裝置。具言之, 該n+層30和it層40會共同形成一電晶體的基極部份,而該p+ 1〇層的兩區部會形成集極和射極部份。以此方式,該第一層 的一部份32,第二層的一部份42,及第三層5〇的兩區部… 54等會形成-第-電晶體,其係為_卿型的電晶體而會呈 徑向或側向地延伸穿過該結構10。該等導電觸點⑼〜肋會 形成可供此第-電晶體連接於外部裝置或電路的端子。即 15是,該觸點70係為該第一電晶體的集極端子,觸點8〇為一 射極端子,而觸點60為一基極端子。 該結構1〇和各層30〜50、110〜12〇亦會形成一第二電
晶體。更具言之,該n+層34和η·層44,L7这分A 曰糾,以及该p+層56和η摻 雜層11〇、120等亦會共同形成另一里皙的w”圳㊉ 々貝的Νρη型電晶體。即 疋’除了形成上述的第一側向延伸之带 晶體外,各層3〇〜 5〇亦會形成另一垂向延伸之電晶體的一部份。以此方式, 該各層30〜50會同時形成二不同的萝w · 一 衣直·一pnp型電晶體其 會橫向地延伸穿過該結構!0,及—附加的型電晶體其會 較垂向地延伸穿過該結構10。 θ 曰 20 200814316 一熟習該技術之專業人士將可瞭解該各層30〜50及 110〜120可由任何適用於同時形成多數電晶體的半導性材 料來製成。尤其是,該各層30〜50可為if或n+摻雜的GaAs 層,且該層50可為一p+摻雜的GaAs層。但是,應可瞭解本 5 發明亦包含其它的實施例,其中該各層可為傳統的同質Si 或異質的 Si/SiGe,AlGaAs/GaAs,InGaP/GaAs,InP/InGaAs 層,或由其它族群之iv、m-ιν,或π-iv化合物構成的料層。 該Ν-層110可為一InGaP半導體層,而η+層120可為一複合或 堆疊的InGaAs或GaAs層,惟專業人士將會瞭解該各層 10 110、112可由任何能夠形成一射極的半導體材料製成。專 業人士亦會瞭解該結構10能被製成圓形,或呈任何能夠支 撐一完整的電晶體及一附加的半導體部份之其它形狀。 第2圖示該結構10内之完整電晶體(或第一電晶體)的模 擬Gummel I -V特性,其中Ic_ulb分別代表該橫向電晶體的 15集極和基極電流,/5代表該電晶體的電流增益,Vc為其集 極偏壓,Vb為其基極偏壓,而Ve為其射極偏壓。針對這些 性質,乃可看出該電晶體能提供一超過該基極偏壓範圍一 大於0·1的電流增益,其對許多的電路用途應已足夠。因 此,並將可由以下的進一步細節得知,依據本發明所製成 20 的電晶體能被使用於許多不同的電路用途。 該半導體結構10的構造和操作已被說明,現請瞭解其 製造。第3〜8圖示出製造該結構1〇的製程步驟。在所示實 施例中,一第一 n+GaAs層30會被製設在一基材20上,然後 再製造一rTGaAs層40,與一p+GaAs層50,如前所述。為製 200814316 • 成該型電晶體,一添加的N_lnGap層110會被製設在該層 50上,再以一n+InGaAs/GaAs層120製設在該N·層110上(見 第3圖)。該各層11(M2〇會形成第二電晶體的射極,而料層 30、40會形成集極,且料層5〇會形成基極,如前所述。為 5製成該結構1〇,該頂層120會被罩覆一光阻層200,且一耐 熱金屬層21〇會被沈積形成觸點130(見第4圖)。該金屬層210 • 的其餘部份嗣會隨著光阻層200被高位去除,而留下曝露的 _ 觸點130。該觸點130和部份的料層120嗣會被罩蔽和蝕刻, 而來曝露該第三層50。該罩幕嗣會被由該觸點13〇和料層 10 I20除去(見第5圖)。然後,該第三層50會被罩蔽(未示出)而 曝現將形成各觸點70〜90的區域,且另一耐熱金屬材料(未 示出)會被沈積來形成該各觸點7〇〜90。此罩幕和耐熱金屬 層㈣會被除去(見弟6圖)。該第三層5〇嗣會被罩蔽而選擇性 地曝露其一部份220,且該部份2〇〇會被蝕掉來形成該pnp型 15電θθ體之分開的集極和射極部份(見第7圖)。一隔離區24〇 _ 嗣g被罩敝並餘掉(見弟8圖),俾電隔離該ρηρ型電晶體與 Νριι型電晶體,以容該二電晶體在需要時能夠同時地操作。 ‘ 已知該集極52和射極54之間的距離d會影響該pnp型電 晶體的DC電流增盈,而本發明涵蓋任何在製造一結構時 20所需的罩蔽和其它製造步驟,及具有用以達到任何所需DC 電流增益之任何適當距離者。尤其是,如前所述,通常希 望將該pnp型電晶體製成具有至少〇1的Dc電流增益,此乃 對應於該距離d約相當於料層4〇的厚度。 如上所述,將可看出該完成的結構10具有一呈橫向排 10 200814316 10 列的p np型第—電晶體其有一集極端7 ο、射極端8 ο、和基極 該集極端輝、電連接於第三層5()的區塊μ,豆係為 一P區塊而可運作如集極。該射極端⑽係電連接於第三層 50的區塊54,其亦為—p+區塊而可運作如射極。該第一層 ㈣二層的各—部份32和42會互相電連接,並電連接於^ “的4各部份52、54’以及觸點6Q’而整體運作如基極。 一立又亦可看出,該結構H)的某些相同部份,既構成此第 -橫:排列的電晶體亦構成另一第二呈垂向排列之電晶體 的-部份。具言之,構成該橫向排列的卿型電晶體之基極 _樣第-層30和第二層40,亦會構成—垂向排列的· 里電晶體之集極。又,該層50除了作為該pnp型橫向電晶體 的射極和集極之外,亦可作為—Npn型垂向電晶體的基極部 份。結合料層削〜⑽所形成的射極部份和第一層3〇卿 成的集極部份,該結構1〇亦包含一第二個更為垂向排列的 15 NPn型電晶體。 20
該結構10具有許多用途。例如,該垂向排列的電晶體 或橫向排列電晶體皆可被應用於許多不同的用途。^實 上,對包含第8圖之最後製造步驟的實施例而言,該二電2 體此在同-電路中被電隔離並同時地使用。第9圖示出該橫 】弋龟日曰體之一應用例,其中該橫向電晶體係使用於—切 換电路來數位地切換開/關一 RF/微波功率放大芎。於此 該橫向pnp型電晶體300係被列設如圖所示,其射極端肋連 接於—電壓源Vcc,其集極端70連接於一功率放大器以供應 一參考訊號Vrei來作⑽/off的切換,而其基極端6〇係經由I 11 200814316 1阻器306連接於V-和額Pn型電晶體(其係作為一切換電 晶體302)的集極端。第9圖的電路係為一已知的切換電路, 其會依據一切換訊號304來控制施加於該功率放大器。 更具言之,當該切換訊號304較高時(在此實施例中係被示 5為請,但其亦可具有任何量值皆不超出本發明的範圍), • 該切換電晶體3G2(即該Npn型電晶體)會旁通過該横向電晶 , 體300,而當該切換訊號3〇4較低時,來自電壓源vcc的電壓 _ Vre#Jj會經由該橫向電晶體300施加於該功率放大器。 以此方式,該切換訊號304會控制對功率放大器的 1〇施加,而提供一參考電壓用以切換該放大器的開/關。已知 一小電流’典型稱為—關閉電流,將會附隨於此參考電壓。 第S之切換电路的某些實施例中,車交好係將該卿型電 晶體300構製成令該關閉電流的量值,在該等射極/基極和 基極/集極之接面適當地反偏《時,能夠達到低於大約ΐμΑ。 15 以上彳田述係供說明而使用特定術語來提供對本發明的 _ 似瞭解。但,專業人士將可輕易得知為了實施本發明並 疋肩要該等4寸疋細節。故,本發明之特定實施例的以 上“述係被壬現來供舉例和說明。它們並非排他的,或欲 , 財發明限制於所揭的具體形式。許多修正和變化在參閱 20上述内谷之後亦有可能實施。例如,該結構之各層可由 任何能作為橫列電晶體的材料來製成,其之某些部份亦可 作為另i列電晶體的集極和基極。該結卿亦可為任何 =的尺寸或城,^可包含能被使用於許多不同用途的 私曰日體&括但不限於—切換電路。該等實施例係被選擇 12 200814316 . 並描述而來最佳地說明本發明的原理及其實務上的應用, 俾使其它的專業人士能夠最佳地利用本發明和不同的實施 例及各種變化例於適當的特定用途。 【圖式簡單說明3 5 第1圖示出一依本發明之一實施例製成的多數電晶體 ^ 結構之截剖侧視圖。 ' 第2圖示出第1圖的結構中之一橫向pup同質接面雙極 電晶體之模擬的Gummell-V特性。 第3〜8圖示出製造第1圖之結構的各製程步驟。 10 第9圖示出一使用依本發明之一實施例製成的電晶體 之舉例電路。 【主要元件符號說明】 10…半導體結構 110···第四層 20."紐 120···第五層 30...第一層 130...觸點 32,42...基極 200…光阻層 34…集極接觸層 210…金屬層 40...第二層 220…蝕刻部份 44…集極 240...隔離區 50...第三層 300...橫向pnp型電晶體 52...集極 302…切換電晶體 54…射極 304…切換訊號 56…雜 306...電阻器 60〜100…各導電觸點 13

Claims (1)

  1. 200814316 十、申請專利範圍: 1. 一種電晶體結構,包含: 一第一電晶體具有一基極部份與一射極部份;及 一第二電晶體具有一基極與一集極; 5 其中該第一電晶體的射極部份係更被構製成第二 電晶體的基極,且第一電晶體的基極部份係更被構製成 第二電晶體的集極。 2. 如申請專利範圍第1項之電晶體結構,其中該第一電晶 體的基極部份更包含一 n+半導體層與一 n_半導體層。 10 3.如申請專利範圍第1項之電晶體結構,其中該n+半導體 層和n_半導體層係為GaAs層。 4. 如申請專利範圍第1項之電晶體結構,其中該第一電晶 體的射極部份更包含一 p+半導體層。 5. 如申請專利範圍第4項之電晶體結構,其中該p+半導體 15 層係為一 GaAs層。 6. 如申請專利範圍第1項之電晶體結構,其中該第一半導 體之一集極部份係置設在離第一電晶體的射極部份一 距離處,而使該第一電晶體具有一至少0.1的DC電流增益。 7·如申請專利範圍第1項之電晶體結構,其中該第一電晶 20 體係為一雙極接面電晶體或一異質接面雙極電晶體,而 該第二電晶體係為一雙極接面電晶體。 8.如申請專利範圍第1項之電晶體結構,其中該第一電晶 體之射極部份係電連接於一電壓源,且該第一電晶體的 集極部份係電連接於一功率放大電路,而使該第一電晶 14 200814316 體被構製成一介於該電壓源與功率放大電路之間的開關。 9. 如申請專利範圍第8項之電晶體結構,其中該開關具有 一關閉電流係有一小於約ΙμΑ的量值。 10. 如申請專利範圍第1項之電晶體結構,其中該第二電晶 5 體的射極更包含一 rf半導體層及一 η+半導體層。 11. 如申請專利範圍第1項之電晶體結構,其中該第一電晶 體的射極部份係與第二電晶體的基極電隔離,且該第一 電晶體的基極部份係與第二電晶體的集極電隔離。 12. —種半導體裝置,包含: 10 一第一 η+半導體層; 一第二半導體層製設在該第一η+半導體層上;及 一第三ρ+半導體層製設在該第二η·半導體層上,並 有一第一部份位在離一第二部份一距離處。 13. 如申請專利範圍第12項之半導體裝置,其中: 15 該第一η+半導體層和第二if半導體層係被構製成一 第一電晶體的基極與一第二電晶體的集極; 該第三ρ+半導體層的第一部份係被構製成該第一 電晶體的集極;及 該第三Ρ+半導體層的第二部份係被構製成該第一 20 電晶體的射極。 14. 如申請專利範圍第13項之半導體裝置,其中該第一電晶 體係為一同質接面雙極接面電晶體,而該第二電晶體係 為一同質雙極接面電晶體或一異質雙集接面電晶體之 一者。 15 200814316 . 15.如申請專利範圍第13項之半導體裝置,其中該距離具有 一量值對應於該第一電晶體之一DC電流增益,且其中 該DC電流增益係為至少0.1。 16. 如申請專利範圍第13項之半導體裝置,更包含一含有該 5 第一電晶體的切換電路,該切換電路被構製成可依據一 ' 關閉電流來控制一電壓源與一功率放大電路之間的電 • 壓,其中: 該第一部份係電連接於該功率放大電路; ® 該第二部份係電連接於該電壓源,而使該第一電晶 10 體被構製成該電壓源與功率放大電路間之一開關;及 該關閉電流的量值係小於約ΙμΑ。 17. 如申請專利範圍第12項之半導體裝置,其中該第一η+半 導體層,第二11_半導體層,及第三ρ+半導體層係為GaAs層。 18. 如申請專利範圍第13項之半導體裝置,更包含: 15 —第四N·半導體層製設在該第三p+半導體層上;及 ^ 一第五n+半導體層製設在該第四半導體層上。 19. 如申請專利範圍第18項之半導體裝置,其中: - 該第一部份和第二部份的至少一者係被構製成該 _ 第一電晶體的基極;及 20 該第四Ν·半導體層和第五η+半導體層係被構製成 該第二電晶體的射極。 20. 如申請專利範圍第13項之半導體裝置,其中: 該第一η+半導體層具有一第一部份和一第二部份 係與該第一部份電隔離; 16 200814316 • 一— 該第二半導體層具有一第一部-份和一第二部份係 與該第一部份電隔離; 該第三p+半導體層具有一第三部份係與其第_部 份和第二部份電隔離; 5 該第一n+半導體層的第一部份和第二rr半導體層的 - 第一部份係被構製成弟一電晶體的基極; . 該第一n+半導體層的第二部份和第二n_半導體層的 第二部份係被構製成第二電晶體的集極;及 # 該第三P+半導體層的第三部份係被構製成第二電 10 晶體的基極。 21· —種切換電路,包含: 哪丁狐僻衣肌Μ电适仗π 一 %歷源、; 15 20 22. 一第二端子被構製成可電連接於一功率放大器 一第一切換電晶體被構製成可依據一切換訊销 控制一電壓由該電壓源施加於該功率放大器;及 一第二切換電晶體被構製成可依據一關閉電滞 控制该切換訊號施加於該第一切換電晶體; 曰其中至少有一η摻雜的半導體層包含該第一切摘 晶體的基極和第二電晶體的集極;及 其中有一ρ摻雜的半導體層包含該第一切換電晶 的集極和射極,及第二切換電晶體的基極。 如申凊專利II圍第21項之切換電路,其中: 該第-娜電《具有—射極端子連接於該第 7第集=接於該第二端子,和-基極端子; 切換電晶體具有一集極端子會經由一電I 第一端子呈電導通,並 弟一切換電晶體的七 17 25 200814316 極端子呈電導通,——接地的射極端子,及一基極端子被 構製來接收該關閉電流。 23. 如申請專利範圍第21項之切換電路,其中該至少一η摻 雜的半導體層更包含一第一半導體層係為一η+半導體 5 層,及一第二半導體層係為一η_半導體層。 24. 如申請專利範圍第23項之切換電路,其中該η+半導體層 和11_半導體層係為GaAs層。 25·如申請專利範圍第21項之切換電路,其中該p摻雜的半 導體層係為一P+半導體層。 10 26.如申請專利範圍第25項之切換電路,其中該p+半導體層 係為一 GaAs層。 27. 如申請專利範圍第21項之切換電路,其中該第一切換電 晶體係為一雙極接面電晶體。 28. —種製造一半導體裝置的方法,包含: 15 製造一第一n+半導體層,一第二11_半導體層於該第 一n+半導體層上,及一第三p+半導體層於該第二半導 體層上; 蝕刻該第三ρ+半導體層來形成一第一電晶體之一 射極與一集極,和一第二電晶體之一基極;及 20 蝕刻該第二11_半導體層和第一η+半導體層來形成該 第一電晶體之一基極,與該第二電晶體之一集極。 29·如申請專利範圍第28項之方法,其中·· 蝕刻該第三ρ+半導體層、第二η_半導體層和第一η+ 半導體層來電隔離該第一電晶體的基極與第二電晶體 18 200814316 的集極’並電隔離該弟二電晶體的基極與第一電晶體的 射極和第一電晶體的集極。
    19
TW096126120A 2006-08-30 2007-07-18 Multiple-transistor semiconductor structure TWI373136B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/514,090 US7569910B2 (en) 2006-08-30 2006-08-30 Multiple-transistor structure systems and methods in which portions of a first transistor and a second transistor are formed from the same layer

Publications (2)

Publication Number Publication Date
TW200814316A true TW200814316A (en) 2008-03-16
TWI373136B TWI373136B (en) 2012-09-21

Family

ID=39150257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126120A TWI373136B (en) 2006-08-30 2007-07-18 Multiple-transistor semiconductor structure

Country Status (4)

Country Link
US (1) US7569910B2 (zh)
JP (1) JP5073407B2 (zh)
KR (1) KR20080020497A (zh)
TW (1) TWI373136B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035644A (zh) * 2012-09-03 2013-04-10 池州睿成微电子有限公司 多晶体管半导体器件及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047280A1 (ja) * 2008-10-21 2010-04-29 日本電気株式会社 バイポーラトランジスタ
CN102246284B (zh) 2008-10-21 2014-02-19 瑞萨电子株式会社 双极晶体管
US10170575B2 (en) 2016-05-17 2019-01-01 International Business Machines Corporation Vertical transistors with buried metal silicide bottom contact
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
CN115224130B (zh) * 2022-06-22 2025-01-24 厦门市三安集成电路有限公司 一种高阻抗半导体电阻器结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262513A (ja) 1986-05-09 1987-11-14 Hitachi Ltd 電圧比較回路
JP2675039B2 (ja) 1988-02-03 1997-11-12 株式会社日立製作所 半導体装置
JP2969778B2 (ja) * 1990-04-26 1999-11-02 横河電機株式会社 高電子移動度複合トランジスタ
JP2595780B2 (ja) * 1990-07-10 1997-04-02 日本電気株式会社 半導体装置およびその製造方法
JPH04162663A (ja) * 1990-10-26 1992-06-08 Hitachi Ltd 半導体装置の製造方法
JPH05175438A (ja) * 1991-12-20 1993-07-13 Toshiba Corp バイポーラトランジスタ集積回路
JPH0794593A (ja) 1993-09-21 1995-04-07 Toshiba Corp 相補型半導体装置
JP2565113B2 (ja) * 1993-11-01 1996-12-18 日本電気株式会社 半導体装置
JPH09120994A (ja) * 1995-10-25 1997-05-06 Fujitsu Ltd 相補型バイポーラトランジスタ及びその製造方法
JPH11214937A (ja) * 1998-01-28 1999-08-06 Sharp Corp 半導体回路
JP3341740B2 (ja) * 1999-11-15 2002-11-05 日本電気株式会社 ヘテロバイポーラ型トランジスタ及びその製造方法
US20030045112A1 (en) * 2001-08-31 2003-03-06 Vass Raymond Jeffrey Ion implantation to induce selective etching
JP3494638B2 (ja) * 2002-05-21 2004-02-09 沖電気工業株式会社 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035644A (zh) * 2012-09-03 2013-04-10 池州睿成微电子有限公司 多晶体管半导体器件及其制作方法

Also Published As

Publication number Publication date
US7569910B2 (en) 2009-08-04
JP2008060559A (ja) 2008-03-13
JP5073407B2 (ja) 2012-11-14
US20080054305A1 (en) 2008-03-06
TWI373136B (en) 2012-09-21
KR20080020497A (ko) 2008-03-05

Similar Documents

Publication Publication Date Title
CN105321995B (zh) 双极晶体管结构和制造双极晶体管结构的方法
TW200814316A (en) Multiple-transistor semiconductor structure
US20010042867A1 (en) Monolithic compound semiconductor integrated circuit and method of forming the same
WO2004079789A2 (en) Interstage isolation in darlington transistors
TWI813598B (zh) 異質結雙極電晶體及用於製造其之方法
JP3341740B2 (ja) ヘテロバイポーラ型トランジスタ及びその製造方法
JP3166980B2 (ja) 集積構造及びその製造方法
JPS6050958A (ja) トランジスタ集積回路
KR100474867B1 (ko) 반도체장치 및 그 제조방법
CN108091689A (zh) 半导体器件
EP1661185A1 (en) Semiconductor component and method of manufacturing same
US7732896B2 (en) Semiconductor apparatus and method of manufacturing the same
CN111293170A (zh) 半导体装置及其制造方法
US7352051B2 (en) Cascode, cascode circuit and method for vertical integration of two bipolar transistors into a cascode arrangement
CN112259603B (zh) 双极结晶体管及其制造方法、控制方法和信号放大电路
JP2004111941A (ja) バイポーラトランジスタ及びその製造方法
TW201201369A (en) Bipolar junction transistor device
KR100328148B1 (ko) 완전 자기정열된 양방향 InGap/GaAs 이중 이종접합 바이폴라 트랜지스터 및 그 제조방법
WO2014036872A1 (zh) 一种双极结型晶体管及其制作方法
JP2010219454A (ja) 半導体装置およびその製造方法
JPH11121459A (ja) 半導体装置及びそのコレクタ抵抗低減方法
JP2006237207A (ja) マルチコレクタ型ラテラルpnpトランジスタおよびその製造方法、カレントミラー定電流回路並びに半導体装置
JPS643067B2 (zh)
Hattendorf et al. Incorporation of an Alloy-Though Passivating-Ledge Process into a Fully Self-Aligned InGaP/GaAs HBT Process
JPH08115922A (ja) バイポーラトランジスタ及びその製造方法