[go: up one dir, main page]

TW200803121A - Voltage conversion unit - Google Patents

Voltage conversion unit Download PDF

Info

Publication number
TW200803121A
TW200803121A TW96122314A TW96122314A TW200803121A TW 200803121 A TW200803121 A TW 200803121A TW 96122314 A TW96122314 A TW 96122314A TW 96122314 A TW96122314 A TW 96122314A TW 200803121 A TW200803121 A TW 200803121A
Authority
TW
Taiwan
Prior art keywords
converter
output
circuit
signal
standard
Prior art date
Application number
TW96122314A
Other languages
English (en)
Other versions
TWI372505B (en
Inventor
Rei-Fu Huang
Shih-Huang Huang
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200803121A publication Critical patent/TW200803121A/zh
Application granted granted Critical
Publication of TWI372505B publication Critical patent/TWI372505B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

200803121 九、發明說明: 【發明所屬之技術領域】 本發明已於2006年6月22日申請美國優先權,案 號60/805,480。本發明係有關於系統級晶片(s〇c),尤 其是應用在系統級晶片中的位準轉換器與絕緣電路。 【先前技術】 第1圖係為使用-位準轉換器1〇〇的習知系統級晶 片SOC。在第一電壓域110和第二電料12〇之間 的訊號透過位準轉換器丨⑻轉換為對應的電隸圍。位 士轉換器100的做法已經有許多不同的習知技術,所以 實際的細節在此不詳述。然而在一般系統級晶片中 :電㈣m或第二電塵域120有的時候會關機或離 線,使得雛在位準轉換器丨⑼上的對應端點處於浮接 狀態⑺〇ating)。舉例來言兒,當端點Vl為浮接狀態時, 位準轉換器100可能會從端點¥2輸出一個不可測的隨機 訊號。如果第二電壓域120收到了該隨機訊號,可能使 整個系統會發生不可預期的錯誤。 【發明内容】 ,發明提出-種電壓轉換器,可將具有—第一電壓 的-第-訊號轉換為具有—第二電壓的―第二訊號。該 電壓轉換器主要包含-位準轉換器(levd s識㈦以及 -絕緣電路。該位準轉換器接收該第—訊號以產生該第 二訊號,而該絕緣電路•接於該位準轉換器的一標準輸 0758-A32291 TWF;MTKI-06-151 ;yeatsluo 5 200803121 出鳊,八電位競爭力低於該位準轉換哭山 器的輸入端在浮接狀態時,該絕緣電:幹:該:準轉換 以代替該第二訊號,而該替代訊號不受訊號 入端的浮接狀態影變。 μ位準轉換器輸 w / 曰 在-實施例中,該位準轉換器包含 -反相輸出端,兩者為邏輯互補,:輪出端和 為該標準輸出端,與該絕緣電路耦接: = 選 端包含-第—反相器和 而在則示準輸出 電路可以是—反相哭,於相益串_接。該絕緣 出端,將节第η在該第—反相器的輸 =心弟一反相器的輸出回饋到”―反相= 入化。该絕緣電路的電位競爭力低於“輸 此,當該位準轉換器的輸入端並非浮接換二藉 輪出端的電壓受到該位準轉換 二才^払準 干得拱态衫響,透過該第一和第 -反相讀出該第二訊號。當該位準轉換 ::接狀態時,該絕緣電路與該第 :二 =貞住該第二訊號的狀態並持續輸出,即:二 端,例中,該反相輪出端被選為該標準輸出 ::純準輸出端輕接一第—反相器。其中該絕緣電 係:反相器’輸入端耦接在該第一反相器的輸出端, ★二反相器的輪出回饋到該第-反相器的輸入端。 =、巴緣電路的電位競爭力低於該位準轉換器,藉此,當 =位準轉換$的輸人端並非浮接狀態時,該標準輸出端 電虔受到該位準轉換器影響,透過該第-反相器輸出 6 〇758.A32291TWF;MTKI-〇6-151;yeatsluo 200803121 =第二訊號。當該位準轉㈣的輪 時:該絕緣電路與該第-反相器形成,鎖;電:= A弟::::狀態並持續輸出’即成為該替代訊號。 轉換器,藉此,當該:=換=競爭力低於該位準 f弟波以位準轉換器的輪人端處於浮接狀能 :二出端的電墨受到該推捥電路的影響,鎖; 在-預_而持續輪出,即成 推 電路更進-步的可以是PMOS、NM〇s或電容亥推捥 【實施方式】 了列實施例具體的說明如何以較佳的方式 明。貫施例僅供說明—般應用的方式,而非用以: 發明的範圍。實際範圍以申請專利範圍所列為準。‘本 第2圖係為本發明實施例之—的系統級晶片 二電壓,換器2。。,具有自動絕緣功能。在第2 二 壓轉換器200具有兩個端點,端點 2 ,电 連接該第-電厂錢叫第二電壓物二^ 域110傳送至第二電厂輯no的訊號進行電麼:換 電壓轉換器包含位準轉換器1〇〇和 二轉:。该 該絕緣電路2〇2橋接於該位準轉換器1〇〇 ^路202。 二電壓域120的輸入端之間。當 别出端和第 田乐電壓域110運作於 075 8-A32291 TWF;MTKI-06-151 ;yeatsluo 7 200803121 =模式’傳送至端點V1上的訊號便 至端點V2供第二雷颅砧, 电免上丨牙、 電壓域12〇使用。但是當第一電壓域 關機日^端‘點V1京尤變成懸空的浮接狀態。此時絕緣 2 02開始發揮功效’阻止訊號從端點V2輸出。更且 體的說,絕緣帝枚^ w 甩 02提供了一替代訊號給端點V2,替 訊號已設定為具有已知的值,與端點νι的輸入狀態無 ,=緣電路202提供的可說是一種自動絕緣功能,不 的人為控制。該絕緣電路只需要耦接在位 二m 100的輸出端,並且給予一電壓源即可運作。 第3a和3b圖係為電壓轉換器3〇〇a中自動鎖閂電路 =tChmg)的實施例。在第3a圖中,電Μ轉換器30〇a ^ 了電晶體Mi,M2’ M3和M4,以及反相器1〇2, ι〇4 和、1〇6。反相輸出端a和同相輸出端B是邏輯互補的差 動對’其中之一可被選為標準輸出端。在本實施例中所 選擇的是同相輸出端B。端點V1接收到的訊號傳導至電 晶體奶和刚,而反相器、1〇4和1〇6串接在同相輸出端 B上以輸出轉換後的訊號。絕緣電路202係為一反相器 310’並聯逆接在反相器1〇4上,將反相器1〇4的輸出二 迴饋至反相器104的輸入端。反相器31〇和反相器 的組合形成一自動鎖閃電路,可以將端點C的電壓°鎖定 在一定值。反相器310在設計時刻意將其電位競爭力碉 低二當電1轉換器300a的輸入端未浮接時,會由電壓轉 換器300a決定同相輸出端B的電壓,並透過反相器1⑽ 和106將同相輸出端b的訊號傳送出去。當電壓轉換器 0758-A3229 lTWF;MTKI-06-l 51 ;yeatsluo 8 200803121 300a的輸入端成為浮接狀態時,端點v〗的電壓值變得 :可預測’於疋反相器310和反相器104所組成的自動 =電路開始發揮作用,鎖定端點C上的最後狀態而穩 〗出此即為替代訊號。值得注意的是,電壓轉換器 々做法已存在許多習知技術,在此只是舉例說明, 本發明> 並不限定使用哪一種位準轉換器。 第扑圖係為另一電壓轉換器300b的實施例,使用 !出糕a為標準輸出端。一反相器1〇8耦接在反相 1端A上用以輸出轉換後的訊號。而反相器別逆接 a反相$ 1G8的輸出再迴饋至反相器⑽的輸入端。 在山吊運作下,由於反相器31G的電位競爭力較差,所 以立而點V2的電位由娃赴v一 '由mi決疋。當端點vi處於浮接
二'^不穩定且不可測,則反相器310開始發揮 的影響力超越M1和M3而主宰了反相輸出端A 準是端點V2的電壓被鎖定在最近一次訊號的位 半成為一種替代訊號而持續輸出。 ^ ^圖的貝施例介紹的是輕接於電壓轉換哭 中,〜ί 路(PUllmgCirCUlt)。在第如圖 中絶緣電路202係由—推婉電路41 供應電壓VCC和同相輪 ^麵接在 和M4 ^ 之間,具有比電晶體M2 的輪入端並沒有rf 爷運作時,電盧轉換器 電曰曰f:: 所以同相輸出端B的電壓由 _ σ M4主辛’以輸出轉換後的訊號。當電壓轉 9 0758-A3229 lTWF;MTKI-06-l 51 ;yeatsluo 200803121 的輸广端成為浮接狀態時,推捥電路4】0開始 二卢’主辛同相輸出端β的電壓’藉此輸出-替代 汛唬至端點V2。 Λ 的實施例。&的况明由PM0S組成一推捥電路410 接ί:應電壓ν〇^1Γ5的間極接地,源極和汲極個別輕 ^电土 和同相輸出端Β。如此的安排可持續 的將同相輸出端Β的電屬 、 PMOS的電位競爭力^拉升至供應㈣VCC。為了讓 晋η 对力柄,可將卩刪設計為長通道裝 置猎此,在正常運作時,同;f:目_屮被 體奶和M4主宰,而相輪“B的電位由電晶 接壯^ 辛“電屬轉換器彻a的輸入端為浮 至供:::相輸出端B的電壓即被推捥電路41〇拉升
至供應電壓VCC。 V 第4C目係以電容實作推捥電路41〇的實施例。該電 :的兩鳊個別耦接同相輸出端B和供應電壓vcc…亥 =轉換器4_的輸人端浮接時,電晶體M2和 :位㈣力減弱而無法驅動同相輸 =叫透過電晶體M2)將同相輸出端 =rrc的位準:換言之同相輸出端b是:在= 出端β 的狀恶° #此方式’該電容可使同相輸 ^呆持在一個位準,不受到電壓轉換器條 子接衫響。為了確保推捥電路410中電容的電 ===影響位準轉換器⑽的正常運作,該電容容 些。藉此,在正常運作時,同相輸出端B 电位疋由電晶體M2和M4決定。當電壓轉換器她 〇758-A32291TWF;MTKl-〇6- 15l;yeatsluo 10 200803121 =相輸出端B的電位即可被該推婉電 峪410拉升至供應電壓vcc。 在第4d圖的實施例中說明由推捥 絕緣電路2 02。該絕緣電路2 路4 2 〇所貝作的 ^ π 0 ^ Μ ^ ^ ^ 耦接地線和同相輸出端Β :推^===的電位競爭力比電壓轉換器4_ 運作是相同的,㈣壓的電位接地。基本 電晶體Μ2和Μ4γ宰了轉^:0;:的輸入端未浮接時, 當電壓轉換器400b的輸二端、i接,β的電#。相對的, 發揮功效,主宰了二:接:電 1立=拉至地線電a。此即為推按電路猶所產生的替 弟4e圖係為推捥電路42〇由 例。其中麵s的閉_接供應_ vee^ 一貝細 個別接至地線和同相輸出端β 〜及極 端B的電位被下拉至地線電愿。為=== ,爭力舜弱,可採用長通道架構來設計位 ιΓ主屋宰轉了換同"相:山的輸入端未浮接時 Μ4主辛了冋相輸出端Β的 ^ 4_的輸入端浮接時,推捥^ ^對的,當電屋轉換器 宰了同相輸出端Β的電:叫 線電壓。 心點V2的電位被下拉至地 二4f圖係為由電容實作推摘電路働的另一 ”中電容的兩端個勒接同相輸出端B和地線^ 0758.A32291TWF;MTKI-06-151;yeatsluo 11 200803121 該電壓轉換器400b的輸入端浮接時,電晶體M2和M4 的電位競爭力減弱而無法驅動同相輸出端B,於是該推 捥電路420 (透過電晶體M4)將同相輸出端B拉降至接 近地線電壓。換言之同相輸出端B是處在邏輯低電位(bit 〇)的狀態。藉此方式,該電容可使同相輸出端B的電位 保持在一個位準,不受到電壓轉換器400b輸入端的浮接 影響。為了確保推捥電路410中電容的電位競爭力不影 響位準轉換器1〇〇的正常運作,該電容容量可以設小一 些。藉此,在正常運作時,同相輸出端B的電位是由電 晶體M2和M4決定。當電壓轉換器400b的輸入端浮接 時,同相輸出端B的電位即可被該推捥電路420拉降至 地。在上述實施例中,推捥電路410和420不限定是由 電容、NMOS或PMOS組成。其精神是一種能產生與端 點VI無關的固定電壓的電路。 第5a和5f圖的實施例介紹的是耦接於電壓轉換器 500a另一反相輸出端A的推捥電路架構。由於反相輸出 端A輸出的電壓與端點V1是反相的,所以使用一反相 器108 |馬接在反相輸出端A,進行一次反相後由端點V2 輸出轉換後的電壓。推捥電路510特意設計成具備較弱 的電位競爭力,可在特定情況下將反相輸出端A的電位 拉至固定位準。與第4a圖相似地,在第5a圖中,在正 常運作時,電壓轉換器500a的輸入端並沒有浮接,所以 反相輸出端A的電壓由電晶體Ml和M3主宰,並透過反 相器108輸出轉換後的訊號。當電壓轉換器500a的輸入 0758-A32291TWF;MTKI-06-151;yeatsluo 12 200803121 . 端成為浮接狀態時,推捥電路510開始發揮作用,主宰 反相輸出端A的電壓,藉此輸出一替代訊號至端點V2。 第5b圖更具體的說明由PMOS組成一推捥電路510 的實施例。其中PMOS的閘極接地,源極和汲極個別麵 接至供應電壓VCC和反相輸出端A。如此的安排可持續 的將反相輸出端A的電壓拉升至供應電壓VCC。為了讓 PMOS的電位競爭力減弱,可將PMOS設計為長通道裝 置。藉此,在正常運作時,反相輸出端A的電位由電晶 體Ml和M3主宰,而當電壓轉換器500a的輸入端為浮 接狀態時,反相輸出端A的電壓即被推捥電路510拉升 至供應電壓VCC而成為一種替代訊號,接著透過反相器 108輸出至端點V2。 第5c圖係以電容實作推捥電路510的實施例。該電 容的兩端個別耦接反相輸出端A和供應電壓VCC。當該 電壓轉換器500a的輸入端浮接時,電晶體Ml和M3的 電位競爭力減弱而無法驅動反相輸出端A,於是該推捥 電路510 (透過電晶體Ml)將反相輸出端A拉升至接近 供應電壓VCC的位準。換言之反相輸出端A是處在邏輯 高電位(bit 1)的狀態。藉此方式,該電容可使反相輸 出端A的電位保持在一個位準,不受到電壓轉換器500a 輸入端的浮接影響。為了確保推捥電路510中電容的電 位競爭力不影響位準轉換器100的正常運作,該電容容 量可以設小一些。藉此,在正常運作時,反相輸出端A 的電位是由電晶體Ml和M3決定。當電壓轉換器500a 0758-A3229 lTWF;MTKI-06-l 51 ;yeatsluo 13 200803121 , 的輸入端浮接時,反相輸出端A的電位即可被該推捥電 路510拉升至供應電壓Vcc。而透過反相器1〇8,在端點 V2知輸出的是反相後具有地線電位的替代訊號。 在第5d圖的實施例中說明由推捥電路520所實作的 絕緣電路202。該絕緣電路202耦接地線和反相輸出端a 之間。該推捥電路520的電位競爭力比電壓轉換器500b 弱。推捥電路520可將反相輸出端A的電位接地。基本 運作是相似的,當電壓轉換器500b的輸入端未浮接時, 電晶體Ml和M3主宰了反相輸出端A的電位。相對的, 當電壓轉換器500b的輸入端浮接時,推捥電路520開始 發揮功效,主宰了反相輸出端A的電位,使反相輸出端 A的電位被下拉至地線電壓。接著透過反相器1〇8,在端 點V2端輸出的是反相後具有供應電壓VCC的替代訊號。 弟5 e圖係為推婉電路5 2 0由ΝΜ Ο S組成的一實施 例。其中NMOS的閘極编接供應電壓VCC,源極和没極 個別接至地線和反相輸出端A。如此設計可使反相輸出 端A的電位被下拉至地線電壓。為了確保NMOS的電位 競爭力夠弱,可採用長通道架構來設計NMOS。藉此, 當電壓轉換器500b的輸入端未浮接時,電晶體Ml和 M3主宰了反相輸出端A的電位。相對的,當電壓轉換器 500b的輸入端浮接時,推捥電路520開始發揮功效,主 宰了反相輸出端A的電位,使反相輸出端A的電位被下 拉至地線電壓。 第5f圖係為由電容實作推捥電路520的另一實施 0758-A32291TWF;MTKI-06-151;yeatsluo 14 200803121 例。其中電容的兩端個別耦接反相輸出端A和地線。當 該電壓轉換器500b的輸入端浮接時,電晶體Ml和M3 的電位競爭力減弱而無法驅動反相輸出端A,於是透過 電晶體M3,反相輸出端A被拉降至接近地線電壓。換言 之反相輸出端A是處在邏輯低電位(bit 0 )的狀態。藉 此方式,該電容可使反相輸出端A的電位保持在一個位 準,不受到電壓轉換器500b輸入端的浮接影響。為了確 保推捥電路520中電容的電位競爭力不影響位準轉換器 100的正常運作,該電容容量可以設小一些。藉此,在正 常運作時,反相輸出端A的電位是由電晶體Ml和M3 決定。當電壓轉換器500b的輸入端浮接時,反相輸出端 A的電位即可被該推捥電路520拉降至地。在上述實施 例中,推捥電路5 10和推捥電路520不限定是由電容、 NMOS或PMOS組成。其精神是一種能產生與端點VI 無關的固定電壓的電路。 上述位準轉換器可以是單向或雙向,其架構不限於 實施例所述。有了自動絕緣電路,系統級晶片便能達成 高品質、高效能與低成本的要求。雖然本發明以較佳實 施例說明如上,但可以理解的是本發明的範圍未必如此 限定。相對的,任何基於相同精神或對習知技術者為顯 而易見的改良皆在本發明涵蓋範圍内。因此專利要求範 圍必須以最廣義的方式解讀。 【圖式簡單說明】 0758-A32291TWF;MTKI-06-151;yeatsluo 15 200803121 . 第1圖係為一習知的系統級晶片,採用一位準轉換 器 100 ; 第2圖係為本發明實施例之一的系統級晶片,採用 包含絕緣電路的一電壓轉換器; 第3a和3b圖係為電壓轉換器200中自動鎖閂電路 的實施例; 第4a到4f圖係為位準轉換器100中推捥電路耦接 到同相輸出端的實施例;以及 第5a到5f圖係為位準轉換器100中推捥電路反相 輸出端的實施例。 【主要元件符號說明】 100〜位準轉換器; 102〜反相器; 104〜反相器; 106〜反相器; 108〜反相器; 110〜第一電壓域; 120〜第二電壓域; 200〜電壓轉換器; 202〜絕緣電路; 300a〜電壓轉換器; 300b〜電壓轉換器; 310〜反相器; 400a〜電壓轉換器; 400b〜電壓轉換器; 410〜推捥電路; 420〜推捥電路; 500a〜電壓轉換器; 510〜推婉電路; 520〜推捥電路。 0758-A32291TWF;MTKI-06-151 ;yeatsluo 16

Claims (1)

  1. 200803121 一、申請專利範圍·· h種電壓轉換器,用以將 訊號轉換為具有1二《的-第二訊號=弟 號 :準轉換器’接收該第一訊號以產生該第二訊 Μ及 端 其中巴緣电路’轉接於該位準轉換器的一標準輸出 δ亥絕緣電路的電位競爭力低於該位準轉換^以及 在浮接㈣時,^ == 代替該第二訊號,而該替代訊號不受 人準轉換為輸入端的浮接狀態影塑。 利範園第1項所述:電亀器,其中: 该位準轉換器包含: 同相輸出端和一反相輸出端,兩者為邏輯互捕, 其該同相輸出端被選為該桿準輸 … 接;以及 巧騎早輸出I與該絕緣電路耦 輸出端乐反相為和一第二反相器,串聯輕接在該標準 一反相二路係—反相器’其輪人端•接在該第 反相。。的輸出端,將該第一反相器 -反相器的輸入端; 印口饋到肩弟 該絕緣電路的電位競爭力低於該 二:該位準轉換器的輸入端並非浮接狀態時,、;;桿; 輸出&的電壓*到該位準轉換器影響,透過該第—和第 0758-A32291 TWF;MTKI-06-151 · yeatsluo 17 200803121 二反:器輪出該第二訊號;以及 電路:d奐器的輪入端處於浮接狀態時,該絕緣 抒々輸出,即成為該替代訊號。 哕專利範圍第!項所述之電塵轉換器,其中: °亥位準轉換器包含: 门相輸出端和一及相於φ *山-其,該反相輸出端被選為:屮:者為邏輯互補, 耦接;以及 為^軚準輸出鳊,與該絕緣電路 if:反相器,耦接在該標準輸出端; -反相器::出緣】路係一反相器,其輪入端耦接在該第 -反相器:入::將該第-反鳩 該絕緣電路的雷彳☆姐& 此,當嗦位進絲你"兄肀力低於該位準轉換器,藉 輸出端非浮接狀態時,該標準 器輸出該第二二=轉換器影響’透過該第-反相 電路入:處於浮接狀態時,該絕緣 的狀態並持_,即㈣弟二訊號 兮位利辄圍第1項所述之電壓轉換器,其中: 兩者為邏輯互補,其中㈣^ “和—反相輪出端, 端,與該絕緣電路•接;ΛΠ “出端被選為該標準輪出 〇758.A32291TWF;MTKI.〇6-151;yeatsluo 18 200803121 桿準:出中”電路係一推捥電路,其輸入端耦接在該 器,it此,路的電位競爭力低於該位準轉換 田^位準轉換器的輸入端並非浮接狀態時, 的電厂堅受到該位準轉換器影響而輸二第 輸出端H立,、轉換器的輸入端處於浮接狀態時,該標準 芦而%到該推捥f路的影響,鎖定在—預設電 昼而持續輸出’即成為該替代訊號。 it !>請專利範圍第4項所述之電壓轉換器,其中: 口〆推如i電路係為一 PM〇s,苴門托拉;、 、 極個別耦接一供應電壓和該標準輸出端;以及源極和及 輪出端當= 立準轉換器的輸入端處於浮接狀態時,該標準 輪—被該推捥電路接至供應電屢。 w 嗲It:專利乾圍第4項所述之電壓轉換器,其中: ^推如1電路係為_雷玄,1 摩和該標準輸出端;以& -㈣個別搞接一供應電 輪出端的裔的輸入端處於浮接狀態時,該標準 知的電位被該電容拉至-邏輯高電位。 :二!二專:範圍第4項所述之電愿轉換器,其中: 堡,源極係為—NM0S,其閑極麵接一供應電 輸出端和接地,·以及 田4位準轉換器的輪 輪出端的電位被該推捥電路接~地處於;讀狀態時,該標準 s.如申請專利範園第4項所述之電屋轉換器’其中: 151;yeatsluo 0758-A32291 TWF;MTKI-06- 19 803121 出端和接|;'=為—電容,其兩端個軸接該標準輪 輪出處於料狀料,該標準 电位破该电谷拉至一邏輯低電位。 节位專利乾圍第1項所述之電麼轉換器,其中·· 4位準轉換器包含: 其中該rmrz相輸出端,兩者為邏輯互補, 器輕接,用以輸出該;準輸出端’與—第一反相 該位準轉換㈣^ 錄準轉換器,藉此,當 的電受夂並非浮接狀態時,該標準輸出端 該第二轉㈣^ 輪出賴11的輸人端處於浮錄態、時,該標準 μ而到該推捥電路的影響,鎖定在-預設電 〇Λΐ 11持續輪出,即成為該替代訊號。 卞抽5月專利乾圍第9項所述之電摩轉換器’其中: 極個別㈣_ ’其祕接地,源極和沒 個^接一供應電壓和該標準輸出端;以及 輪出端當^立準轉換器的輸入端處於浮接狀態時,該標準 ,的境位被該推捥電路接至供應電壓, 相器«康該標準輸出端的電位而產生該替代訊號。反 U.如申請專利範圍第9項所述之電_換器,其中: 20 〇758.A32291TWF;MTKI-〇6-I51;yeatsluo 200803121 出端/ 容’其兩端個別純該標準輪 ffi鳊和一供應電壓;以及 于铷 於出^=立準轉換a的輸人端處於浮接狀態時,該標準 輪出輪位被該電容拉至一邏輯高電位 相詩據該^輸出端的電位而產生該替代訊號。反 炫丄::專利觀圍第9項所述之電麗轉換器,其中: 極個別_⑺NM0S,其閑極接地,源極和沒 個別輕接和该標準輪出端和接地;以及 輸出====?人端處於料_,該標準 而日口迅位被δ玄推捥電路接地,而該第一 该標準輸出端的電位而產生該替代訊號。 …康 13.如申請專難圍第9項所述之電_換器,並中. 出端電容’其兩端個別城該標準輪 輸出端=狀態時,該標準 相哭心…认! 邏軏低電位,而該第-反 準輸出端的電位而產生該替代訊號。 =.一種電壓轉換器’用以將具有 1號轉換為具有—第二電壓的一第二訊號,包含: 號 一位準轉換器’接收該第-訊號以產生該第二訊 以及 。 、吧緣電路,耦接於該位準轉換器,1中: =絕緣電路的電位競爭力低於該位準轉換器;以及 Μ位準轉換器的輸人端在浮接狀態時,該絕緣電路 075 8-Α32291 TWF;MTKI-06-151* ;yeatsluo 21 200803121 將該位準轉換器的輸出端孤立,並提供一替代訊號當成 該第二訊號以進行輸出,而該替代訊號不受該位準轉換 器輸入端的浮接狀態影響。 0758-A32291TWF;MTKI-06-151;yeatsluo 22
TW096122314A 2006-06-22 2007-06-21 Voltage conversion unit TWI372505B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80548006P 2006-06-22 2006-06-22

Publications (2)

Publication Number Publication Date
TW200803121A true TW200803121A (en) 2008-01-01
TWI372505B TWI372505B (en) 2012-09-11

Family

ID=38885102

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096122314A TWI372505B (en) 2006-06-22 2007-06-21 Voltage conversion unit

Country Status (3)

Country Link
CN (1) CN101093993A (zh)
DE (1) DE102007026710A1 (zh)
TW (1) TWI372505B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382644B (zh) * 2009-01-14 2013-01-11

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019207B (zh) * 2020-09-07 2024-06-18 中航华东光电有限公司 适用于消防设备的耐高温隔离栅极驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382644B (zh) * 2009-01-14 2013-01-11

Also Published As

Publication number Publication date
DE102007026710A1 (de) 2008-02-07
TWI372505B (en) 2012-09-11
CN101093993A (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
US7908499B2 (en) Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines
TWI345690B (en) System on a chip and power gating circuit thereof
EP1289146B1 (en) High speed sampling receiver with reduced output impedance
TW201921450A (zh) 輸入緩衝器、緩衝電壓輸入訊號之方法、以及裝置
TW201251332A (en) Level shifter
TWI589895B (zh) 積體電路及於積體電路中選擇資料的方法
TWI342528B (en) Level shift circuit and method thereof
TW201027921A (en) Clocked D-type flip flop circuit
TW201209843A (en) Current sensing amplifier and method thereof
JPH0674980A (ja) 電力消費の極めて低い電圧閾値検出回路
TW200939636A (en) Circuit and method for preventing bang-bang error, calibration circuit including the circuit, and analog-to-digital converter including the circuit
US20200075064A1 (en) Latching sense amplifier
TW200937863A (en) Level shifter circuit
TW200803121A (en) Voltage conversion unit
US20140197872A1 (en) Level shifter device
TW201012067A (en) Level shifter with reduced leakage
US6456122B1 (en) Input buffer circuit for transforming pseudo differential signals into full differential signals
CN103684401B (zh) 低电单轨电平位移器和在电域之间转换数据信号的方法
TW200835926A (en) Method and system for low-power level-sensitive scan design latch with power-gated logic
TWI308455B (en) Clamping circuit
TW200820611A (en) Power-on circuit
TWI375957B (en) Memory and method for reducing power dissipation caused by current leakage
KR20050036190A (ko) 플립플롭
JP4999868B2 (ja) 自動検出入力回路
TWI309504B (en) Level shift circuit