TW200532819A - A wafer level semiconductor package, with build-up layer and manufacturing method thereof - Google Patents

Description

200532819 五、發明說明（1) 【發明所屬之技術領域】 本發明係關於一種晶圓級半導體封裝件及其製法，尤 指一種於晶片之作用表面（Active Surface)上形成增層結 構而使供銲球植接之外露接點（E X t e r n a 1 C ο n t a c t s )外擴 出該晶片作用表面的晶圓級半導體封裝件及其製法。 【先前技術】 隨電子產品之輕薄短小化的需求，作為電子產品之核 心組件的半導體封裝件亦朝微型化（M i n i a t u r i z a t i ο η )之 方向發展。業界所發展出之微型化半導體封裝件之一種態 樣為晶片尺寸封裝件（Chip Scale Package, CSP)，其特 徵在於是種晶片尺寸封裝件之尺寸係等於或約1. 2倍大於 晶片之尺寸。 再而，半導體封裝件除在尺寸上須予微型化外，亦須 提高積集度以及與電路板等外界裝置電性電接用之輸入/ 輸出端（I / 0 C ο n t a c t)的數量，方能符合電子產品於高性 能與高處理速度上的需求。而增加輸入/輸出端之數量的 方式，一般係在晶片之作用表面上佈設為數儘量多的銲墊 (Β ο n d P a d s )，惟晶片之作用表面上佈設的銲塾數量必會 受限於作用表面之面積及銲墊間之間距（P i t ch )而有限 度；為進一步在有限面積上佈設更多數量的輸入/輸出 端，遂有晶圓級半導體封裝件，如晶圓級晶片尺寸封裝件 (Wafer Level CSP)發展出。 晶圓級半導體封裝件係使用一種導線重佈技術（RDL， Redistribution Layer Technology)，其係在晶片之作用

17769石夕品.ptd 第7頁 200532819 -五、發明說明（2) 表面上形成一介電層（Dielectric Uy 開孔以外露出晶片之作用表面上之 ）’再於；！電層上 線於該介電層上，使各該導線之一糾然後形成多數導 銲墊’而另一端則形成接點（c〇ntac^，’連接至晶片上之 銲劑層（Solder Mask Layer)於介電層接而二復設=拒 線及銲塾’最後，於今拓# 9 ，以盖覆住該導 (opemng)，俾使該導線之接點能外露/孔 供銲球與之銲接。此種運用導 子應之開孔，以 :丄：Γ ayer)雖能有效增加晶片與外界ΐ ‘“ 1: •入/輸出端數量’然其仍受限於 電[連接之 限面積。 作用表面上的有 為能再進一步增加晶片對外電性 數量，解決之道即在於將輪入/給屮妒々要处之輸入/輸出^ 竹镧入/輸出鳊之佈設範圍外擴

Lrr:至广片之作用表面外的區域。此種使增層結構 ϋ申至曰曰片外之區域的半導體封裝件已見於美國第6,271 4 6 9號專利，如第6圖所示，該第6 27 1 4 6 9號專利所揭示， 之半導體封裝件6係使一晶片6 〇包覆於一經模壓程序 (Molding process)形成之膠體62中，該晶片⑽之作用表 2 6 0 2於膠體6 2形成後係外露出該膠體6 2之表面6 2 2，一增 _結構64 (由介電層6 4 2、導線644及拒銲劑層64 6所構成曰 者）則形成於該晶片6 0之作用表面β 〇 2及膠體6 2之表面6 2 2 上’該增層結構6 4並藉導線6 4 4與晶片6 0之銲墊6 0 4電性連 接’以在銲球6 6植接至該增結構6 4上並與導線6 4 4電性連 接後，該晶片6 0得經由銲球β 6與外界電性連接。

17769石夕品.ptd 第8頁 200532819 五、發明說明（3) 該半導體封裝件6之結構雖能提供輸入/輸出端較大之 佈設面積而得增加數量，惟該膠體6 2並非形成於硬度較高 之基板（S u b s t r a t e )上，且中間嵌置有晶片6 0之部位較周 圍未欲置晶片之部位為薄’故在後績製程之溫度循環中易 發生勉曲，並因應力集中之影響，於圖示之標號為6 2 4之 處往往有碎裂（Crack)現象之產生；同時，由於晶片60大 致為膠體62所包覆，即會因兩者熱膨脹係數（Coefficient of Thermal Expansion， CTE)之差異大，易會導致晶片60 與膠體間之脫層（Delamination)，而影響至製成品之品 質。 為解決前揭美國第6，2 7 1，4 6 9號專利之半導體封裝件 之缺點，美國第6，4 9 8，3 8 7號專利遂揭露一種以玻璃板承 載晶片之半導體封裝件。如第7圖所示，該半導體封裝件7 係將一晶片7 0黏置於一玻璃板7 1上，於晶片7 〇上塗佈一環 氧樹脂層（Ε ρ ο X y ) 7 2以將該晶片7 0包覆後，在該環氧樹脂 層7 2中開孔以外露出晶片7 0上之銲墊7 〇 2，接而，形成多 數與該銲墊7 0 2電性連接之導線7 3於該環氧樹脂層7 2上， 再敷設一拒銲劑層7 4於該環氧樹脂層7 2上以覆蓋住該導線 7 3，然後，於該拒銲劑層7 4開孔以外露出部分之導線7 3， 俾供銲球7 5植接至外露之導線7 2上。 該美國第6，4 9 8，3 8 7號專利以玻璃板7 1作為晶片7 〇之 承載件，利用該玻璃板7 1質硬之特性可解決第’ 4 6 9號專利 之膠體會發生翹曲及碎裂之問題，且因玻璃板7 1與晶片7 〇 之CTE相近，故亦無前述之CTE差異而造成之脫層之問題；

200532819 五、發明說明（4) 然而，該晶片7 0係為環氧樹脂層7 2所完全包覆，往往會因 晶片70與環氧樹脂層72在熱膨脹係數上的差異（CTE Mismatch)而在後續製程之溫度循環中，導致晶片70受熱 應力之影響而發生裂損。同時，該環氧樹脂層7 2之側面 7 2 0均直接曝露於大氣中，即會因環氧樹脂本身之吸溼性 南導致外界水氣會經由壤氧樹脂層7 2而累聚於晶片7 0之作 用表面上，故會導致氣爆（Popcorn )的問題，更進一步地 使製成品的性賴性無法提升。 由上可知，該第’ 4 6 9及’ 3 8 7號專利之半導體封裝件均 ·〇有若干尚待克服之問題，故仍亟待解決。 【發明内容】 本發明之一目的係提供一種無翹曲，碎裂與脫層之虞 而能提高信賴性之具增層結構之晶圓級半導體封裝件。 本發明之另一目的係提供一種毋須使用注膠用模具之 具增層結構之晶圓級半導體封裝件的製法。 本發明之再一目的係提供一種不易吸濕而避免產生氣 爆，進而提高產品信賴性之晶圓級半導體封裝件。 本發明之又一目的係提供一種對晶片保護完善以提高 產品信賴性之晶圓級半導體封裝件。 # 為達成上揭及其它目的，本發明提供一種具增層結構 义晶圓級半導體封裝件，其係包括：一硬質底座，一固定 於該硬質底座上且開設有至少一貫穿孔之硬質框架；至少 一容設於該硬質框架之貫穿孔中並以其非作用面與硬質底 座接合之晶片，其中該晶片與硬質框架間形成有間隙，且

17769石夕品.ptd 第10頁 200532819 五、發明說明（5) 其厚度與硬質框架之厚度實質上相同；一用以充填於該間 隙中之介質；一形成於該晶片與硬質框架上之增層結構， 使該增層結構與晶片形成電性連接關係；以及多數與該增 層結構電性連接之導電元件。 該增層結構係如前述之第6，2 7 1，4 6 9及6，4 9 8，3 8 7號美 國專利所揭露者，為至少一介電層，與多數形成於該介電 層上並與晶片之作用表面上的銲墊電性連接之導線，以及 塗覆於該介電層與導線上且形成有供導電元件與導線電性 連接之開孔的拒銲劑層所構成。 本發明並提供一種具增層結構之晶圓級半導體封裝件 之製法，其係包括下列步驟：準備一具適當厚度之板狀硬 質底座，以及一具多數成陣列方式排列之貫穿孔之硬質框 架；將硬質框架固定於硬質底板上；將至少一晶片經由該 硬質框架之一對應貫穿孔而置放於該硬質底板上，且該晶 片周側與硬質框架間保持有一預設之間隙；充填一介質於 該間隙内，而使該晶片與硬質框架為該介質所隔開；在晶 片之作用表面側形成一與該晶片電性連接之增層結構；植 設多數與該增層結構電性連接之導電元件於該增層結構， 以供該晶片藉由該導電元件與外界裝置電性連接；以及進 行切單程序（S i n g u 1 a t i ο η )以形成多數個具增層結構之晶 圓級半導體封裝件。 在本發明之另一較佳實施例中，該晶片得先安置於硬 質底座上之預設位置，再將該具多數貫穿孔之硬質框架與 硬質底座結合。在結合後，該晶片即能位於該硬質框架之

17769 矽品.ptd 第11頁 200532819

第12頁 200532819 五、發明說明（7) 翹曲之虞，且其硬質特性不會發生如第6，2 7 1，4 6 9號美國 專利前述之膠體於容納晶片之凹槽的角端易生裂損 (Crack )之問題。 該硬質底座1 5具有第一表面1 5 0和第二表面1 5 1。該硬 質框架1 0之貫穿孔1 0 0則係貫穿該硬質框架1 0之第一表面 1 0 1及相對之第二表面1 0 2，且宜形成於該硬質框架1 0之中 央部位。該硬質框架1 0固定於硬質底座1 5上時，係於硬質 框架1 0之第二表面1 0 2和硬質底座1 5之第一表面1 5 0之至少 一表面上塗佈接合膠材1 7，再將硬質框架1 0之第二表面 1 0 2接合於硬質底座1 5之第一表面1 5 0上，以對應該接合膠 材1 7之適當固化方式予以固化。 該晶片1 1則具形成有電子元件（E 1 e c t r ο n i c Components)，電子電路（Electronic Circuits )及多數銲 墊1 1 2之作用表面1 1 0以及相對於該作用表面1 1 〇之非作用 表面1 1 1，該晶片1 1於收納於硬質框架1 〇之貫穿孔1 〇 〇中 時，係使其作用表面1 1 0與硬質框架1 0之第一表面1 0 1共平 面，而使其非作用表面1 1 1與硬質底座1 5之第一表面1 5 0和 硬質框架1 0之第二表面1 0 2共平面，亦即，晶片1 1與硬質 框架1 0係具相同之厚度；同時，該晶片1 1置於該硬質框架 1 0之貫穿孔1 0 0中時，該晶片1 1與硬質框架1 〇間係相隔有 一間隙S，而使兩者不致接觸。另外，該晶片1 1之非作用 表面1 1 1可藉由接合膠材1 8和硬質底座1 5之第一表面1 5 0接 合固定。 該樹脂材料1 2係為低模數之如聚亞醯胺樹脂、矽膠、

17769 矽品.ptd 第13頁 .200532819 五、發明說明（8) 環氧樹脂等材質，俾在充填於該晶片u與硬質框架1〇間之 間隙後，其具彈性之特f，能成為晶片i i與硬質框架_ 之缓衝"貝，以在製程之溫度循環中，因硬質框架丨〇與晶 片1 1間之熱膨脹係數上的差異所由硬質框架i 〇對晶片i工產 生之熱應力得為該樹脂材料丨2有效釋除，而使晶片丨丨無碎 裂及脫層之虞，故能提高本發明之晶圓級半導體封裝件 之製成品的良率與信賴性。 該增層結構1 3主要係由一敷設於該晶片丨丨以及硬質 架1 0上之介電層1 3 0，多數形成於該介電層} 3 〇上並盥曰 籲上之銲塾112電性連接之導線131，以及用以覆蓋該= 層130與導線131之拒銲劑層132所構成者。由於該增声妹 構1 3本身及其形成方式為已知者，故在 時，該增層結構13視需要得在該介電層ΐ3〇及導^線\ ^ 形成至少一介電層與多數導線（未圖示）。 上再 如第退2F圖所示者，係為前 1之製法的步驟示意圖。 卞 > 把封裝件 ^照第2A圖，本發明第一實施例之晶圓級 件之製法的第一步驟乃準備一由玻璃材料製=導=封裝 丄0’’其包括有多數個中央具矩形貫穿孔 且板 •(以假想線區隔開），且每一硬質框架1〇且更貝框架 1 〇 1及一相對之第二表面1〇2。 弟一表面 參照第2 B圖，將該模組板J 〇，固定於以 之硬質底座1 5上，固定方法係於於硬質框螭材料製成 102和硬質底座15之第一表面15〇之至少一身' 1〇之第二表 >表面上塗佈材質

200532819 五、發明說明（9) 為紫外線固化膠（UV膠）之接合膠材1 7，再將硬質框架1 〇之 第二表面1 0 2接合於硬質底座1 5之第一表面1 5 〇上，藉由適 當波長之紫外光照射適當之時間以將該接合膠材丨7固化， 使該模組板1 0 ’固定於硬質底座1 5上。 參照第2C圖，在每一貫穿孔100中放置一晶片n，晶 片1 1之置放方式係令晶片11之非作用表面1 1 1朝下而面對 硬質底座1 5之第一表面1 5 0，其作用表面1 1 0則朝上而外露 於大氣中。同時於放置前，至少於晶片1 1之非作用表面 1 1 1或相對位置之硬夤底座1 5之弟'一表面1 5 0之一表面上重 佈材質為紫外線固化膠（UW )之接合膠材1 8。同時，該晶 片11之厚度係設為與該模組板1 0 ’之厚度相同者，故晶片 11置入貫穿孔1 0 0中而承載於該硬質底座1 5上時，該作用 表面110乃與各硬質框架1 〇之弟一表面1〇1共平面。此外， 該貫穿孔1 ο 〇之截面積係大於該晶片11之面積，因而，晶 片11置入貫穿孔1 0 0時，乃令該晶片11之周側與貫穿孔1 0 0 之孔壁間不會接觸而形成有一預設之間隙s。再者，晶片 1 1經由貫穿孔1 0 0而承載於硬質底座1 5之預定位置上後， 隨即由下方以適當波長之紫外光照射適當之時間後將該接 合膠材1 8固化，使該晶片1 1固定於硬質底座1 5上。 參照第2 D圖，以點膠裝置1 6將適當量之如矽膠、環氧 樹脂或聚亞醯胺樹脂等之樹脂材料1 2依序充填至各個晶片 1 1與硬質框架1 0間之間隙S内，再藉由虹吸效果使該樹脂 材料1 2均勻分佈填充於間隙S内。 參照第2E圖，於各該硬質框架1 0之第一表面1 〇 1及晶

17769石夕品4士(1 第15頁 •200532819 ，五、發明說明（ίο) 片1 1之作用表面1 1 0上塗佈一介電層1 3 〇，再以習知方式， 包括但不限於如光彳政影技術（p h 〇 ^ ο 1 i t h 〇 g r a p h i c

Technique )及雷射鑽孔（Laser Drilling)等，於對應於晶 片1 1之作用表面1 1 0上的銲墊1 1 2位置開設穿孔（未予標 號）；然後，以任何習知方式，包括但不限於如光微影技 術，於該介電層130上形成多數之圖案化（以忖”“㈧導線 1 3 1 ’使各該導線1 3 1之一端係經由介電層1 3 〇之穿孔盘曰 片1 1上之銲塾1 1 2電性連接，以自該銲墊1 1 2朝外延伸出該 晶片1 1之周側’且令各該導線1 3 1之另一端形成為一連接 _ (Contact Terminal，未予標號）；接而，敷設一拒銲劑 層1 3 2於该導線1 3 1與介電層1 3 0上，再以任何習知方式開 設多數個開孔（未予標號）以外露出各該導線1 3 1之連接 端’俾供多數個銲球1 4分別植接至該導線1 3丨之連接端 上’以使各該銲球1 4與由該介電層1 3 〇、導線1 3丨及拒銲 層132構成之增層結構13形成電性連接關係。該銲球14/ 身之材質及植接至增層結構1 3上之方式倶為習知者，故 此不另為之贅述。 在 最後’如第2F圖所示’以任何習知之方式進行切單 g (Singulation)，以形成如第i圖所示之晶圓級半導體封 件 1 由上述可知，本發明之晶圓級半導體封裝件i之晶 11與硬質框架1 0間係為樹脂材料丨2所分隔開，故咳硬 架10於製程之溫度循環中所產生之熱應力會為該;封脂二= 12所有效釋除。同時，以硬質框架1〇和硬質底座15作為3

200532819 五、發明說明（11) 晶圓級半導體封裝件1之主結構組件，毋須如習知以封裝 化合物（Molding Compound)包覆晶片方式而能較為簡化封 裝製程，且得以避免習知之由封裝化合物形成之膠體 (Encapsulant)易生輕曲並導致晶片碎裂及脫層之問題； 又晶片1 1和樹脂材料1 2為硬質框架1 〇和硬質底座1 5所完全 包覆，不會和外界空氣接觸，故也可避免樹脂材料1 2因為 吸濕，造成在溫度循環中，吸入樹脂材料1 2内之水氣產生 氣爆之信賴性問題。 若欲薄化本發明之晶圓級半導體封裝件1 ’則能在如 第2 D圖所示之步驟完成後，對各該硬質底座1 5之第二表面 1 5 1，以任何習知方式，包括但不限於如機械研磨之方 式，進行研磨作業（Grinding)，以將硬質底座1 5之厚度降 低。由於研磨作業為習知者，故在此不予圖示亦不為文詳 述。 第二實施例 本發明第二實施例欲揭示之製法係大致同於前述第一 實施例之製法，故僅將相異處配合附圖詳述於下’而相同 處則不再贅述。在第3A圖至第3B圖中，如第2A圖至第2F圖 之相同或類似元件以相同之參考標號表示。 參照第3A圖，準備一由多數個成陣列方式排列之硬質 框架1 0所構成之模組板1 0，，各硬質框架1 〇具有一矩形貫 穿孔100、一第一表面101及一相對之第二表面102;同 時，準備一硬質底座1 5，該硬質底座具有第一表面1 5 0、 第二表面1 5 1，並在該硬質底座1 5上之預設位置固定多數

17769石夕品.ptd 第17頁 200532819 ，五、發明說明（12) 個晶片2 1。固定之方式係於硬質底座丨5之第一表面1 5 〇和 晶片1 1之非作用表面1 1 1之至少一表面上塗佈接合膠材 1 8，再將晶片1 1之非作用表面1丨丨接合於硬質底座丨5之第 一表面1 5 0上，以對應該接合膠材丨8之適當固化方式予以 固化。 參照第3 B圖，將該模組板1 〇，固定該硬質底座1 5之 上，同時，令硬質底座1 5上之晶片丨丨分別對應並收納於各 硬質框架1 0之貫穿孔1 0 0内，且令晶片1丨與硬質框架丨〇間 形成有一間隙S。硬質框架1 〇和硬質底座丨5間之固定方法 •如上述，以接合膠材1 7塗佈於接合面上，待接合後再以 對應該接合膠材1 7之適當固化方式予以固化。 在較佳實施例中，固定晶片丨丨和硬質底座丨5之接合膠 材1 8之固化條件，和固定硬質框架1 〇和硬質底座丨5之接合 膠材1 7之固化條件實質上相同，因此可將該晶片丨丨安置於 硬質底座1 5上，並待硬質框架1 〇也於硬質底座1 5上放置定 位後，再將晶片1 1和硬質框架1 〇之接合膠材1 8及硬質底座 1 5和硬質框架1 〇之接合膠材1 7—起固化，以節省製程程序 及時間。 其次之半導體封裝件形成步驟包括以點膠方式塗佈樹 參材料於晶片1 1與硬質框架1 〇間之間隙S中，於晶片1 1之 作用表面1 1 0形成增層結構，植球作業，切單作業等，由 於與第一實施例中所述者相同，且所製成者亦相同，故不 另予圖示與贅述。 第三實施例

17769矽品.ptd 第18頁 200532819 五、發明說明（13) 本發明第三實施例欲揭示之晶圓級半導體封裝件4之 結構大致等同於第一實施所述者，其不同處如第4圖所 示，其硬質底座2 5於對應晶片2 1之安置位置中央設有一通 孔 2 5 2。 半導體封裝件4之製作方法係預備一硬質底座2 5，該 硬質底座2 5具有第一表面250，第二表面25 1和至少一個之 通孔2 5 2，每一該通孔之開設位置係於其每一對應晶片預 置位置之中央。其次，如第一實施例般將硬質框架2 0以接 合膠材2 7固定於該硬質底座2 5上。續之，將晶片2 1置放於 硬質底座2 5上，晶片2 1之置放方式係令晶片2 1之非作用表 面2 1 1朝下面對硬質底座2 5之通孔2 5 2，且晶片2 1和硬質框 架2 0間形成有一間隙S。晶片2 1承載於硬質底座2 5上後， 隨即經由通孔2 5 2將空氣吸出，使各該晶片2 1真空吸附於 該硬質底座2 5上。 其次之半導體封裝件形成步驟包括以點膠方式填充樹 脂材料22於晶片21與硬質框架20間之間隙S中，於晶片21 之作用表面2 1 0形成增層結構2 3，植球作業，切單作業 等，由於與第一實施例中所述者相同，且所製成者亦相 同，故不另予圖示與贅述。 第四實施例 於第四實施例中之晶圓級半導體封裝件之結構大致同 於第一實施所述者，其不同處在於增進散熱效率。硬質底 座1 5之材質改以散熱係數較高之材質，例如銅，而硬質底 座1 5和晶片1 1間之接合材料1 8可用導熱性黏膠，俾使晶片

17769 矽品.ptd 第19頁 200532819 ，五、發明說明（14) 1 1所產生之熱量得藉該硬質底座1 5直接逸散至大氣中 第五實施例 第5圖所示者為本發明之晶圓級半導體封裝件所使用 之硬質框架之另一實施態樣的正視圖。該第五實施例所揭 示之硬質框架5 0係大致同於前述各實施例中所述者，其不 同處在於為進一步避免應力集中而導致硬質框架50於貫穿 孔5 0 0之角端5 0 0 ’發生碎裂，該貫穿孔5 0 0之角端5 0 0 ’乃予 圓角化處理，以有效釋除應力集中效應，避免硬質框架5 0 發生裂損（Crack)之狀況。 φ 上述實施例僅為例示性說明本發明之特點及其所產生 之功效，而非用以限制本發明可實施之範圍，故任何熟習 此項技藝之人士在不違背本發明之精神及範疇下所完成本 發明之等效修飾與變化，均應由後述之申請專利範圍所涵 蓋。

17769$夕品.ptd 第20頁 200532819_ 圖式簡單說明 【圖式簡單說明】 第1圖係本發明第一實施例之晶圓級半導體封裝件之 剖視圖。 第2A至2F圖係第1圖所示之晶圓級半導體封裝件之製 法的步驟流程示意圖； 第3A至3B圖係第1圖所示之晶圓級半導體封裝件於形 成增層結構前之步驟的另一實施態樣之流程示意圖。 第4圖係本發明第三實施例之晶圓級半導體封裝件之 剖視圖。 第5圖係本發明之晶圓級半導體封裝件所使用之硬質 框架之另一實施態樣的正視圖。 第6圖係先前技術之晶圓級半導體封裝件之剖視圖。 第7圖係先前技術之另一實施態樣之晶圓級半導體封 裝件之剖視圖。 1 晶 圓 級 半 導體封裝件 10 硬 質 框 架 1(Γ 模 組 板 100 貫 穿 孔 101 第 一 表 面 102 第 二 表 面 11 晶 片 110 作 用 表 面 111 非 作 用 表 面 12 樹 脂 材 料 112 銲 墊 13 增 層 結 構 130 介 電 層 131 導 線 132 拒 銲 劑 層 14 銲 球 15 硬 質 底 座 150 第 一 表 面

17769 矽品.ptd 第21頁 ,200532819

.圖式簡單說明 151 第 二 表 面 16 點 膠 裝 置 17 接 合 膠 材 18 接 合 膠 材 2 晶 圓 級 半 導體封裝 件 2 0 硬 質 框 架 21 晶 片 210 作 用 表 面 211 非 作 用 表 面 22 樹 脂 材 料 23 增 層 結 構 25 硬 質 底 座 250 第 一 表 面 251 第 二 表 面 252 通 孔 27 接 合 膠 材 50 硬 質 框 架 500 貫 穿 孔 參0 0, 角 端 6 半 導 體 封 裝 件 60 晶 片 602 銲 墊 604 鲜 墊 62 環 氧 樹 脂 層 622 表 面 624 碎 裂 現 象 64 增 層 結 構 642 介 電 層 644 導 線 646 拒 銲 劑 層 66 銲 球 7 半 導 體 封 裝 件 70 晶 片 702 銲 墊 71 玻 璃 板 72 環 氧 樹 脂 層 720 側 面 73 導 線 •4 拒 銲 劑 層 75 銲 球 S 間 隙 17769矽品.ptd 第22頁

Claims (1)

1. 200532819 六、申請專利範圍 1. 一種具增層結構之晶圓級半導體封裝件，係包括： 一硬質底座； 一硬質框架，其具有至少一貫穿孔，且固定於該 硬質底座上； 至少一晶片，其係收納於該硬質框架之貫穿孔中 而按置於該硬質底座上，並與該硬質框架間形成有一 間隙； 一介質，其係充填於該晶片與硬質框架間所形成 之間隙中； 一增層結構，其係形成於該硬質框架及晶片上， 並與該晶片形成電性連接關係；以及 多數導電元件，其係電性連接至該增層結構，以 供該晶片藉之與外界裝置電性連接。 2. 如申請專利範圍第1項之具增層結構之晶圓級半導體封 裝件，其中，該硬質框架之厚度相同於該晶片之厚 度。 3. 如申請專利範圍第1項之具增層結構之晶圓級半導體封 裝件，其中，該貫穿孔係一矩形孔。 4. 如申請專利範圍第3項之具增層結構之晶圓級半導體封 裝件，其中，該貫穿孔之角端係予圓角化。 5. 如申請專利範圍第1項之具增層結構之晶圓級半導體封 裝件，其中，該硬質底座係選自由玻璃材料、金屬材 料及熱固性材料所組成之組群中之一者所製成。 6 ,如申請專利範圍第1項或第5項之具增層結構之晶圓級

   17769矽品.ptd 第23頁 .200532819 六、申請專利範圍 半導體封裝件，其中，該硬質框架係選自由玻璃材 料、金屬材料及熱固性材料所組成之組群中之一者所 製成。 7. 如申請專利範圍第1項之具增層結構之晶圓級半導體封 裝件，其中，該介質係選自由矽膠環氧樹脂及聚亞醯 胺樹脂所組成之組群中之一者。 8. 如申請專利範圍第1項之具增層結構之晶圓級半導體封 裝件，其中，該導電元件係銲球。 9. 如申請專利範圍第1項之具增層結構之晶圓級半導體封 •裝件，其中，該硬質底座於每一該晶片之對應位置上 具有至少一通孔。 1 0. —種具增層結構之晶圓級半導體封裝件之製法，係包 括下列步驟： 準備一由多數成陣列方式排列之具貫穿孔之硬質 框架所構成之模組板； 將該模組板固定於一硬質底座上； 在每一貫穿孔中置入至少一晶片，使之承載於該 硬質底座上，且令該晶片與模組板之對應硬質框架間 形成有一預設之間隙； # 充填一介質至該間隙中，以使該晶片與硬質框架 為該介質所分隔間； 形成一增層結構於該、模組板與晶片上，並使該增 層結構電性連接至該晶片，且令複數個導電元件導電 連接至該增層結構；以及

   17769 矽品.ptd 第24頁 200532819 六、申請專利範圍 進行切單作業以形成該具增層結構之晶圓級半導 體封裝件。 1 1.如申請專利範圍第1 0項之製法，其中，該介質係藉由 點膠方式充填入晶片與硬質框架間的間隙。 1 2 .如申請專利範圍第1 0項之製法，其中，該硬質框架係 選自由玻璃材料、金屬材料及熱固性材料所組成之組 群中之一者所製成。 1 3 .如申請專利範圍第1 0項之製法，其中，該介質係選自 由矽膠、環氧樹脂及聚亞醯胺樹脂所組成之組群中之 一者。 1 4 .如申請專利範圍第1 0項之製法，其中，該導電元件係 銲球。 1 5 .如申請專利範圍第1 0項之製法，其中，該硬質底座於 對應各該晶片之位置形成有至少一通孔。 1 6 .如申請專利範圍第1 5項之製法，其中，在該硬質框架 之每一貫穿孔中置入至少一該晶片後，係經過該硬質 底座之通孔利用真空固定該晶片。 1 7. —種具增層結構之晶圓級半導體封裝件之製法，係包 括下列步驟： 準備一硬質底座； 準備一由多數成陣列方式排列之具貫穿孔之硬質 框架所構成之模組板； 在該硬質底座上，於對應該模組板之每一該貫穿 孔位置上放置至少一晶片；

   17769 矽品.ptd 第25頁 .200532819 ，六、申請專利範圍 將該模組板固定於該硬質底座上，且令該晶片與 模組板之對應硬質框架間形成有一預設之間隙； 充填一介質至該間隙中，以使該晶片與硬質框架 為該介質所分隔間； 形成一增層結構於該模組板與晶片上，並使該增 層結構電性連接至該晶片，且令複數個導電元件導電 連接至該增層結構；以及 進行切單作業以形成該具增層結構之晶圓級半導 體封裝件。 #8 .如申請專利範圍第1 7項之製法，其中，該介質係藉由 點膠方式充填入晶片與硬質框架間的間隙。 1 9 .如申請專利範圍第1 7項之製法，其中，該硬質框架係 選自由玻璃材料、金屬材料及熱固性材料所組成之組 群中之一者所製成。 2 0 .如申請專利範圍第1 7項之製法，其中，該介質係選自 由矽膠、環氧樹脂及聚亞醯胺樹脂所組成之組群中之 一者。 2 1.如申請專利範圍第i 7項之製法，其中，該導電元件係 焊球。 -傷2 .如申請專利範圍第1 7項之製法，其中，該硬質底座於 對應各該晶片之位置形成有至少一通孔。 2 3 .如申請專利範圍第2 2項之製法，其中，在該硬質框架 之每一貫穿孔中置入至少一該晶片後，係經過該硬質 底座之通孔利用真空固定該晶片。

   17769石夕品· ptd 第26頁