200411815 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種於半導體裝置中形成一隔離層之方法 更具體而言，係關於一種於半導體裝置中形成一能夠同 時防止溝槽頂角之電場集中及溝道形成之隔離層之方法。 【先前技術】 於所有製造半導體裝置之製程中，均需在一隔離區内形 成一隔離層，藉以電性隔離形成於半導體基材上之各裝置 。在先前技術中，隔離層藉由LOCOS(局部氧化）製程形成 。然而，隨裝置中整合程度之提高，該隔離層近年來藉由 在半導體基材上蝕刻給定深度形成溝槽並用一絕緣材料掩 埋該溝槽之製程形成。如此形成之隔離層稱為溝槽型隔離 層。 形成溝槽型隔離層之方法如下：於半導體基材上形成一 襯墊氧化物膜及一襯墊氮化物膜（透過其可暴露隔離區），蝕 刻隔離區内之半導體基材，繼而埋入一絕緣材料層。藉此 ，即使除去該襯墊氮化物膜及襯墊氧化物膜，該掩埋於所 述襯墊氮化物膜及所述襯墊氧化物膜之間之絕緣材料層依 然元好。因此’由絕緣材料層構成之隔離層具有掩埋入溝 槽内之隔離層之形狀，其中該隔離層之寬度窄於隔離區之 寬度，且其上邊凸出高於半導體基材表面。 即使在製造快閃記憶胞之製程中，隔離層仍使用溝槽型 隔離層形成。此時’該隔離層藉由SafG(自對準浮動閘極） 製程形成’藉由該製程可透過溝槽型隔離層之凸出部分隔 86258 200411815 離汗動閘極之多晶矽層。若浮動閘極之多晶矽層藉由溝槽 型隔離層之凸出邵分隔離，則由於浮動閘極之間之距離可 更窄，因而可保證形成浮動閘極之區域最大。藉此，浮動 閘極之耦合率可增加。 上述製程中之重點之一係藉由溝槽頂角坡度防止形成之 隧道氧化物膜或閘極氧化物膜過薄，同時防止電場集中及 溝迢形成。由於形成隔離層之蝕刻製程條件不同，因此存 在溝槽頂月供法在晶圓内局部形成之問題。 【發明内容】 因此，本發明旨在基本上避免因相關技術之局限性及缺 點造成之一個或多個問題。本發明之一目的係提供一種於 半導體裝置内形成一能夠同時防止電場集中及溝道形成的 隔離層之方法，其中该隔離膜藉由一種方法形成，其包括 共同施用下述方法：一種於隔離區内形成一 v型溝槽、移植 能夠加速氧化作用之離子於該V型溝槽之中央部分、使用 LOCOS法實施氧化製程藉以在隔離區形成一由一氧化物膜 構成之絕緣膜、並繼而以一絕緣材料完全掩埋該溝槽之方 法、以及一種形成一溝槽型隔離層之方法，如此形成之溝 槽之頂角具有傾角。 在一較佳實施例中，根據本發明之於半導體裝置中形成 隔離層之方法之特徵在於其包含下述按順序實施之步騾·· 在半導體基材上形成一隧道氧化物膜及一襯墊氮化物膜旅 隨後形成一可暴露半導體基材之隔離區之開口、在隔離區 形成一 V型溝槽、於開口内之襯墊氮化物膜之側壁上形成一 86258 200411815 絕緣膜間隔層、在可透過開口暴露之v型溝槽底部形成一能 夠加速氧化之離子移植層、藉由一氧化製程在v型溝槽上形 成一第一絕緣膜，使用一第二絕緣膜掩埋該第一絕緣膜上 之開口以及除去襯墊氮化物膜及襯墊氧化物膜。 上述V型溝槽之傾斜角為2 5〜4 5。。 離子移植層藉由移植坤（As)形成。此時，坤（As)使用1 5 〜50keV之能量移植，As之移植量為1E14〜1E16 cm_2。 氧化製程在溫度為800〜950°C下進行，氧化目標厚度設 定為300〜1000埃，由此，藉由用於加速氧化之離子移植層 形成之第一絕緣膜之厚度為1500〜4000埃。 第二絕緣膜由一 HDP氧化物膜形成，其厚度為2000〜 5000 埃。 本發明之其他優點、目的及特點將部分述及於下文說明 書中且熟諳此項技藝者可藉由閱讀下文清楚瞭解或藉由本 發明之實踐理解其中之部分内容。本發明之目的及其他優 點可藉由該書面說明書、本文之申請專利範圍以及附圖中 特別指出的結構達成及獲得。 方；本無明之另一怨樣中，應瞭解本發明之上述一般說明 及下述詳細說明均為示例性及解釋性，其目的在於為所申 請之本發明提供進一步闡釋。 【實施方式】 下文將詳細引用本發明之較佳實施例，其中之實例將結 合附圖予以_，附圖中之相同或類似部分藉由相同之參 考號標識。 86258 200411815 種糸半導裝置中形成一隔離層之方法將參照圖1 A至 圖1 L在下文中詳細說明。 如圖1A所示，依次在半導體基材1〇1上形成一襯墊氧化物 膜102及一襯墊氮化物膜103，以防在整個結構上形成晶格 缺陷並可隨後實施表面處理。 襯墊氧化物膜102藉由乾氧化模式或濕氧化模式於75〇〜 900C之溫度下形成，其厚度為5〇〜7〇埃。 然後，襯墊氮化物膜103可藉由LP-CVD法形成，其厚度 為700〜2000埃。此時，襯塾氮化物膜1〇3之厚度不限於上_ 述值，而是讓襯墊氮化物膜103之厚度可根據製程條件來確 定，藉以當實施化學機械拋光製程作為形成隔離層之最後 工序且除去襯墊氮化物膜時，使隔離層之頂部凸出於半導 體基材101表面之高度最大。 同時，清潔作業可於襯墊氧化物膜102形成前實施。此時 ，該清潔作業可藉由H2〇：HF以50 : 1〜1〇〇 : 1之比例混合 之氫氟酸（DHF)及一 SC_1 (NH4〇H/H2〇2/H2〇）溶液依次實施 φ ，或使用BOE(緩衝氧化物蝕刻劑）及SC-1 (NH4〇H/H2〇2/H2〇)溶液依次實施，其中BOE為一以4: 1〜 7 : 1之比例混合之NH4F : HF、以1 : 100〜1 : 300之比例稀 釋於水中之混合溶液。 如圖1B所示，襯墊氮化物膜103及襯墊氧化物膜102依次 藉由使用隔離罩之蝕刻製程蝕刻，如此可形成一開口 1 〇4a ，半導體基材1 01之隔離區可透過該開口暴露。藉此，襯墊 氧化物膜102及襯墊氮化物膜1〇3(可透過其暴露半導體基 86258 200411815 材1 0 1之隔離區）形成一堆疊結構。 隨後蝕刻隔離區（其透過開口 10乜暴露出來）之半導體基 材1 (Η ’藉以形成V型溝槽丨04。此時，所形成之襯墊氮化物 膜1〇3心蝕刻邵分為垂直方向，且所形成之ν型溝槽1〇4之若 干側壁具有一 25。〜45。之傾斜角。 如圖ic所示，為了在襯墊氮化物膜1〇3内之開口 1〇乜之若 干侧邊形成一絕緣膜間隔層（lnsulatmg film spacer)，可在 整個結構上形成一絕緣材料層1〇5&。此時，考慮到絕緣膜 間隔層在襯墊氮化物膜103上形成之厚度，所形成之絕緣材 料層l〇5a應具有足夠的厚度。該絕緣材料層1〇5&之形成厚 度較佳為300〜1〇〇〇埃。同時，絕緣材料層1〇5&可藉由諸如 襯墊氮化物膜103等氮化物形成。 如圖1D所示，絕緣材料層（圖lc中之1〇5a)可藉由覆蓋蝕 刻製程僅保留於襯墊氮化物膜1〇3中之開口 1〇乜之侧壁上 ，如此可於襯墊氮化物膜103之側壁上形成絕緣膜間隔層 105。同時，絕緣膜間隔層105可使開口 1〇耗之寬度變窄， 從而可僅暴露V型溝槽104中心之較深部分。 如圖1E所示，為加速後續氧化製程之氧化，可將加速氧 化之離子移植於可透過開口 104a暴露之v型溝槽1〇4中心之 較深部分中。藉此，一離子移植層106形成於v型溝槽1〇4 中心之較深部分。 之離子包括坤 當離子藉由離 上述移植於V型溝槽1 04中心較深部分中 (As)。其移植量為1E14〜1E16 cnT2。同時， 子移植製程移植時，移植離子所用之能量為i5〜5〇kev 86258 2o〇411815 如圖IF所示’ V型溝槽i〇4表面上之同質氧化物膜（未示出） 可藉由清潔作業除去，且一第一絕緣膜丨〇7隨後形成於可透 過開口 104a暴露之V型溝槽（圖1E中之1〇4)之中心。此時， 該第一絕緣膜107可藉由一氧化物膜形成，且該氧化物膜可 藉由濕氧化模式或乾氧化模式之氧化製程形成。 上述氧化製程在800〜950 °C之溫度下藉由將氧化目標厚 度設定為300〜1〇〇〇埃來實施。此時，由於加速氧化之離子 移植層（圖1E中之1〇6)形成於可透過開口 1〇4a暴露之v型溝 _ 槽（圖1E中之104)之中心，故氧化製程能夠迅速進行，以形 成厚度為1500〜4000埃的第一絕緣膜1〇7。 如圖1G所示，當第二絕緣膜形成於整個結構之後，可除 去襯塾氮化物膜1 〇 3上的第二絕緣膜。此時，槪塾氮化物膜 103上之第二絕緣膜可使用襯墊氮化物膜1〇3作為拋光終止 層藉由化學機械拋光法除去。 同時，當襯墊氮化物膜103在後續製程中被完全除去之後 ，向上凸出於半導體基材101表面之上之隔離層之高度癱 可依據該襯墊氮化物膜1 03經該化學機械拋光處理後所餘 之厚度確定。因此，在化學機械拋光製程中，當除去該襯 塾氮化物膜103上的該第二絕緣膜以暴露該襯墊氮化物膜 103時，若過量去除該襯墊氮化物膜1〇3之頂部，則凸出於 半導體基材表面上之隔離層109之凸出高度將減小。這將影 響待形成於後續製程的浮動閘極之多晶矽層之高度。因此 ’幸父佳地’化學機械抛光製程之製程條件應受到控制，藉 以使隔離層1 09之頂部凸出高度不致減小。 -10 - 86258 200411815 由此可形成隔離層109，其由第一絕緣膜107及第二絕緣 月吴108構成’該第二絕緣膜108僅存在於該第一絕緣膜1〇7上 之開口 104a處。 在上文中’該第二絕緣膜108藉由一 HDP(高密度電漿）氧 化物膜形成。另外，該第二絕緣膜1〇8之形成厚度為2〇〇〇〜 5〇〇〇埃，藉以使當該第二絕緣膜1〇8形成於整個結構上時， 開口 104a及溝槽（圖1E中之1〇4)被完全掩埋。 如圖1H所示，襯墊氮化物膜⑽ig中之1〇3)已被除去。此馨 時，該襯墊氮化物膜係藉由磷酸（H3p〇4)除去。藉此可暴露 隔離層109之凸出部分109a，且襯墊氧化物膜} 〇2之表面暴 露於裝置形成區。 透過上述製程可形成本發明之隔離層。隨後，若要製造 決閃Z丨思胞’則應除去襯塾氮化物膜及襯塾氧化物膜， /’乂後在半導體基材上形成隧道氧化物膜、浮動閘極、介電 膜及控制閘極。該製造製程將在下文中加以簡要說明。 如圖11所示’半導體基材101上所餘之襯塾氧化物膜（圖_ 1H中之102)已被除去。一厚度為5〇〜15〇埃之屏蔽氧化物膜 1 ίο隨後藉由濕氧化製程或乾氧化製程於750〜90(rc之溫 度下在將形成裝置之有效區域之半導體基材1〇1上形成。形 成屏蔽氧化物膜110後，可藉由離子移植製程在有效區域之 半導體基材101内形成一井（未示出）。同時，一用於控制裝 置（例如電晶體或快閃記憶胞）之臨限電壓之臨限電壓控制 層（未示出）亦以半導體基材1〇1之給定深度形成。 上述襯墊氧化物膜（圖1H中之102)依次使用H2〇 : HF按 86258 -11 - 200411815 50 : 1〜100 : 1之比例混合之氫氟酸⑴肺）及一 ％_ι (ΝΗ4〇Η/Η2〇2/Η2〇）溶液除去。 此時，在除去襯墊氧化物膜（圖1Η中之102)之作業中，隔 離層109之凸出部分109a亦以給定厚度受到蝕刻。隔離層 109之凸出部分1〇9a之頂部寬於其底部。但是在除去襯墊氧 化物膜（圖1H中之102)之作業中，凸出部分1〇9a之頂部較其 底邵受到更多蝕刻，因此，凸出部分1〇%之頂部寬度與底 部寬度變成相當。 如圖1J所示，屏蔽氧化物膜（圖U中之110)已被除去。一 浮動閘極之隨道氧化物膜111及一第一多晶矽層U2依次形 成於整個結構上。此後’實施化學機械掘光製程，直至暴 露隔離層109之凸出部分l〇9a之表面為止，如此可隔離第一 夕曰曰碎層112。藉此’弟一多晶碎層112由隔離層1〇9隔離。 上述屏蔽氧化物膜（圖11中之11 〇)依次藉由H2〇 : HF按 50 ·· 1〜100 : 1之比例混合之氫氟酸（DhF)及一 SC-1 (ΝΗ40Η/Η2〇2/Η20)溶液除去。 同時，隧道氧化物膜111藉由濕氧化製程於750〜800°C的 溫度下形成。隨後’該暖遒氧化物膜111於氮保護氣氛 (nitrogen atmosphere)下及 900 〜910 °C 之溫度下退火 20 〜30 分鐘，以將半導體基材101與隧道氧化物膜111之界面缺陷 密度降至最低。另外，用於形成浮動閘極之第一多晶矽層 112藉由摻雜向濃度雜質之多晶碎層形成。詳言之，第一多 晶碎層1 1 2使用SiHU或Si2H6之一及PH3氣體為原料藉由 LP-CVD(低壓化學氣體沉積）法形成，以摻入1.5E20〜 -12 - 86258 200411815 3.0E20原子數/立方釐米之雜質。另外，第一多晶矽層1 12 於580〜620 °C之溫度下及0.1〜3 Torr之低壓條件下形成， 以將晶粒尺寸（grain size)降至最低，因而使電場不會集中 於一處。第一多晶矽層112之形成厚度為800〜2000埃。 另外，需實施化學機械掘光製程以使第一多晶硬層1 12 由作為蝕刻終止層之隔離層1 09之凸出部分1 〇9a完全隔離 。較佳地，可藉由實施化學機械拋光製程使第一多晶石夕層 112之剩餘厚度為800〜1400埃。 如圖1K所示，暴露於第一多晶矽層n2之間之隔離層1〇9 之凸出部分（圖1J中之l〇9a)藉由HF或B0E(緩衝氧化物蝕刻 劑）除去。藉此，接觸隔離層1〇9之凸出部分（圖u中之1〇9a) 之浮動閘極之第一多晶矽層丨丨2之側面將被暴露，因此浮動 閘極之耦合率可增加。 如圖1L所示，一介電膜113、一用於控制閘極之第三矽層 114及一碎化物層115依次形成於整個結構上。 上逑介電膜113具有一〇N0結構，一下層氧化物膜（Si〇2) 氮化矽膜（ShN4)及一上層氧化物膜（si〇2)依次層疊於其 上。同時，矽化物層115亦可藉由矽化鎢（WSix)層形成。 η I丨 此時，孩0Ν0介電膜之下層及上層氧化物膜可藉由… (高溫氧化物）膜形成，其使用具有適當内壓及良好丁 de (W時間相關 < 介電擊穿）特性之dcs (以出匸丨2)及仏〇氣 作為原料氣形成。另外，氮化矽膜使用DCS (SiH2Cl2)及N 氣把& 650〜800。〇之溫度及j〜3Τ〇ΓΓ之低壓下藉 CVD法形成。當〇Ν〇結構之介電膜形成後，以濕 86258 -13 - 200411815 :模式於750〜戰之溫度下實施蒸汽退火作業，以改良 挺間《界面特性。實施蒸汽退火作業後應使裸露矽晶圓(監 測晶圓)基質上之氧化目標厚度為i 50〜3〇〇埃。 同時’下層氧化物膜、氮化碎膜及上層氧化物膜之沉積 厚度對應4其裝置特性，其中沉積各氧化物之相應製程之 間典時間延遲，以防造成其與同質氧化物膜或雜質沾染。 此時，下層氧化物膜之形成厚度較佳為35〜6g埃，氮切 膜之形成厚度為50〜65埃，且上層氧化物膜之形成厚 35〜60埃。 丄其後1管圖中未示出，然—由抓為或制4構成之一 抗反射膜（未示出）將形成於碎化物層115上。該抗反射膜、 碎化物層115'第三多晶梦層114及介電膜ιΐ3隨後使用控制 閘極罩藉由姓刻製程姓刻出圖形，從而形成由第三多曰" 層m及石夕化物層115構成之控制問極ιΐ6。隨後，第一多晶 碎層112將藉由自對準姓刻製程使用經㈣出圖形之抗反 射膜進行圖形㈣，從而形成由第—多晶碎層112構成之浮 動閘極。由此可製造快閃記憶胞。 如上所述，根據本發明之快閃記憶胞之製造方法具有下 述優點： 隔離區只需使用 且該製程之成本 第一，於形成隔離層之製程中，定義一 一隔離罩。因此，該製程之難度可降低， 亦可降低。 此 第二’所形成之溝槽之頂角具有角度較小之傾斜角，如 可防止随道氧化物膜相極氧化物膜在後續製程中形成 86258 -14- 過薄之厚度並防止形成溝道。 第二’用於浮動閘極之多晶矽層藉由隔離層之凸出部分 隔離，且該凸出部分隨後將被除去，以增加耦合率。因此 ，可將關鍵尺寸減至最低，以形成均勻的浮動閘極，並防 止耦合率發生變化。 第四，浮動閘極可均勻形成以使耦合率恒定。如此可改 良裝置特性。 第五，製程條件，例如襯墊氮化物膜之厚度、隔離層中 凸出邵分之鬲度及寬度以及化學機械拋光製程中之拋光厚 度均易於控制。因此，可保證製程裕度（margm)，如浮動閘 極表面積之控制。 第六，可保證製程裕度，且大於〇13微米量之高度整合 快閃記憶胞可易於藉由現有設備及製程製造，而無需使用 複雜製程及昂貴設備。 上逑實施例僅為示例性且不應將其理解為對本發明之限 制本說明可便於適用於其他類型之設備。本發明之說明 書係說明性而非對申請專利範圍之限定。熟諳此技藝者可 瞭解多種替代方案、改良及變化。 【圖式簡單說明】 吾人可藉由對本發明之較佳實施例及附圖之上述詳細說 明瞭解本發明之上述及其他目的、特點及優點，其中： 圖1 A至圖1L為半導體裝置之剖面圖，用以說明於該等裝 置中形成一隔離層之方法。 【圖式代表符號說明】 86258 -15 - 200411815 101 半導體基材 102 襯墊氧化物膜 103 襯#氮化物膜 104a 開口 104 V型溝槽 105a 絕緣材料層 105 絕緣膜間隔層
106 離子移植層 107 第一絕緣膜 108 第二絕緣膜 109 隔離層 109a 隔離層109之凸出部分 110 屏蔽氧化物膜 111 隧道氧化物膜 112 第一多晶矽層
113 介電膜 114 第二多晶矽膜 115 矽化物層 116 控制閘極