TW200409076A

TW200409076A - Image display device

Info

Publication number: TW200409076A
Application number: TW091134578A
Authority: TW
Inventors: Youichi Tobita
Original assignee: Mitsubishi Electric Corp
Priority date: 2002-11-20
Filing date: 2002-11-28
Publication date: 2004-06-01
Also published as: JPWO2004047067A1; KR20040071691A; US20070057897A1; DE10297630T5; US7324079B2; CN1628334A; WO2004047067A1; CN100385491C; US20050057470A1; TWI284312B; KR100698951B1

Description

200409076 五、發明說明（1) [發明所屬之技術領域] 本發明係關於一種畫像顯示裝置，尤其關於依據畫像信號以顯示晝像之晝像顯示巢置。 [先前技術] 以往的液晶顯示裝置，係採用變化液晶晶胞（ce丨丨）之驅動電壓，以變化液晶晶胞之光透過率的電壓調變法。例如在進行64色階顯示時，依據映像信號選擇β4個色階電壓中之任一電壓，以將所選電壓施加至液晶晶胞上。 • 第3 7圖為表示上(述液晶顯示裝置中，產生6 4個色階電 “籲Vld至V64d的色階電位產生電路2〇〇之構成之電路圖。在第3 7圖中，該色階電位產生電路2 0 〇，包含電阻元件R R 6 5及電流放大電路2 0 1. 1至2 〇 1 β 4。電阻元件R1至R65串聯連接於節點Ν2〇_ Ν2〇〇之間，使節點Ν201與Ν2 0 0間之電壓分壓，而產生64個色階電位 V 1 d至V 6 4 d。施加至節點Ν 2 0 〇、Ν 2 0 1之電位，為了防止液晶晶胞劣化’可以預定週期交互切換。第3 了圖中，表示對節點N 2 0 0、N2 0 1分別施加高電位VH及低電位V1^狀態。 _ 電流放大電路201· 1至201· 64各含上拉（pul丨up)電晶及下拉（pull down)電晶體。上拉電晶體及下拉電晶 m均具備大電流驅動能力。電流放大電路2 〇 1 1至2 〇 1 6 4 分別輸出與在電阻元件R 1至R 6 5產生的色階電位v 1 d至v 6 4 d 同位準之電位Vld至V64d。但是’該色階電位產生電路2 0 0在電流放大電路2 〇丨.i 至201.6 4的電晶體之閾值（1：11]^51181(1乂81116)電壓有參差

314202.ptd 第 6 頁 200409076 五、發明說明（2) 不齊時，藉由輸入電位同時導通上拉電晶體及下拉電晶體，而有流通大的貫通電流之問題。如果流通上述較大的貫通電流，將使液晶顯示裝置之耗電量增大。又，第3 8圖表示習知電流放大電路2 1 〇之構成的電路圖。該電流放大電路2 1 0為例如在日本專利特開 2 0 0 2 - 1 2 3 3 2 6號公報所揭示。在第3 8圖中，該電流放大電路210具備有電阻元件221至213，挽式（pull)驅動電路 214，及推式（push)驅動電路215。電阻元件211至21 3串聯連接於節點N 2 1 0與N 2 1 3之間，將節點N 2 1 〇及N 2 1 3之間的電壓VH-VL分壓，而產生上限電位V2i 1及下限電位V212。挽式驅動電路2 1 4包含下拉用N型電晶體，當輸出節點N 2 1 5之電位V0比上限電位V2 1 1高時，由輸出節點N2 1 5流出電流。推式驅動電路2 1 5則包含上拉用p型電晶體，當輸出節點 N 2 1 5之電位V 0比下限電位V 2 1 2低時，使電流流入輸出節點 N 2 1 5。因此，輸出電位V 0會維持於上限電位v 2 1 1與下限電位2 1 2之間。但是’如果該電流放大電路2 1 〇中，驅動電路2 1 4、 2 1 5内之電晶體的閾值電壓亦是參差不齊時，上拉用n型電晶體，與下拉用P型電晶體則有成為同時導通之情形，而此時會有流通大貫通電流之問題。 [發明内容] 因此本發明之主要目的，在提供低耗電量之晝像顯示裝置。本發明之晝像顯示裝置為依據晝像信號顯示畫像之晝

314202.ptd 第7頁 200409076 五、發明說明（3) 像顯示裝置，施加之色階電分別與複數列相對應設置之掃描線，使對化之垂直掃描垂直掃描電路電路。其中，預充電電位之 #的電位產生位之各色階電等之電位之充與低於複數個應設置，輸出於充電能力的複數個色階電選擇之色階電各貧料線加以此，由於使用象及放電能以，與以往使相比，各電流低減化。 [實施方式] 具備有：以複數行位，進行色階顯示相對應設置之複數複數條資料線；在應於所選擇之掃描電路；及依據晝像加以活性化的各晝水平掃描電路包含預充電電路；產生電路；與高於複數位相對應設置，且電能力大於放電能色階電位中的預充與對應的色階電位第2電流放大電路；位中之任一色階電位之第1或第2電流活性化之各畫素顯充電能力大於放電力大於充電能力之用充電能力及放電放大電路之貫通電複數列配置，且對應於各之複數個晝素顯示元件；條掃描線；分別與複數行預定時間依序選擇複數條線之各畫素顯示元件活性信號，將色階電位施予由素顯示元件上之水平掃描 :使各資料線成為預定的彼此互異的複數個色階電個色階電位中的預充電電輸出與對應的色階電位相力的弟1電流放大電路，電電位之各色階電位相對相等之電位之放電能力大及依據晝像信號，選擇位，且施加於將對應於所放大電路之輸出電位透過示元件的選擇電路。因能力之第1電流放大電第2電流放大電路，所能力皆高之電流放大電路流較小，而可違成耗電量

314202.ptd 第8頁 200409076 五、發明說明（4) 第1實施第1圖為表示本發明第1實施形態的彩色液晶顯示裝置之構成的方塊圖。在第1圖中，該彩色液晶顯示裝置具備有液晶面板（panel)l、垂直持彳田笔路7及水平知描電路8，可設置於例如行動電話機體上。液晶面板1含有排列成複數行複數列的複數個液晶晶胞2 ;與各列相對應設置的掃描線4及共通電位線5 ;及與各行相對應設置的資料線6。（註··日文之”行M為 r 〇w (列），’，列，，為cο 1 umη，本文譯本中依中文習慣稱r 〇 w為 '丨列n ’ co 1 umn為丨丨行π。）液晶晶胞2在各列以每3個預先進行群組（group)化。各群組之3個液晶晶胞2分別設置有R (紅）、G (綠）、B (藍）彩色濾鏡。各群組的3個液晶晶胞2構成1個晝素3。各液晶晶胞2，如第2圖所示，設置有液晶驅動電路 1 0。液晶驅動電路1 〇含有N型電場效應電晶體（以下稱N型電晶體）11及電容器（capacitor ) 12。N型電晶體11連接於資料線6與液晶晶胞2之一方電極2 a之間，其閘極連接掃描線4。電容器1 2連接於液晶晶胞2之一方電極2 a與共通電位線5之間。對液晶晶胞2之另一方電極上施加驅動電位 V0DL’對共通電位線5施加共通電位vss。再參照第1圖’垂直掃描電路7依據晝像信號，以預定時間依序選擇複數條搞& I ^ m μ「Η π λ彳祂線4，使所選擇之掃描線4成為選「 ’ 、 1」位準。當掃描線4成為選擇位準之」立〉才弟2圖之_電晶體11即導通，使對應於該

200409076 五、發明說明（5) 掃描線4的各液晶晶胞狄一方恭 — 曰曰晶胞2之資料線6相結合。包° a ’與對應於該液水平婦描電路8依據書條掃描線4之期間，依一序選擇;复數^乂垂直掃描電路7選 6,而將色階電位施加於所選之各仏例如12條資料線光透過率會對應於、、、、泉6。液晶晶胞2之技山羊+ 白私位之位準而發4：纖儿 :一掃描電路7及水平掃描電路^ 4 之所有液晶晶月包2時，則會在液：,液晶面板！第為表示第!圖所示之水平掃描=像。 •。第3圖中’水平掃描電路8具備有移：；:構成之方塊卜資料問鎖（data latch)電曰二電位產生電路24、多工器（inultplexer)25及等化=色^ 〜qi^lizerH，充電（precharge)電路 26。、，私位θ存σσ 2 1與時脈（c 1 oc k )信號CLK同步控制資料閃鎖電路2 2。映像信號含有與時脈信號CLK同步，且以串列 jwrUl)輸入的6位元（bit)之資料信號㈣至的。藉此方 =各畫素3中可顯示26萬色。資料閂鎖電路22由移位暫 =的2 U工，依序取入映像信號所包含的6位元資料信號 •至D5。資料閃鎖電路23會回應閂鎖信號4 LT，且同時取入已取入=資料閃鎖電路22之丨列映像信號。 v.色=電=產生電路24會產生64( = 26)個色階電位VI d至 4 I 2二+預t充電電路26會回應等化（eQUalize)信號、·複文條資料線6之間，將複數條資料線6之電寻化（e q u 1 1 z e ) ’並回應預充電信號0 p c，將各資料線6 國

«β __

3]4202.pid 200409076 五、發明說明（6) 預充電為預充電電位VPC。多工器2 5對應於各資料線6，按照資料閂鎖電路23輸出的6位元資料信號DO至D5，選擇由色階電位產生電路2 4所產生的6 4個色階電位V 1 d至V 6 4 d中的任一電位，並將所選擇之電位施加至該資料線6。第4圖為表示第3圖所示之色階電位產生電路2 4之構成之電路方塊圖。在第4圖中，該色階電位產生電路2 4具備電阻元件R1至R65及電流放大電路30. 1至3 0. 6 4。電阻元件R1至R65串聯連接於節點N31與N30之間，使施加於節點N 3 1、N 3 0間的電壓分壓，而產生6 4個色階電位 VI d至V 6 4d。電阻元件R1至R 65構成梯型（ladder)電阻電路。一般而言’液晶驅動電壓與液晶晶胞2之光透過率為非線性關係，故電阻元件R 1至R 6 5之電阻值彼此並不相等。由於液晶晶胞2必須在預定週期（例如1列週期，1個訊框週期等）進行交流驅動，所以節點N 3 0之電位與節點N 3 1 之電位可在預定週期互相切換。第2圖之驅動電位VDDL係與節點N 3 1之電位相同之電位。第4圖中係表示在節點N 3 0 施加高電位V Η及在節點N 3 1施加低電位V L之狀態。電流放大電路30. 1至3 0. 64分別輸出與64個色階電位 V 1 d至V 6 4 d相同位準的電位V 1 d至V 6 4 d。電流放大電路3 0 . 1 包含有推式驅動電路3 1，挽式驅動電路3 2及開關S卜S 2。推式驅動電路3 1，如第5圖所示，包含差動放大電路4 0、開關S3、P型電場效應電晶體（以下稱P型電晶體）4 6及定電流電路47。開關S3之一方端子接受電源電位VDD。開關S3

314202.ptd 第11頁 200409076 五、發明說明（7) 與節點N3 0、N31之電位VH、VL同步進行導通/切斷 (0N/0FF)控制。差動放大電路40包含p型電晶體41、42、N型電晶體 43 4 4及定電流電路4 5。p型電晶體4卜4 2分別連接於開關S3之另一方端子與節點N41、N42之間，該等閘極（Sate 共同連接於節點N 4 2。P型電晶體4卜4 2構成電流鏡 (current mirror)電路。n型電晶體43、4 4分別連接於節點N 4 1、N 4 2與節點N 4 3之間，該等閘極分別接受輸入節點 ^ 5之電位V I ( V 1 d )及輸出節點n 4 6之電位V0。定電流電路 _由節點N43對接地電位GND線（丨ine)流出預定值之定電流 Π。P型電晶體4 6連接於開關S3的另一方端子與輸出節點 N46之間’其閘極接受節點N41之電位V41。定電流電路47 ，==郎點N4 6對接地電位GND線流出預定值之定電流I 2。疋电/瓜I 2之值沒定為極小，因此，可抑制驅動電路3丨之貫通電流為很小。開關S 3,又為切斷狀態時對推式驅動 3 1並供給源電位VDD，故扃妞士 # μ ς _ &在推式驅動電路3，並不會消耗電力。而開關b d ό又為導诵壯自卜士路31，係^ 電源電位VDD會供給至推式驅動電，#流通對路31活性化。對_電晶體43、44分電晶體44= ρΛ Λ /1及輸出電位V〇之值之電流。賭 42構成電流鏡"所為串聯連接’由於㈣電晶體41與電位v〇之值二;:: 對搜電晶體41流通對應於輸出』出电位V 〇比輸入電壓v丨高時，流至p型電晶體4 1

第12頁 200409076 五、發明說明（8) 的電流會比流至N型電晶體4 3的電流較大，故節點N 4 1之電位V 4 1會上昇，流至P型電晶體4 6的電流會減少，而輸出電位V0會降低。當輸出電位V0比輸入電位V I低時，流至P型電晶體4 1的電流會比流至N型電晶體4 3的電流為小，故節點N41之電位V41會降低，流至P型電晶體46的電流會增加，輸出電位V 0會上昇。因此，會變成V〇 = VI。挽式驅動電路3 2，如第6圖所示，包含有差動放大電路50、開關S4、定電流電路56及N型電晶體57。開關S4之一方端子接受電源電位VDD。開關S4與節點N30、N31之電位V Η、V L同步進行導通/切斷控制。差動放大電路50包含定電流電路5卜Ρ型電晶體52、 5 3，及Ν型電晶體5 4、5 5。定電流電路5 1由開關S4之另一方端子，向節點Ν 5 1流入預定值之定電流11。ρ型電晶體 52、53分別連接於節點心1與節點—2、心3之間，該等^問極分別接受輸入節點Ν55之電位VI (VI d)及輸出節點電位VO。N型電晶體54、5 5分別連接於節點N5 2、Ν η盥接地電位GND線之間，該等閘極共同連接於節點Ν53。=帝晶體54與55構成電流鏡電路。定電流電路56由開私一方端子向輸出節點Ν56流入預定值之定電流12。曰體5 7連接於輸出節點Ν 5 6與接地電位GN])線之間 = 因此可受節點N52之電位V52i電流12之值設定為極小'、閘極接抑制驅動電路^之貫通電流為很小。在開關S4.又為切斷狀電位v 式驅動電路3 2，故力从a ^ , 卜k給至拉又在挽式驅動電路3 2並不會消耗電力。而

334202.ptd 第13頁

200409076 五、發明說明（9) S : ^設：導通狀態時，電源電位VDD會供給至挽式驅 53:別、、心ί式驅動電路32活性化。對P型電晶體52、 53刀別* ^對應於輸入電流VI及輸出電位ν〇之值。與/型電晶體55為串聯連接，由於纏電晶體 $出、二位νοί ΐ鏡電路，所以對_電晶體54流通對應於季刖出私位V 0之值的電流。之雷、、I立νο比輸入電位ν1高日寺，流至_電晶體54 =5ΓΛ曰"至？型電晶體52之電流為小，故節點Ν52之電 1ν〇:Λ什，流至_電晶體57之電流會增加，而輸出電 Ρ牛低。而當輸出電位ν〇比輸入電位νι低時，流至Ν 型電晶體54之電流比流至p型電晶體52之冑流為大點^之電位V52會降低，流至難電晶體5?之電流會減小，輸出電位V0會上昇。因此，會變成V0 = VI。再參照第4圖，驅動電路3卜32之輸入節點N45、N55 共同接又色1¾電位V 1 d，該等輸出節點N 4 6、N 5 6分別盥開關S卜S2的一方端子相連接。開關以、“之另一方端子共同連接於電流放大電路30. 1之輸出節點。開關8卜S2可分別與開關S3、S4同時導通/切斷。其他電流放大電路3〇 2 ^30. 64亦與電流放大電路30.丨之構成相同。將於後詳述，施加色階電位V丨4至V64d中之任一電位至資料線6之前，資料線6將預充電為高電位VH及低電位VL 中間之電位VPC=(VH + VL)/2。預充電電位vp(^ v3.2攘v33d 之間的電位。對節點N30、N31分別施加高電位vH及低電位VL之期

314202.pld 第14頁 200409076 五、發明說明（ίο) 間，電流放大電路3 0 . 1至3 0 . 3 2之開關S 2、S 4為導通狀態，電流放大電路3 0 . 1至3 0 . 3 2之輸出節點分別降低為色階電位V 1 d至V 3 2 d，同時，電流放大電路3 0 . 3 3至3 0 . 6 4之開關S卜S 3成為導通狀態，電流放大電路3 0 . 3 3至3 0 . 6 4之輸出節點分別升高為色階電位V 3 3 d至V 6 4 d。此時，會成為 V64d>VPC>Vld° 對節點N 3 0、N 3 1分別施加低電位VL與高電位VH之期間，電流放大電路3 0 . 1至3 0 . 3 2之開關S卜S 3為導通狀態，電流放大電路3 0 . 1至3 0 . 3 2之輸出節點分別升高為色階電位V 1 d至V 3 2 d，同時，電流放大電路3 0 . 3 3至3 0 . 6 4之開關S2、S4成為導通狀態，電流放大電路3 0. 3 3至3 0. 6 4之輸出節點分別降低為色階電位V 3 3 d至V 6 4 d。此時，會成為 V64d>VPC>Vld。第7圖為表示第3圖所示之等化器+預充電電路2 6之構成之電路圖。在第7圖中，等化器+預充電電路2 6包含有對應各資料線6所設置之開關S 5，及對應於各相鄰接之2條資料線6所設置之開關S6。開關S5之一方端子接受預充電電位VPC=(VH + VL)/2，其另一方端子與對應之資料線6相連接。預充電電位VPC可以由外部導入，亦可以在内部產生。開關S5對應於預充電信號0 PC已設為活性化位準之「11(南）」位準而設為導通狀態。開關S 5設為導通狀態時，則各資料線6可成為預充電電位VPC。開關S6連接於2 條資料線6之間，對應於等化信號0 EQ已設為活性化位準之「H」位準而變成導通狀態。開關S 6成為導通狀態時，

3]4202.pid 第15頁 200409076 五、發明說明（11) 則η條（其中，η為2以上之整數）資料線6的電位VG1至VGn可以平均化。第8圖為表示第1圖至第7圖所示之彩色液晶顯示裝置之動作的時序圖。第8圖中，在初期狀態中，是等化信號 0 EQ及預充電信號0 PC為非活性化位準之「L(低）」位準，開關S1至S 6為切斷狀態。此時，η條資料線6之電位 V G 1至V G η會分別成為在之前的週期（cycle)已寫入之電位，且為V 1 d至V 6 4 d中之任一電位。又，掃描線4之電位V S —會成為「L」位準，N型電晶體1 1會成為非導通狀態。 _ · 首先在時刻10，等化信號0 EQ成為活性化位準之「H」位準時，各開關S 6設為導通狀態，而使得η條資料線 6互相短路。藉此方式，可使得η條資料線6之電位V G 1至 VGn平均化。此時之各資料線6之電位係依據時刻tO的η條育料線6之電位VG1至VGri而決定’並不是固定值。在時刻 11，等化信號0 EQ成為非活性化位準之「L」位準時，各開關S 6為切斷狀態，而η條資料線6會互相以電性切離。其次，在時刻12，預充電信號0 PC設為活性化位準之 ,「H」位準時，各開關S5變為導通狀態，各資料線6會成為 i充電電位V P C。在時刻t 3，預充電信號0 P 1設為活性化 '準之「L」位準時，各開關S5成為切斷狀態，η條資料線 6會互相以電性切離。接著，在時刻14，例如對節點Ν 3 0、Ν 3 1分別施加高電位V Η及低電位V L，而電流放大電路3 0 . 3 3至3 0 . 6 4之開關 S 1、S3成為導通狀態，同時，電流放大電路3 0 . 1至3 0 . 3 2

314202.ptd 第16頁 200409076 五、發明說明（12) 之開關S2、S4亦成為導通狀態，η條資料線6之電位VG1至 VGn即分別朝向多工器25所連接之驅動電路31或32之輸出電位發生變化。此時，與電流放大電路3 0 . 3 3至3 0 . 6 4中之任一者相連接之資料線6，即藉由推式驅動電路3 1之P型電晶體4 6迅速充電，而與電流放大電路3 0 . 1至3 0 . 3 2中之任一者相連接之貢料線6 ’則措由挽式驅動電路3 2之N型電晶體57迅速放電。接著在時刻15，一條掃描線4之電位V S上升為選擇位準之「H」位準。因此，第7圖之各N型電晶體1 1為導通，各資料線6之電位VG會透過N型電晶體1 1施加至液晶晶胞 2。掃描線4之電位VG如果下降至「L」位準，N型電晶體1 1 即成為非導通’液晶晶胞2之電極間電壓可以措由電容 1 2予以保持。液晶晶胞2會顯不與該電極間電壓之值的光透過率。本第1實施形態中，在電流放大電路30. 1至3 0. 6 4分別設置推式驅動電路3 1、挽式驅動電路3 2及開關S 1、S 2，輸出高於預充電電位VPC的電位之電流放大電路（在第4圖中為3 0 . 3 3至3 0 . 6 4 )係將開關S 1設為導通狀態而只使用推式驅動電路3 1，而輸出低於預充電電位V P C的電位之電流放大電路（在第4圖中為30. 1至3 0. 3 2 )係將開關S2設為導通狀態而只使用挽式驅動電路3 2。又，不連接於資料線6之驅動電路3 1、32則使開關S3、S4為切斷狀態，而停止供給電源電位V D D。因此，可抑制電流放大電路3 0 . 1至3 0 . 6 4的貫

314202.ptd 第17頁 200409076 五、發明說明（13) 通電流為最低限度，以達成耗電量低減化。至於電场效應電晶體1卜4 1至4 4、4 6、5 2至5 5、5 7 可以是 M0S電晶體（Metal 〇xide SemicQnductQre ，

Transistor，金屬氡化物半導體電晶體），也可以是薄電晶體（TFT， Thin Fi lm Transistor)。薄膜電晶體可& 疋以（polysilicon)薄膜或無晶石夕（am〇rph〇us siiic〇> 膜等半導體薄膜所形成者，亦可以是在樹脂基板、玻嘀f 板寺絕緣基板上形成者。 < - 又’第9圖為第1實施形態之變更例的彩色液晶顯吊攀 -黌之色階電位產生電路之構成之電路圖，為與第4圖對之圖。在第9圖中’該色階電位產生電路包含有2組梯製$ 阻電路60、61及64個電流放大電路63·丨至6 3. 64。梯型電％阻電路6 0包含串聯連接於節點n 6 1及N 6 0之間的電阻元件至R 6 5。對節點N 6 0、N 6 1恆時分別施加高電位VH及低電货1 VL。梯型電阻電路60可以產生64個色階電位Via至 V 6 4 a (V 6 4 a > V1 a )。梯型電阻電路6 1包含串聯連接於節點 N 6 3與N 6 2之間的電阻元件R 1至R 6 5。對節點N 6 2、N 6 3恆時 .分別施加低電位VL及高電位VH。梯型電阻電路6 1可產支6 4 &色階電位 Vlb至 V64b(V64b<Vlb)。 ® 電流放大電路63· 1至63· 64分別包含第4圖至第6圖所示之推式驅動電路3 1、挽式驅動電路3 2及開關S 1、S 2。電流放大電路6 3 · 3 3至6 3 · 6 4的推式驅動電路3 1之輸入節點分別接受梯型電阻電路6 0之輸出電位V 3 3 a至V 6 4 a，電流放大電路6 3. 1至6 3 · 3 2之挽式驅動電路3 2之輸入節點接受梯型

314202.ptd 第18頁 200409076 五、發明說明（14) 電阻電路60之輸出電位Via至V3 2a。電流放大電路63 3 6 3 · 6 4之挽式驅動電路3 2之輸入節點分別接受梯型電卩且恭路61之輸出電位V33b至V64b，電流放大電路63·以63 & 之推式驅動電路3 1之輸入節點接受梯型電阻電略6丨之輪3 2 電位V 1 b至V 3 2 b。各推式驅動電路3 1之輸出節點透過出 S1與對應之電流放大電路之輸出節點相連接，各姑 D扰氕驅動電路3 2之輸出節點則透過開關S 2與對應之電流教士杂輸出節點相連接。開關S1至S4係以第4圖至第6圖所說明之時序進行動作。在某週期（c y c 1 e )，如第9圖所示，使電流敌大電 6 3 · 3 3至6 3 · 6 4之開關S卜S 3為導通狀態，並使電流放。路63· 1至63· 32之開關S2、S4為導通狀態，而成為"L 大電 V6 4d>VPC>Vld。在下一個週期，電流放大電路63_ 3 6 4之開關S 2、S 4為導通狀態，同時，電流放大電路6 3 6 3 · 6 3 · 3 2之開關S1、S 3亦成為導通狀態，而成為 1至 V 1 d > V P C > V 6 4 d。在本變更例中，亦可得到與第1银相同之效果。灵轭形態第1 0圖為表示本第1實施形態之變更例的晝像顯厂士置之主要部份之電路圖，係與第2圖對比之圖。第‘’〗、=骏中’本變更例係將第2圖之液晶晶胞2以p型電晶體6 = EUElectroluimnescence，電激發光）元件 6 電晶體65及EL元件6 6串聯連接於電、、译千纟、者。？型坎乃、毛源電位VDD線與共诵+ 位線5之間，Ρ型電晶體6 5之閘極係揸枝从λτ | + 、遇兒 J位知連接於Ν型電晶體丨電容器1 1之間的節點N 11。當對節M a ^ 打即點N 1 1施加色階電位別

第19頁 314202.ptd 200409076 五、發明說明（15) 對P型電晶體6 5流通對應該色階電位之值之電流，而E L元件66會以對應該電流值之光強度發光。EL元件66不需要如液晶晶胞2—樣進行切換所施加之電壓之極性。因此，第4 圖之色階電位產生電路2 4中，節點n 3 0、N 3 1分別固定於高電位VH及低電位VL，只包含電流放大電路30. 1至30· 32之挽式驅動電路3 2，而電流放大電路3 0 · 3 3至3 0 · 6 4則只包含推式驅動電路3 1。本變更例中亦可得到與第1實施形態相同之效果。 —第2實施形 _ 第5圖之推式驅動電路3 1中，由於輸出電位V 0直接回饋（feedback)至差動放大電路40，而且負載電容甚大，所以有產生振盪現象之問題。而在本第2實施形態中可謀求解決該問題。第1 1圖為表示本發明第2實施形態之推式驅動電路7 0 之構成之電路圖。在第1 1圖中，該推式驅動電路7 0係將第 5圖之推式驅動電路3 1之P型電晶體4 6以P型電晶體7 1、N型電晶體7 2、7 3及定電流電路7 4置換者。又，為簡化圖面及說明，以下將用以供給電源至驅動電路之開關S 3、S 4予以 ^略。 P型電晶體7 1，N型電晶體7 2及定電流電路7 4、串聯連接於電源電位VDD線與接地電位GND線之間。p型電晶體71 之閘極接受差動放大電路40之輸出節點N41的電伋V41。N 型電晶體72之閘極與其沒極（drain)相連接。N型電晶體72 構成二極體元件。N塑電晶體7 2之源極（s 〇u r c e )(節點N 7 2 )

____ 314202.ptd 第20頁 200409076 五、發明說明（16) 〜-- 的電位VM施加於N型電晶體44之閑極。定電流電路H由節點N 7 2向接地電位、、六山 GND、、泉*出預定值之定電流I 3。Ν型電晶月Γ带曰接方；包源電位VDD線與輸出節點N46之間，其閘極接文黾晶體71與72間的節點！^71之電位^。 1、人 A明该驅動電路7 〇之動作。該驅動電路7 0中，口： f動放大兒路40之動作，節點N72之電位VM會變得與幸=二即點N45之電位VI相等。亦即，由於難電晶體 =電=體42為串聯連接，p型電晶體“與“構成電流鏡電、對&笔日日體41流通對應於監視（m〇ni tor)電位之值的電流。夕帝::視电位VM比輸入電位v 1高時，流至P型電晶體4 1 I Γ ^方；凌至_電晶體43的電流，節點41之電位V41 ί命Γ藉此方式’流至？型電晶體71之電流會變小，監 Μ带曰當監視電位VM比輸入電位VI低時，流至 N41:::二電流會小於流至_電晶體43之電流，節點电位^會降低。因此，流至p型電晶體？1之電流會又大* =視电位VM會上昇。因此，VM = VI。 N71之\電#\^路74之電流13設定為極小之值，所以，節點之閣值雷;J成為VC=VM+VTN。於此，ντ卿為賭電晶體定為遠，=又、’ 士〇果使Ν型電晶冑73之電流驅動能力設 73進行、万極^ f流電路47之電流驅動能力，則難電晶體之電位器（S〇UrCe f〇11〇Wer)動作，輸出節點N46 入電位=V〇 = VC醫VM = VI。因此，可得相等於輸八电位VI之輸出電位v0〇

第21頁 200409076

本第2實施形態2中，由於對差動放大電路4〇 ,(feedback loop)之電容會成為電晶體44、閘f電容，所以，與直接連接負載電容於差動放大之第5圖之驅動電路3 1相比，其對差動放大電路* $ 迴路之電容會變得極小。因此，驅動電路之回饋盪現象。 Θ發生振又，第1 2A至1 2C圖分別為例示第丨丨圖所示之帝土兩路74之構成之電路圖。在第m圖中，定電流電^^^八电 ^阻元件75及賭電晶體76、77。電阻元件75及 '\ 讎串聯連接於電源電位VDD線與接地電位gnd線之間电=: 型電晶體77則連接於節點N72與接地電位GND線之& i n

電晶體7 6、7 7之閘極共同連接於n型電晶體7 6之及極。N 電晶體7 6與7 7構成電流鏡電路。對電阻元件7 5及n型電曰體7 6流通對應於電阻元件7 5之電阻值之值的一定略包曰免流。而對N型電晶體7 7則流通對應於流至N型電晶體7 6的電流之值的一定電流I 3。第12B圖中，定電流電路74包含N型電晶體78。N型電晶體7 8連接於節點N 7 2與接地電位G N D線之間。其閘極接受 ^定之偏壓（bias)電位VBN。偏壓電位VBN設定為N型電晶 1^7 8在飽和區域進行動作預定位準。藉此，對N型電晶體 7 8流通一定之電流I 3。第12(：圖中，定電流電路7 4包含耗盡型（(16?161；丨〇11” 型電晶體79。N塑電晶體79連接於節點N72與接地電位GND 線之間，其閘極連接於接地電位G N D線。電晶體7 9係以

314202.ptd 第22頁 200409076 五、發明說明（18) 、、-- 即使閘極-源極間之電壓為㈣時，亦流通一定電流13的方式形成。而且，亦可以利用連接於節點N 7 2與接地電線之間的電阻兀件構成定電流電路74。定電流電路4 亦可以為^定電流電路74相同構成。又’第13圖之驅動電路80中，對P型電晶體4卜42之源極、P型電晶體7 1之源極以及N型電晶體7 3之汲極加相互不同之電源電位Vl、V2、v3。又，定電流電略=把 74、47之低電位側端子分別連接於相互不同之電源 V4 V5及V6本、交更例中亦可得到與第i i圖之驅相同之效果。％路7 0 又第14圖之驅動電路81為將第1 1圖之驅動電略差動放大電路40置換成差動放大電路微。差動放 82則為將差動放大電路4〇之P型電晶體4卜42分別置換\ 電阻it件83、84者。電阻元件83、84分別連接 γ VDD線與節點N4卜N42之間。象電位 > μ至N型電晶體4 3之電流與流至N型電晶體4 4之電、六 :計：與流至5電流電％ 45之電流！ i相同。監視電仇；與輛入電位V I相等時，流至N型電晶體4 3之電流與流至_ ^ 晶，44之電流會成為相等。當監視電位〇變得比輸入電位 V I尚日$ _黾bb體4 4之電流會增加，而且n型電晶體4 3之電流會減小，節點N41之電位V41上昇，而p型電晶體71之電流會減小’監視電位V Μ會降低。當監視電位v ^變得比輸入電位VI低，則N型電晶體44之電流會減小，並且N型電晶體43之電流會增加，節點N41之電位V41降低，而P型電晶

314202.ptd 第23頁 200409076 五、發明說明（19) 體7 1之電流會增加，監視電位VM會上昇。因此，仏而保持為與輸人電位VI相同之位準，而成為Vq=電位 •交更例中亦可得到與第1丨圖之驅動電路7 〇相同之本第3實施形_ 双果。第1 5圖為表示本發明第3實施形態的推式驅動_ 之構成之電路圖。在第15圖中，該驅動電路8 ^路85 之驅動電路80之差動放大電路4〇置換為第6圖之差、卑’ 1圖电路5 0 ’並將p型電晶體7丨及定電流電路7 4分別置 = 1流電路86及N型電晶體87者。定電流電路86連於^定，位VDD線與節點N71之間，由電源電位騰流入=源之定電流I 3至節點N71。N型電晶體87連接於節點、=值地電位GND線之間，其閘極接受差動放大電路5〇之點N 5 2之電位v 5 2。早別出節、/、人，5兒明該驅動電路8 5之動作。該驅動電路8 於差，放大電路5〇之動作，監視電位VM會成為與輸入=由 vi相等。換言之，由於p型電晶體53與N型電晶體/ =位連接N型電晶體54與55構成電流鏡電路，所以，對n型t聯體5 4流通對應於監視電位VM之值的電流。 ’電晶 9% 當監視電位VM比輸入電位VI高時，流至N型電曰贿带付變得曰比流至搜電曰曰曰體52之電流小，故節zΓ52之电4 2會上幵。藉此，流至Ν型電晶體_8 7之電流會鐵大監視電位VM會降低。當監視電位VM比輪入電位vi&日=，二至Ν型電晶體54之電流會變得比流至ρ型電晶體“之^二抓大’故節點Ν52之電位V52會下降。因此，流至Ν型電

3]4202.ptd η 第24頁 200409076 五、發明說明（20) 監視電位VM會上昇，因此，會成為 8 7電流會變小 VM二 VL· 因為定電流電路8 6之電流I 3設定為極小之值，所以^ 點N7 1之電位VC會成為VC = VM + VTM。當N型電晶體γ3之兩、、穿驅動能力設定為遠大於定電流電路4 7之電流驅動能力時，則Ν型電晶體73進行源極隨耦器動作，輸出節點Ν46之電 V0即會成為V0 --VC-VTN4MH。因此，可得到與輪入電立 V I相等位準之輸出電位v 0。本第3實施形態中，對差動放大電路5〇之回饋迴路電容會成為電晶體53、72、73之閘極電容，所以與直^ 接於負載電容差動放大電路40的第5圖之驅動電路、31相連比，對差動放大電路5 0之回饋迴路的電容會變得报此，於驅動電路85並不會發生振盪現象。曰 ' 、^。因又，第1 6 Α至1 6 C圖為分別例示第丨5圖中所示—命、電路86之構成之電路圖。第16A圖中，定電流電路型電晶體88、89及電阻元件90。p型電晶體88及帝匕= 9〇。P型電晶體88及電阻元件90串聯連接於電=卩=件與接地電位GND線之間，p型電晶體89係連接於/ ⑽線 VDD線與節點NT1之間。p型電晶體⑽、μ之閘極=電位於P型電晶體88之汲極。p型電晶體88與89構 ^通連接。對P型電晶體88及電阻元件89流通對應於叫鏡^ %丨且7L件路。對P型電晶體88及電阻元件89流通對應於電^鏡電之電阻值之值的一定值。對P型電晶體8 9則流通=件9 0 至P型電晶體88之汲極。p型電晶體88與㈣構、愿於流路。對雷具艚^ A$机鏡電 90

200409076 五、發明說明（21) 之電阻值之值的一定值。對P型電晶體8 9則流通對應於流至P型電晶體8 8之電流之值的一定電流I 3。第16B圖中，定電流電路86包含P型電晶體91。p型電晶體9 1連接於電源電位VDD線與節點N7 1之間，其閘極接受一定之偏壓電位V B P。偏壓電位V B P設定為p型電晶體g 1在 I包和區域進行動作之預定位準。藉此，對p型電晶體g 1流通一定電流I 3。第16C圖中，定電流電路86包含耗盡型p型電晶體92。 P型電晶體92連接在電源電位VDD線與節點N71之間，其閑 •連接於電源電位VDD線。P型電晶體92係以即使閘極-源極之間的電壓為0 V時，亦可流通一疋電流I 3之方式形成。而且，亦可以利用連接於電源電位VDD線與節點N71之間的電阻元件構成定電流電路8 6。將定電流電路5 1做成與定電流電路8 6相同構成亦可。又’第1 7圖之驅動電路9 5為將弟1 5圖之驅動電路8 5之差動放大電路5 0以差動放大電路9 6置換者。差動放大電路 9 6為將差動放大電路5 0之N型電晶體5 4、5 5以電阻元件 97、98置換者。電阻元件97、98分別連接於節點N52、N53 ^接地電位GND線之間。流至P型電晶體5 2之電流與流至p Θ電晶體5 3之電流之合計會變成與流至定電流電路5 1之電流I 1相等。監視電位VM與輸入電位V I相等時，p型電晶體 5 2之電流與P型電晶體5 3之電流會成為相等。當監視電位 VM變得大於輸入電位V I時，則P型電晶體5 3之電流即減小’同時P型電晶體5 2之電流會增加，節點5 2之電位V 5 2上

314202.ptd 第26頁 200409076 五、發明說明（22) 昇，N型電晶之電流會增加，監合監視電位VM變得比輸入電位v丨低 '田會增加，且P型電晶體52之電二、咸則㈣電晶體53之電流 V52降低，而N型電晶體87之電流’節點N52之電位上昇。因此，監視電位VM可；；：；小，監視電位VM則會 VD-VT 士科由η 士+ J保才寸在輪入電位VI，而成為 m。本玄更例中亦可得到與第15圖之驅動電路85相同 =:第18圖之驅動電路1〇〇為將之至動放大電路50置換成第5圖夕至& 1 ^ ^ 電晶俨Μ β 5 ~弟5Θ之I動放大電路40者。Ν型迅日日肢87之閘極接文郎點N41之電位ν4ι，ν型電晶體閘極則接受監視電位VM。在監時，产$ P刑帝曰雕d,隹I視包位VM比輸入電位^高 ^ ^ 之電流會變得比流至_電晶體43之 ::大而:點N41之電位V41會上昇，Ν型電晶體8 V!低時，流至p型带Λϋ在監視電位VM比輸入電位 43之㊣泣丨、%日日肢41之電流會變成比流至N型電晶體帝泣I :二、’ 點N41之電位V41會降低’ N型電晶體87之宅"丨L晋減小，監視電位_則會上合施形態— ，19,為表示本發明第4實施形態的挽式驅動電路ι〇5 ϊίί之圖，係與第6圖相對比之圖。在第19圖中， ^ = B二路1 Ο 5為將第6圖之驅動電路3 2之㈣電晶體5 7以P 型毛日日體106至108及定電流電路1〇9置換者。如前所述，

314202.ptd 第27頁 200409076 五、發明說明（23) 為了圖面及說明之簡単化’將電源供給用之開關$ 4 略。以省 P型電晶體1 0 6、1 0 7及定電流電路i 〇 9串聯連接於灸電位VDD線與接地電位GND線之間。p型電晶體i 〇 6之間i線受節點N52之電位V52。P型電晶體53之閘極^受p型轾 1 0 6與1 0 7之間之節點N 1 0 6之電位VM。P型電晶體} 〇 7之晶體與其汲極（節點N 1 0 7 )相連接。p型電晶體丨〇θ7^成二极2槌件。定電流電路1 0 9由節點n 1 〇 7向接地電位GND線流^也元 ^之定電流13。P型電晶體108連接於輸出節點^以與預定零位GND線之間，其閘極接受節點N1〇7之電位vc。地監視電位VM可藉由差動放大電路5 〇的動作，而輸入電位v I。亦即，在監視電位VM比輸入電位v丨高聍持於型電晶體5 4之電流會變得比p型電晶體5 2之電流小，:’ N N 5 2之電位V 5 2上昇，流經p型電晶體！〇 6之電流減小，郎點視電位VM會降低。當監視電位VM比輸入電位v丨低時，而監電晶體5 4之電流變得比p型電晶體5 2之電流大，節點電位V52會降低，流經p型電晶體i 〇6電流增加，監視泰52之 VM上昇。因此，會成為vm = VI。电位 a μ使p型龟日日肢1 〇 7之電流驅動能力遠大於定電流電路界9之定電流13時，節點Ν107之電位VC即變成VOVM-丨包 V Τ Ρ | 。在此，ν Τ Ρ為ρ型電晶體之閾值電壓。而在使ρ型電晶體1 0 8之電流驅動能力為比定電流電路5 6之定電流丨2相比為很大時，輸出電位V〇即成為v〇 = vc+ I ντρ丨丨 VTMI +| VTPI =VM=VI〇

314202.ptd 第28頁 200409076 五、發明說明（24) 在本第4實施形態中，因為對差動放大電路5 0的回I虫迴路之電容會成為電晶體5 3、1 0 7、1 〇 8之閘極電容，所以與直接連接於負載電容差動放大電路5 〇的第6圖之驅動電路3 2相比，對差動放大電路5 0之回饋迴路之電容會變得很小。因此，於驅動電路1 〇 5並不會發生振盪現象。第2 0圖之驅動電路1 1 〇為將第1 9圖之驅動電路1 〇 5之p 型電晶體1 0 6及定電流電路1 0 9分別置換成定電流電路π 1 及N型電晶體1丨2者。定電流電路1 1 1由電源電位VDD線向節點N 1 0 6流入預定值之定電流I 3。N型電晶體1 1 2係連接於節點N 1 0 7與接地電位g N D線之間，其閘極接受節點n 5 2之電位 V 5 2。當監視電位VM變得比輸入電位V I高，節點N 5 2之電位 V52即上昇，流至！^型電晶體122之電流增加，而監視電位 VM會下降。若監視電位”變得比輸入電位v丨低，則節點 N52之電位V52下降，流至N型電晶體U2之電流減小，監視電位VM會上昇。因此，會成為VM = VI，V0 = VI。在本變更例中亦可得到與第1 9圖之驅動電路1 〇 5相同之效果。第2 1圖之驅動電路u 5為將第丨9 η，換成第5圖之差動放大電路：〇;路=見至 =位=M、交侍比輸入電位VI高時，則節點N4i之電位yd上昇 ^至P!黾日日體1 〇 6之電流會減小，監視電位γΜ合降 Γ 視電位VM變得比輸入電位VI低時，節點^之電 S曰卜’流至授電晶體1〇6之電流增加，監視電位 :^ 。因此，會成為VM = VI，= 。在本變更例中亦可得到與第19圖之驅動電路1〇5相同之效果。义更例中齐 ilti ι·1

200409076 五、發明說明（25) 一 " ' --〜 -___ 第5實施形態第2 2圖為表示本發明第5實施形能推 12。之構成之電路圖。第22圖； = 挽式驅動電路

;之推式驅動電路7。與第2 〇圖之挽式驅動電路）i二為二11 者。推式驅動電路70之輸入節點N45與挽式驅動電路H 式驅動電路i i。之輸出節點互力二路接7:之私出郎點晴挽當輸出電位V0比輸入電位VI高時才i源極間之電壓會變得比n型電晶體7 3之閣值電ς二閘 •I電晶體73成為非導诵，卄B D圳不η Α值电& VTN小， Μ之兩嬋合料彳曰+ D 亚且P型電晶體1〇8之源極—閘極間之电壓m & P型電晶M 10 大，P型電晶體108導通，輸出電位v〇降低:ντρ之絶對值在輸出電位V0比輸入電位ν丨低時，蝴極-閘極間之電壓會變得比ρ型H日肢1〇8之源絕對值小，Ρ型電晶體1〇8成= ; 0二'閾值電壓VTP之之閘極-源極間之電壓會變得大於N型電 =VI v通，輸出電位vo會上昇。因此會成為該驅動電路120可當做第4圖及第5圖的推式驅動猶或挽式驅動電路32使用。在驅動電路1 20做為推式驅動，，用時’放電用p型電晶體败電流^動推能式力= 疋為逖小於充電用N型電晶體7 3之電流驅動能力之位準。在驅動電路1 20做為挽式驅動電路32使用時，充晶體73之電流驅動能力可設定為遠小於放電用p型電晶體包

314202.pid

_ 第30頁 200409076 五、發明說明（26) 1 0 8之電流驅動能力之位準。因此，可減少驅動電路3卜 3 2之貫通電流，而達成耗電量之低減化。在本第5實施形態中，可得到與第2實施形態相同之效果之外，還可以達成耗電量低減化。以下，就各種變更例予以說明。第2 3圖之推挽式驅動電路1 2 5係為第1 5圖之推式驅動電路8 5與第2 1圖之挽式驅動電路1 1 5組合所成者。推式驅動電路8 5之輸入節點N 4 5與挽式驅動電路1 1 5之輸入節點互相連接，而推式驅動電路 8 5之輸出節點N 4 6與挽式驅動電路1 1 5之輸出節點互相連接。在本變更例中亦可得到第2 2圖之驅動電路1 2 0相同之效果。第2 4圖之推挽式驅動電路1 3 0係為第1 1圖之推式驅動電路70與第21圖之挽式驅動電路1 15組合所成者。第25圖之推挽式驅動電路1 3 1為第1 5圖之推式驅動電路8 5與第2 0 圖之挽式驅動電路1 1 0組合所成者。這些變更例亦可得到與第2 2圖之驅動電路1 2 0相同之效果。又’在推挽式驅動電路120、125、130、131之任一者之中，可省略定電流電路47、56中之任一方，或雙方均省略亦可。第 6實施形態第2 6圖為表示本發明第6實施形態的推挽式驅動電路 1 3 5之構成之電路圖。參照第2 6圖，該驅動電路1 3 5為對第 1 1圖之推式驅動電路7 0追加P型電晶體1 3 6、1 3 7者。P型電晶體1 3 6及定電流電路7 4係串聯連接於節點N 7 2與接地電位 GND線之間。P型電晶體1 3 6之閘極與其汲極（節點N 1 3 6 )相

314202.ptd 第31頁 200409076 五、發明說明（27) 連接。P型電晶體1 3 6構成二極體元件。P型電晶體1 3 7連接在輸出節點N 4 6與接地電位G N D線之間，其閘極接受節點 N13 6之電位VC1。因為差動放大電路40之動作，節點N72之電位VM會成為VM = VI。因此，節點N71之電位VC會成為VOVI+VTN，節點N136之電位VC1會成為VC卜VI-| VTPI 。在輸出電位V0 比輸入電位V I高時，N型電晶體73成為非導通，同時P型電晶體1 3 7為導通。在輸出電位V0比輸入電位V I低時，P型電晶體1 3 7為非導通，同時N型電晶體7 3為導通。因此，會成 #V0=VI〇在本第6實施形態中可得到與第5實施形態相同效果之外，因為設定差動放大電路為1個，故可使所佔用面積減 /J、〇又，定電流電路47亦可予以省略。第7實施形態第2 7圖為表示本發明第7實施形態的推挽式驅動電路 1 4 0之構成之電路圖。參照第2 7圖，該驅動電路1 4 0為在第 2 0圖之挽式驅動電路1 1 0上再追加N型電晶體1 4 1、1 4 2者。電流電路1 1 1及N型電晶體1 4 1串聯連接於電源電位VDD線節點N 1 0 6之間，N型電晶體1 4 1之閘極與其汲極（節點 N 1 1 1 )相連接。N型電晶體1 4 1構成二極體元件。N型電晶體 1 4 2連接於電源電位V D D線與輸出節點N 5 6之間，其閘極接受節點N1 1 1之電位VC1。因為差動放大電路5 0之動作，節點N 1 0 6之電位VM會成

314202.ptd 第32頁 200409076 五、發明說明（28) 一·---— 為VM VI因此，節點N111之電位vci成為VC1=VI+VTN,節點二10 7之:位vc成為VC = VI- | VTPI 。當輪出電位v〇比輸入电位V I阿日寸，N型電晶體1 4 2為非導通，同時p型電晶體 108為導通。當輪出電位vo比輪入電位VI低時，ρ型電晶組體 |=非導通’同時_電晶體142為導通。因此，會成為在本第7實施形態中亦可得到與第6實施形態相果。又’定電流電路5 6亦可以省略。第j實施开多〜態第28圖為表示本發明第8實施形態的推式驅動電路1 5〇之構成之包路圖。在第28圖中，該驅動電路15〇包含位準移位（level shift)電路151、上拉（puUup)電路155及定電流電路1 5 8。 ^位準移位電路151包含串聯連接於電源電位v11(15V) 之即點與接地電位gnd之節點之間的定電流電路丨52，電晶體153’及P型電晶體154。_電晶體153之閘極與其汲極（節點N1 52)相連接。N型電晶體} 53構成二極體元件。 P型電晶體154之閘極接受輸入節點N45之電位VI。定電流包=1 5 2之包流驅動能力設定為遠小於電晶體1 $ 3、j 5 4之電〉驅動能之位準。 P型電晶體1 5 4之源極（節點N丨5 3 )之電位v丨5 3成為 V\53 = VH| VTP| ，_電晶體153之汲極（節點N152)之電位Π52成為V152 = VI+丨ντρ丨+Vtn。因此，位電路

314202.ptd r q (：| 第33頁 200409076 五、發明說明（29) 1 5 1會輸出將輸入電位v I只位準移位了 VI 52。

VTPI + VTN之電位上拉電路155包含串聯連接於電源點與輸出節點N46之間的N型電晶體i f即定電流電路i 58連接於輸*節點N46與 ^ ^曰=彳7。間。賭電晶體156之閘極接受位準 ^电位GND、，泉之位V152。P型電晶體157之：立電路輸出電 Μ 1 5 7模# - Μ M f杜 3極/及極相連接。p型電晶體1 5 /構成一極肢7〇件。由於n剞雷曰w τ Γ n 从们9，蚀i ^4厂丄體1 56以設定電源電 ml Λ Λ ,Λ ^ ^ ^ ^ t . M 156^ •打戶“的源極隨叙器動作。定電流電路i58之電流驅動能力設定為遠小於電晶體156、157之電流驅動能力之位準。 N塑電晶體156之源極（節點N156)之電位V156成為 V156 = V152-VTN = VI+| VTPI 。輸出節點 N46之電位 v〇成為 VO=V156-|VTP|=VI〇在本第8實施形態中因為完全不會回饋輸出電位v〇，所以於驅動電路1 5 0中不會發生振盪現象。 H施形態第2 9圖為表示本發明第9實施形態的挽式驅動電路1 6 〇罗構成之電路圖。第2 9圖中，該驅動電路1 β 〇包含位準移位電路161，定電流電路165及下拉（pulld〇wn)電路U6。位準移位電路1 6 1包含串聯連接於電源電位V 1 3 (1 5 V ) 的節點與電源電位V 1 4 ( - 1 0V )的節點之間的N型電晶體 1 6 2 ’ P型電晶體1 6 3及定電流電路1 6 4。N型電晶體1 6 2之問

k 麵 314202.ptd 第34頁 200409076 五、發明說明（30) 極接受輸入節點N55之電位。 a 極（節點N163)相連接。p型電晶//6曰::3之間極與其沒電流電路164之電流驅動能力I = ^成二極體元件 1 63之電流驅動能力之位準。又疋為遂小於電晶體定 62、 N型電晶體1 6 2之、、原# ^ ¥162^11了1^。？型電晶|#二點1'1162)之電位乂162成為 V163’成為V163 = VI—‘ 極上節·點N163)之電位 161會輸出將輸人電位VI只位 ^，此’位準移位電路位V163。丰私位了 —VTN-IVTPI之電定電流電路165連接於電 11 #"、〇 N56之間。下拉電路166包含串車技^之節點與輪出節 VI 5 (-10V)之節點盥輸出節^ f接於電源電位型電晶體167。P型電晶體^/166之間的㈣電晶體168及,

Vl63〇 t^a ^ 161 N型電晶體1 6 7構成-極雕开# 竭極/、其汲極相連接。源電位V i 5以在^和―^^牛㈣由，於P型電晶體職定電行所謂的源極隨耦器動作。、ώ所以嗖電晶體1 68進力設定為遠小於電曰_ 167 %沭乾路165之電流驅動能 p型雨曰麟^/日 168的電流驅動能力之位準。川…。;N167)的電位川7成為 V0 = VU7 + VTN = VI。 _ Π。輸出節點N56之電位V0成為在本第9貝妩形怨中亦可得到與第8實施形態相同之效果0 —第—坚—JI__

314202.ptd 第35頁 200409076 五、發明說明（31) 第30圖為表示本發明第1 0實施形態的推挽式驅動* 170之構成之電路圖。第30圖中，該驅動電路π〇為第之推式驅動電路150，與第29圖之挽式驅動電路/6〇之組2 者。位準移位電路1 5 1之Ρ型電晶體1 5 4之閘極及位準移^立β 電路1 6 1之Ν型電晶體1 6 2之閘極會接受輸入節點ν 1 7 1之泰位VI。上拉電路155之Ρ型電晶體157的汲極以及下拉電ς 1 6 6之Ν型電晶體1 6 7的汲極均連接至輸出節點ν 1 7 2。當輸出電位vo比輸入電位vi高時，上拉電路155之電體1 5 6、1 5 7成為非導通，同時下拉電路1 6 6之電晶體ι >7、168為導通，輸出電位VO會下降。而當輪出電1立\〇比輸入電位V I低時，下拉電路1 6 6之電晶體1 6 7、1 6 8成為非導通，而上拉電路15 5之電晶體156、15 7為導通，輸出電位V0會上昇。因此，會成為ν〇 = νι。該驅動電路1 7 〇可以作為弟4圖及第5圖之推式驅動電路3 1或挽式驅動電路3 2使用。當驅動電路1 7 〇作為推式驅動電路3 1使用時，下拉電路1 6 6之電晶體1 6 7、1 6 8之電流驅動能力可設定為十分小於上拉電路1 5 5之電晶體1 5 6、 1 57之電流驅動能力之位準。而當驅動電路1 70作為挽式驅動電路3 2使用時，上拉電路1 5之電晶體1 5 6、1 5 7之電流驅 Θ能力可設定為遠小於下拉電路1 6 6之電晶體1 6 7、1 6 8的電流驅動能力之位準。因此，可減小驅動電路3 1、3 2之貫通電流，而可達成耗電量低減化。在本第1 0實施形態中亦可得到與第8實施形態相同之效果之外，可達成耗電量低減化。

314202.ptd 第36頁 200409076 五、發明說明（32) 弟3 1圖為表示本第1 0實施形態的變更例之推挽式驅動電路175之構成之電路圖。在第31圖中，該推挽式驅動電路175為將弟30圖之推挽式驅動電路17〇的位準移位電路 15卜152分別以位準移位電路176、置換者。位準移位 ^ 、所付者。位準移位電路1 78為將位準移位電路 /路at電阻元件179置換者。電阻元件之包阻值设定在電阻元件1 7 7、1 7 g流通與定電流包路1 5 2、1 6 4相同程度之電流之值。在本變更例中亦可得到與第30圖之推挽式驅動電路i 7〇相同之效果。又，在推挽式驅動電路】7 〇、i 7 5之任一者之中，可省略定電流電路158、165的任一方，或雙方均省略亦可。第11實麵」^態第3 2圖為表示本發明第丨i實施形態的附有偏壓 (〇 f/ s e t)補償機能之推式驅動電路1 8 〇之構成之電路圖。在第3 2圖中’該附有偏壓補償機能的推式驅動電路1 8 0含驅動電路7 0、電容器1 8 1及開關S 1 1至S 1 3。驅動電路7 0為與第1 1圖所示者相同。電容器1 8丨及開關S丨丨至s 1 3，會在由於驅動電路7 〇之電晶體的閾值電壓之參差不齊等導玫在驅動f路7 0之輸入電位v丨及輸出電位v〇間產生電位差，亦即偏壓電壓V.OF時，構成用以補償該偏壓電壓v〇f的偏壓補償電路。換3之’開關s丨丨連接於輸入節點n 4 5與n型電晶體4 3 的問極之間。電容器1 8 1及開關S 1 2串聯連接於N型電晶體

314202.ptd 第37頁 200409076 五、發明說明（33) 4 3之閘極與輸出節點N 4 5之間，開關s 1 3連接於輸入節點 N 4 5與電容器181及開關S1 2間的節點之間。各開關SI 1至 5 1 3可以是P型電晶體、N型電晶體，或p型電晶體及N型電晶體並聯連接而成者。各開關S 11至s 1 3可利用控制信號 (未圖示）進行導通/切斷控制。以下，就驅動電路1之輪出電位V0只比輸入電位v !低偏壓電壓V0F之情形予以說明。參照第3 3圖，初期狀態中，所有開關S1 1至S1 3為切斷狀態。在某時刻11，如將開 1 1、S 1 2设為導通狀態’則輸出電位vq會成為 .働= VI-V0F，電容器1S1充電為偏壓電壓”卜其次’在時刻t 2，將開關s 1 1、S 1 2設為導通狀態時，則偏壓電壓V0F會在電容器i 8丨保持。接著，在時刻t 3，將開關S 1 3設為導通狀態時，則n型電晶體4 3之閘極電位V 4 3 會成為VI+V0F。結果，驅動電路之輸出電位V〇，會成為 VO = VI+V〇F-V〇F = VI，而抵消驅動電路7〇之偏壓電壓V0F。本第1 1實施形態可以抵消驅動電路7 〇之偏壓電壓 V〇F，使輸出電位vo與輸入電位v丨精確地成為一致。以上雖在本第1丨實施形態中，關於抵消驅動電路7 0之 |壓電壓V0F之情形加以說明，但是當然也可以用相同方方抵消驅動電路3卜32、8〇、8卜85、95、1〇〇、1〇5、 115、135、140、150，及 160之偏壓電壓 V0F。又’補償偏壓電壓V0F之動作，如第34圖所示，將第i 條（其中1為1以上之整數）掃描線4之電位vs i由「Η」位準降低為「L」位準，再將第i + 1條掃描線4之電位VS i + 1，由

200409076 五、發明說明（34) 厂」位準上升為「H」位準的遮沒（blanking)期間進行可。或是補償偏壓電壓V0F之動作，亦可在2個訊框 ’' (frame)間的遮沒期間進行。若在遮沒期間進行偏壓電厣 V0F補償動作，並不會因為該動作而使得晝像顯示頻率二低。牛第1 2實施形態第3 5圖為表不本發明第1 2實施形態的附有偏壓補俨能的推挽式驅動電路1 85之構成之電路圖。第35圖中，^钱驅動電路1 8 5具備有第2 2圖之驅動電路1 2 〇、電容器丨8 6 Λ 1 8 6 b，及開關 S 1 1 a至 S 1 4 a及 S 11 b至 S 1 4 b。 S、開關S 1 1 a、S1 1 b分別連接於輸入節點N 4 5與驅動兩 70、115之N型電晶體43、52之閘極之間。電容器186^ 關S12a係串聯連接於驅動電路7〇之N型電晶體43之閘 $ 型電晶體73之源極（節點N73)之間。電容器186b及開” ^ S12b係串聯連接於驅動電路11〇之p型電晶體52之閘極鱼型電晶體1〇8之源極（節點N56)之間。開關Sl3a係連入節點N45與電容器186a及開關S12a間的節點之間。開、= S13b係連接於輸入節點N45與電容器U6b及開關si = 間。開關Sl4a、S14b係分別連接於節點N? 輸出節點N4 6之間。 /、右Η 驅動電路185之動作。在初期狀態，所 =關SHa至S14a、⑴此S14b係言史為刻中，將開關 Slla、S12a、Sllb、、、*、 . 節點N73、N5 6之電位V73、V56即分別6又為‘通狀悲吋，包π v μ 即刀別成為V73 = VI -VOFa，

3l4202.ptd 第39頁

200409076 五、發明說明（35) V56 = VI-V0Fb，電容器186a、186b即可分別充電為偏壓電壓 VOFa、 VOFb。然後，當開關S1 1 a、S1 2 a、S 1 1 b、S 1 2 b設為切斷狀態時，則偏壓電壓VOFa、VOFb可分別於電容器186a、186b保持。其後，在開關SI 3a、SI 3b設為導通狀態時，驅動電路 7 0、1 1 0之N型電晶體4 3、5 2之閘極電位即會分別成為 VI+VOFa，VI+VOFb。其結果，驅動電路70、110之輸出電位 V73、V5 6會分別成為 V73 = VI+V0Fa-V0Fa = VI， V56 = VI+VOFb-VOFb = VI，驅動電路70、110之偏壓電壓 •)Fa、VOFb即會被抵消。最後，在開關SI 4a、SI 4b為導通狀態時，即成為V0 = VI。該驅動電路1 8 5可用為第4圖及第5圖之推式驅動電路 3 1或挽式驅動電路3 2。驅動電路1 8 5在用為推式驅動電路 3 1時’放電用P型電晶體1 0 8之電流驅動能力可設定為遠小於充電用N型電晶體7 3之電流驅動能力之位準。驅動電路· 1 8 5在用為挽式驅動電路3 2時’充電用N型電晶體7 3之電流驅動能力，可設為遠小於放電用P型電晶體1 0 8之電流驅動能力之位準。因此，可減小驅動電路3 1、3 2之貫通電流，且可達成低減化。 ® 本第1 2實施形態中，可得到無偏壓電壓，及耗電量小之驅動電路1 8 5。第1 3實施形態第3 6圖為表示本發明第1 3實施形態的附有偏壓補償機能之驅動電路1 9 0之構成的電路方塊圖。第3 6圖中，該附

314202.ptd 第40頁 200409076 五、發明說明（36) 有偏壓補偵機能之驅動電路1 g 〇為在第3 q圖之驅動電路1 7 q 上追加了電谷裔1 9 1 a、1 9 1 b及開關S 1 1 a至S 1 4 a、S1 1 b至 SI 4b者。開關S 1 1 a、S 1 1 b分別連接於輸入節點N i 9 〇與電晶體 1 5 4、1 6 2之閘極（節點 |\j 1 7 1 a、N 1 7 1 b )之間。開關 s 1 4 a、 S 1 4b分別連接於輸出節點N丨9丨與電晶體丨5 7、i 6 7的汲極 (節點N17 2a、N172b)之間。電容器191a及開關S12a串聯連接於節點N1 71a與N 172a之間。電容器191b及開關SI 2b串聯連接於節點N 1 7 1 b與N 1 7 2 b之間。開關S 1 3 a連接於輸入節點 N 1 9 0與電容器1 9 1 a及開關S 1 2 a間之節點N 1 9 1 a之間。開關 S 1 3 b連接於輸入節點n 1 9 0與電容器1 9 1 b及開關S 1 2 b間之節點N 1 9 1 b之間。接者’ s兒明遠驅動電路1 9 〇之動作。首先在初期狀恶’所有開關S 1 1 a至S 1 4 a，S 1 1 b至S 1 4 b設為切斷狀態，在某時刻將開關S 1 1 a、S 1 2 a、S 11 b、及S 1 2 b設為導通狀態時’節點N 1 7 2 a、N 1 7 2 b之電位V172a、V172 b分別成為 V172a=VI-VOFa， V172b=VI-VOFb，電容器 191a、 191b則分別充電為偏壓電壓VOFa、VOFb。其次，如使開關SI la、S12a、SI lb、SI 2b為切斷狀態’則偏壓電壓V 0 F a、V 0 F b分別保持於電容器1 9 1 a、 1 9 1 b。接著，當開關s 1 3a、S 1 3b為導通狀態時，電晶體 154、162之閘極電位即分別成為VI+VOFa、VI+VOFb。結果，節點N1 72a、N1 72b之電位VI 72a、VI 72b分別成為 V172a=VI+V0Fa-V0Fa=VI， V172b:VI+V0Fb-V0Fb=VI，驅動

314202.ptd 第41頁 200409076 五、發明說明（37) 電路170之偏壓電壓VOFa、VOFb即會被抵消。最後，開關 S14a、S14b為導通狀態，即成為V0 = VI。該驅動電路1 9 0可用為第4圖及第5圖的推式驅動電路 3 1或挽式驅動電路3 2。驅動電路1 9 0在用為推式驅動電路 3 1時，電晶體1 6 7、1 6 8之電流驅動能力可設定為遠小於電晶體1 5 6、1 5 7之電流驅動能力之位準。而在驅動電路1 9 0 用為挽式驅動電路3 2時，電晶體1 5 6、1 5 7之電流驅動能力可設定為遠小於電晶體1 6 7、1 6 8之電流驅動能力之位準。因此，可減小驅動電路3 1、3 2之貫通電流，且可達成耗電參低減化。在本第1 3實施形態中，可得到無偏壓電壓，且耗電量小之驅動電路1 9 0。以上所述實施形態各點僅為例示，並非為限制範圍。本發明之範圍並非以上所述之說明，而係如申請專利範圍所示，而且包含與申請專利範圍相等意義以及範圍内之所有變更。

314202.ptd 第 42 頁 200409076 圖式簡單說明 [圖式簡單說明] 第1圖為表示本發明第1實施形態的彩色液晶顯示裝置之全體構成方塊圖。第2圖為與第1圖所示之液晶晶胞對應設置的液晶驅動電路之構成的電路圖。第3圖為表示第1圖所示之水平掃描電路之構成的方塊圖。第4圖為表示第3圖所示之色階電位產生電路之構成的電路圖。第5圖為表示第4圖所示之推式驅動電路之構成的電路圖。第6圖為表示第4圖所示之挽式驅動電路之構成的電路圖。第7圖為表示第3圖所示之等化器+預充電電路之構成的電路圖。第8圖為第1至7圖所示之表示彩色液晶顯示裝置之動作的電路圖。第9圖表示第1實施形態的變更例之電路圖。第1 0圖表示第1實施形態的其他變更例之電路圖。第1 1圖為表示本發明第2實施形態的推式驅動電路之構成的電路圖。第1 2A至1 2C圖分別為例示第1 1圖中所示之定電流電路之構成的電路圖。第1 3圖為表示第2實施形態之變更例的電路圖。

314202.ptd 第43頁 200409076 圖式簡單說明第1 4圖為表示第2實施形態的其他變更例之電路圖。第1 5圖為表示本發明第3實施形態的推式驅動電路之構成的電路圖。第1 6 A至1 6 C圖分別為例示第1 5圖中所示之定電流電路之構成的電路圖。第1 7圖為表示第3實施形態的變更例之電路圖。第1 8圖為表示第3實施形態的其他變更例之電路圖。第1 9圖為表示本發明第4實施形態的挽式驅動電路之 ‘構成的電路圖。春第2 0圖為表示第4實施形態的變更例之電路圖。第2 1圖為表示第4實施形態的其他變更例之電路圖。第2 2圖為表示本發明第5實施形態的推挽式 (push-pull)驅動電路之構成之電路圖。第23圖為表示第5實施形態的變更例之電路圖。第2 4圖為表示第5實施形態的其他變更例之電路圖。第2 5圖為表示第5實施形態的其他變更例之電路圖。第2 6圖為表示本發明第6實施形態的推挽式驅動電路之構成的電路圖。第2 7圖為表示本發明第7實施形態的推挽式驅動電路，構成的電路圖。第2 8圖為表示本發明第8實施形態的推式驅動電路之構成的電路圖。第2 9圖為表示本發明第9實施形態的挽式驅動電路之構成的電路圖。

314202.ptd 第44頁 200409076 圖式簡單說明第3 0圖為表示本發明第1 0實施形態的推挽式驅動電路之構成的電路圖。第3 1圖為表示第1 0實施形態的變更例之電路圖。第3 2圖為表示本發明第1 1實施形態的附有偏壓 (〇f f s e t )補償機能白勺推式馬區動電路構成之電路圖。第3 3圖為表示第3 2圖所示之附有偏壓補償機能的推式驅動電路之動作的時序圖（t i m e c h a r 1 )。第3 4圖為表示第3 2圖所示之附有偏壓補償機能的推式驅動電路之動作之其他時序圖。第3 5圖為表示本發明第1 3實施形態的附有偏壓補償機能之推挽式驅動電路的構成之電路圖。第3 6圖為表示本發明第1 4實施形態的附有偏壓補償機能之推挽式驅動電路構成之電路圖。第3 7圖為表示習知液晶顯示裝置之色階電位產生電路的構成之電路圖。弟3 8圖為表不習知電流放大電路的構成之電路圖。 1 液晶面板 2 液晶晶胞 2 a 電極 3 晝素 4 掃描線 5 共通電位線 6 貢料線 Ί 垂直掃描電路 8 水平掃描電路 10 液晶驅動電路 11、 41至 44、 46、 52至 55、 57、 65、 71至 73、 76、 77、 79、 87、 88、 89、 91、 92、 106至 108、 112、 136、 137、

314202.ptd 第45頁 200409076

圖式簡單說明 141 142 153、 154> 156、 157、 162 163' 167 168 電晶體 12、 18卜 18C i a、 186b 、191 a 、191b 電容器 21 移位暫存器 22、 23 資料閂鎖電路 24 色階電位產生電路 25 多工器 26 等化器 + 預充電電路卜 31 、32、 70^ 80 > 81> 85 ^ 95 ^ 100^ 105 、1 1 0 > 115 120 1、 125、 130> m、 135、 140 150^ 160 170 175 丨、 180、 185、 190、 215 驅動電路籲、 50 ^ 82 卜 96 差動放大電路 45 ^ 47〜 51 56 86^ 1 09 ^ 1 1卜 152> 158 、 164 165 定電流電路 60〜 61 梯型電阻電路 66 EL元件 75 > 83> 84' 90 、 97^ 98' 1 ΊΊ、 179〜 211 至： 213 R1至 R65 電阻元件 151 161 176、 178 位準移位電路 155 上拉電路 166 下拉電路 200 色階電位產生電路 30. 1至 3C 1. 64 、63 • 1至丨 63. 64 ,、 201 • 1至 201. 64 Λ "〇電流放大電路 CLK 時脈信號 D0至 D5 資料信號 Φ LT 閂鎖信號 Φ EQ 等化信號 Φ PC 預充電信號 VPC 預充電電位 VTN Λ VTP 閾值電壓 V0F 、VOFa 、VOFb 偏壓電 314202.ptd 第46頁 200409076 圖式簡單說明 S1至 S5、S11至 S13、Slla至 S14a、Sllb至 S14b 開關 VI至 V6、VII、V12、V13、V14、V15、VDD 電源電位 VI、 VO、 V4卜 V43、 V52、 V56、 V73、 V152、 V153、 V162、 V163、 V167、 V211、 V212、 VS、 VG1至 VGn、

Via至 V64a、 Vlb至 V64b、 Vld至 V64d 、 VH、 VL、 VC、 VC1電位 GND接地電位 VM 監視電位 VBN、VBP 偏壓電位 VDDL 驅動電位 VSS共通電位 I 1、12、13 定電流 ΝΗ、N30至 N31、N41 至 N46、N51 至 N56、N60至 N63、N71、 N72、 N106、 N107、 N136、 N152、 N153、 N156、 N162、 N163、N167、Nm、N171a、N171b、N172、N172a、 N172b' N190、 N19b N191a、 N191b、 N200、 N201、 N 2 1 0、N 2 1 3、N 2 1 5 節點

314202.ptd 第47頁

Claims

200409076 六、申請專利範圍 1. 一種晝像顯示裝置，係依據晝像信號顯示晝像者，具備有：以複數行複數列配置，且對應於各施加之色階電位，進行色階顯示之複數個晝素顯示元件；分別與前述複數列相對應設置之複數條掃描線；分別與前述複數行相對應設置之複數條資料線；在預定時間依序選擇前述複數條掃描線，使對應於所選擇之掃描線的各晝素顯示元件活性化之垂直掃描電路；以及， Φ 依據前述晝像信號，將色階電位施予由前述垂直掃描電路加以活性化的各畫素顯示元件上之水平掃描電路，其中，前述水平掃描電路包括：使各資料線成為預定之預充電電位的預充電電路；產生彼此不同的複數個色階電位之電位產生電路；與高於前述複數個色階電位中的前述預充電電位之各色階電位相對應設置，且輸出與對應的色階電位 ®相等之電位之充電能力大於放電能力之第1電流放大電路；與低於前述複數個色階電位中的前述預充電電位之各色階電位相對應設置，且輸出與對應的色階電位相等之電位之放電能力大於充電能力之第2電流放大電

314202.ptd 第48頁 200409076

314202.ptd 第 49 頁 200409076 六、申請專利範圍出節點之電位與對應之色色階電位相一致的第2控制電路。 3. 如申請專利範圍第2項之晝像顯示裝置，其中，前述第 1控制電路包括：連接於第5電源電位線與前述第1電晶體之閘極之間的第3電晶體；與其閘極及第1電極連接至前述第1電晶體之閘極之前述第1電晶體為相同導電形成之第4電晶體；連接於前述第4電晶體之第2電極與第6電源電位線 _之間的第3電流限制元件；以及控制前述第3電晶體之閘極電位，以使前述第4電晶體之第2電極之電位與對應的色色階電位相一致之差動放大電路。 4. 如申請專利範圍第2項之晝像顯示裝置，其中，前述第 1控制電路包括：連接於第5電源電位線與前述第1電晶體之閘極之間的第3電流限制元件；與其閘極及第1電極連接至前述第1電晶體之閘極的前述第1電晶體為相同導電形式之第3電晶體； ® 連接於前述第3電晶體之第2電極與第6電源電位線之間的第4電晶體；以及，控制前述第4電晶體之閘極電位，以使前述第3電晶體之第2電極之電位與對應之色階電位相一致之差動放大電路。

314202.ptd 第50頁 200409076 六、申請專利範圍 5. 如申請專利範圍第2項之晝像顯示裝置，其中前述第2 控制電路包括：其第1電極與第5電源電位線相連接之第3電晶體；與其第1電極連接前述第3電晶體之第2電極，而其閘極及第2電極連接前述第2電晶體之閘極的前述第2電晶體為相同導電形式之第4電晶體，連接於前述第4電晶體之第2電極與第6電源電位線之間的第3電流限制元件，以及控制前述第3電晶體之閘極電位，以使前述第4電晶體的第1電極的電位與對應的色階電位相一致的差動放大電路。 6. 如申請專利範圍第2項之晝像顯示裝置，其中，前述第 2控制電路包括：其一方電極與第5電源電位線相連接之第3電流限制元件；與其第1電極連接前述第3電流限制元件的另一方電極，其第2電極及閘極連接前述第2電晶體之閘極的前述第2電晶體為相同導電形式之第3電晶體；連接於前述第3電晶體之第2電極與第6電源電位線之間的第4電晶體；以及，控制前述第4電晶體之閘極電位，以使前述第3電晶體之第1電極的電位與對應的色階電位相一致之差動放大電路。 7. 如申請專利範圍第1項之晝像顯示裝置，其中，前述第

314202.ptd 第51頁 200409076 六、申請專利範圍 1及第2電流放大電路分別包括：連接於第1電源電位線與輸出節點之間，使電流流入前述輸出節點之第1電晶體；連接於前述輸出節點與第2電源電位線之間，使電流由前述輸出節點流出之第2電晶體；以及分別控制前述第1及第2電晶體之閘極電位，以使前述輸出節點之電位與對應的色階電位相一致之控制電路，而前述第1電流放大電路中，前述第1電晶體之電籲流驅動能力大於前述第2電晶體之電流驅動能力，且前述第2電流放大電路中，前述第2電晶體之電流驅動能力大於前述第1電晶體之電流驅動能力。 8. 如申請專利範圍第7項之畫像顯示裝置，其中，前述第 1及第2電流放大電路分別復包括連接於前述輸出節點與弟3電源電位線之間的電流限制元件。 9. 如申請專利範圍第7項之畫像顯示裝置，其中，前述控制電路包括：連接於第3電源電位線與前述第1電晶體之閘極之間的第3電晶體； ® 與其閘極及第1電極連接前述第1電晶體之閘極的前述電晶體為相同導電形式的弟4電晶體，連接於前述第4電晶體之第2電極與第4電源電位線之間的第1電流限制元件；控制前述第3電晶體之閘極電位，以使前述第4電

314202.ptd 第52頁 200409076 六、申請專利範圍晶體之第2電極之電位與對應的色階電位相一致之差動放大電路；其一方電極與第5電源電位線相連接之第2電流限制元件；與其第1電極連接前述第2電流限制元件之另一方電極，其第2電極及閘極連接前述第2電晶體之閘極的前述第2電晶體為相同導電形式之第5電晶體；連接於前述第5電晶體之第2電極與第6電源電位線之間的第6電晶體；以及，控制前述第6電晶體之閘極電位，以使前述第5電晶體之第1電極之電位與對應的色階電位相一致的第2 差動放大電路。 1 0 .如申請專利範圍第7項之晝像顯示裝置，其中，前述控制電路包括：連接於第3電源電位線與前述第1電晶體的閘極之間的第1電流限制元件；與其閘極及第1電極連接前述第1電晶體之閘極的前述第1電晶體為相同導電形式之第3電晶體；連接於前述第3電晶體之第2電極與第4電源電位線之陴的第4電晶體；控制前述第4電晶體之閘極電位，以使前述第3電晶體之第2電極之電位與對應的色階電位相一致的差動放大電路；其第1電極與第5電源電位線相連接之第5電晶體；

314202.ptd 第53頁 200409076 六、申請專利範圍與其第1電極連接前述第5電晶體之第2電極，其閘極及第2電極連接前述第2電晶體之閘極的前述第2電晶體為相同導電形式之第6電晶體；連接於前述第6電晶體之第2電極與第6電源電位線之間的第2電流限制元件，以及’ 控制前述第5電晶體之閘極電位，以使前述第6電晶體之第1電極之電位與對應的色階電位相一致的第2 差動放大電路。 • 1 1.如申請專利範圍第7項之晝像顯示裝置，其中，前述控籲制電路包括：連接在第3電源電位線與前述第1電晶體之閘極之間的第3電晶體，與其閘極及第1電極連接前述第1電晶體之閘極的前述第1電晶體為相同導電形式之第4電晶體；與其第1電極連接前述第4電晶體的第2電極，其閘極及第2電極連接前述第2電晶體之閘極的前述第2電晶體為相同導電形式之第5電晶體； - 連接於前述第5電晶體之第2電極與第4電源電位線之間的電流限制元件；以及， - ® 控制前述第3電晶體之閘極電位，以使前述第4電晶體之第2電極的電位與對應的色階電位相一致的差動放大電路。 1 2 .如申請專利範圍第7項之晝像顯示裝置，其中，前述控制電路包括：

314202.ptd 第54頁 200409076 六、申請專利範圍連接於第3電源電位線與前述第1電晶體之閘極之間的電流限制元件；與其閘極及第1電極連接前述第1電晶體之閘極的前述第1電晶體為相同導電形式之第3電晶體；與其第1電極與前述第3電晶體之第2電極連接，其閘極及第2電極與前述第2電晶體之閘極連接之前述第2 電晶體為相同導電形式之第4電晶體；連接於前述第4電晶體之第2電極與第4電源電位線之間的弟5電晶體，以及’ 控制前述第5電晶體之閘極電位，以使前述第4電晶體之第1電極的電位與第4色階電位相一致之差動放大電路。 1 3 .如申請專利範圍第1項之晝像顯示裝置，其中，第1電流放大電路包括· 輸出只比對應的色階電位高出預定電壓之第1位準移位電路；將第1輸出節點充電至只比前述第1位準移位電路之輸出電位低出前述預定電壓之電位之上拉（pul 1 up) 電路；以及 ^連接於前述第1輸出_節點與第1電源電位線之間，具有比前述上拉電路之電流驅動能力小之電流驅動能力，且由前述第1輸出節點流出電流的電流限制元件，而前述第2電流放大電路，包括：輸出只比對應的色階電位低出前述預定電壓之電

314202.ptd 第55頁 200409076 六、申請專利範圍位的第2位準移位電路；將第2輸出節點放電至只比前述第2位準移位電路之輸出電位高出前述預定電壓之電位之下拉 (pulldown)電路；以及，連接於第2電源電位線與前述第2輸出節點之間，具有比前述下拉電路之電流驅動能力小的電流驅動能力，且使電流流入前述第2輸出節點的第2電流限制元件。 1 4 .如申請專利範圍第1項之晝像顯示裝置，其中，前述第春 1及第2電流放大電路分別包括：輸出只比對應的色階電位高出預定電壓的第1位準移位電路；將輸出節點充電至只比前述第1位準移位電路之輸出電位低出前述預定電壓的電位之上拉電路；輸出只比對應的色階電位低出前述預定電壓的電位之第2位準移位電路；以及，將前述輸出節點放電至只比前述第2位準移位電路之輸出電位高出前述預定電壓之電位之下拉電路，其中，前述第1電流放大電路中，前述上拉電路之 ®電流驅動能力大於前述下拉電路之電流驅動能力，而前述第2電流放大電路中，前述下拉電路之電流驅動能力大於前述上拉電路之電流驅動能力。 1 5 .如申請專利範圍第1 4項之晝像顯示裝置，其中，前述第1及第2電流放大電路分別復包括：連接於前述輸出

314202.ptd 第56頁 200409076 六、申請專利範圍節點與電源電位線之間的電流限制元件。

314202.pld 第57頁