TW200407056A - Multi-layered interconnect structure using liquid crystalline polymer dielectric - Google Patents

Description

200407056 玖、發明說明： 【發明所屬之技術領域】 本發明大體上關於一種多層互連結構，且特別是關於在 該多層互連結構中之液晶高分子（LCP)介電層的積層。 本專利申請案係2002年2月5曰申請之共同申請中美國專 利申請案序號：10/067,551之部份接續申請案，且標題為「電 子組件之電子封裝與其製造方法（Electronic Package For Electronic Components and Method of Making Same·)」 【先前技術】 有機基板（譬如晶片載體）業已使用於許多應用且持績研 發中。然而，仍需求能減低目前製造有機基板之成本與其 無效率處。 【發明内容】 在第一具體實施例中，本發明提供一種多層互連結構， 包含： 一包括第一與第二相對表面之導熱層； *^直接焊接於该導熱層之弟一相對表面的弟一液晶南分 子（LCP)介電層，無外加黏著性材料來焊接該第一 LCP介電 層至該導熱層； 一直接坪接於該導熱層之第二相對表面的第二LCP介電 層，無外加黏著性材料來焊接該第二LCP介電層至該導熱 層； 一在該第一 LCP介電層中之第一導電層；及 一在該第一 LCP介電層内且位於該第一導電層與該導熱 86576 200407056 層間的第二導電層，其中該第二導電層包含第一複數個遮 蔽信號導體。 在第二具體實施例中，本發明提供製造一多層互連結構 之方法，包含： 提供一包括第一與第二相對表面之導熱層； 定位一第一液晶高分子（LCP)介電層於該導熱層之第一 相對表面上，其中該第一 LCP介電層包含一第一 LCP介電材 料，且其中該第一 LCP介電層包括一位於該導熱層之第一 相對表面上之第一 LCP介電子層、一位於該第一 LCP介電子 層上之第一複數個遮蔽信號導體、一位於該第一複數個遮 蔽信號導體上之第二LCP介電子層、一位於該第二LCP介電 子層上之第一導電層，及一位於該第一導電層上之第三 LCP介電子層；及 定位一第二LCP介電層於該導熱層之第二相對表面上， 其中該第二LCP介電層包含一第二LCP介電材料；及 將該第一與第二LCP介電層分別置於低於該第一與第二 LCP介電材料之向列至等向轉變溫度的一第一與第二溫度 ，達一段暫停時間且在不足以造成該第一與第二LCP介電 材料塑性變形的一高壓，且造成：焊接該第一 LCP介電子 層於該導熱層，無須將任何外加黏著層置於該第一 LCP介 電子層與該導熱層間，且焊接該第二LCP介電子層至該導 熱層，無須將任何外加黏著層置於該第二LCP介電子層與 該導熱層間。 在第三具體實施例中，本發明提供一電結構，包含： 86576 200407056 一第一 2S1P子結構，包含一第一介電層、一位於該第一 介電層内之第一電源面、一在該第一介電層頂部表面上之 頂部信號面、一在該第一介電層底部表面上之底部信號面 ，及一第一導電通道； 一第二2S1P子結構，包含一第二介電層、一位於該第二 介電層内之第二電源面、一在該第二介電層頂部表面上之 頂部信號面、一在該第二介電層底部表面上之底部信號面 ，及一第二導電通道；及 一具有第一與第二相對表面與一通過其等間之導電插塞 的接合層，其中該接合層包含一液晶高分子（LCP)介電材 料，其中該接合層之第一相對表面係直接焊接於該第一 2S1P子結構之第一介電層，無外加黏著性材料來焊接該接 合層至該第一介電層，其中該接合層之第二相對表面係直 接焊接於該第二2S1P子結構之第二介電層，無須外加黏著 性材料來焊接該接合層至該第二介電層，且其中該導電插 塞電耦合該第一導電通道與該第二導電通道。 在第四具體實施例中，本發明提供一種形成一電結構之 方法，包含： 提供一第一2S1P子結構，該第一2S1P子結構包含一第一 介電層、一位於該第一介電層内之第一電源面、一在該第 一介電層一頂部表面上之頂部信號面、一在該第一介電層 一底邵表面上之底部信號面，及一第一導電通道； 提供一第二2S1P子結構，該第二2S1P子結構包含一第二 介電層、一位於該第二介電層内之第二電源面、一在該第 86576 200407056 二介電層頂部表面上之頂部信號面、一在該第二介電層底 邵表面上之底部信號面，及一第二導電通道； 提供一接合層，該接合層具有第一與第二相對表面與一 穿過其等間之導電插塞，其中該接合層包含一液晶高分子 (LCP)介電材料；及 直接將該接合層焊接至在該第一相對表面處之該第一 2S1P子結構的該第一介電層，且焊接至在該第二相對表面 處之該第二2S1P子結構的第二介電層，藉由將該第一 2S1P 子結構、該接合層與該第二2S1P子結構置於足夠用於完成 該焊接的一高溫高壓力且暫停時間，其中在該暫停時間中 該高溫係小於該LCP介電材料之向列溫度，其中無外加黏 著性材料置放於該接合層與該第一介電層之間，其中無外 加黏著性材料置於該接合層與第二介電層之間，且其中該 導電插塞電耦合該第一導電通道至該第二導電通道。 本發明有利於在製造該有機基板時減低處理時間與處理 成本，與減低介電層厚度。 【實施方式】 本發明關於一種包含介電材料之多層互連結構與形成該 多層互連結構之方法。本實施内容段落將分為三子段落。 第一子段落描述多層互連結構與其形成方法之資訊為第一 介電材料具體實施例（「第一介電材料具體實施例」）。第二 子段落描述多層互連結構與其形成方法之資訊為第二介電 材料具體實施例，其中使用一液晶高分子（LCP)介電質（「第 二介電材料具體實施例」）。第三子段落描述一特殊化多層 86576 -10 - 200407056 層以谭接譬 施例」）。 互連結構，其中使用一包含LCP介電材料之接合 如2S1P子結構的二其他子結構（「接合層具體眘 體實施例 本發明提供-包括-多層互連結構（如，一包含有機介售 材科的基板，譬如一有機晶片載體）與—半導體晶片之電^ 該多層互連結毅相當符合且具有之熱膨脹係裹 u 至約12 ppm/t ’其料會造成介於該半導體晶 與一印刷電路板間用於組裝該封裝之互連的失效。該多 層互連結構可如本發明的—具體實施例中由—單層組成。 一互連之失效（譬如一弹料互連）是界定為置於_收測試 (s)《各測試（即測試種類）中，結果該互連之電阻會增加 土：一歐姆，*中該互連是經過各TAT測試之實際測試， 另:選擇是置於1程計算或電難財，Μ定（依照接收 :術‘卞與万法)該互連如果實際經各ΤΑΤ測試時是否會在 電=上增加至少—歐姆。該互連在ΤΑΤ前之電阻會被料 计#在任何ΤΑΤ測試後增加電阻之參考。通過測試之一互 空氣對空氣測試 電源循環測試。 濕式熱衝擊測試、一熱循環測試$ 連耔被界疋為未失效。熱接收測試包括下列測試種四類 一·* ^ 、、以工乳4空氣測試係接合電子裝置工程協會（JEDEC)測 j万去A1 〇4-Α條件G，其包括以一附著晶片將該有機基板 浸在攝氏-40度空氣中，直到該有機基板與該附著晶片二者 由内到外均達到攝氏-40度（通常需10分鐘），繼而浸於另一 攝氏125度之命@ 〜'^二乳槽中直到該有機基板與該附著晶片二者 86576 -11 - 200407056 由一内到料達到攝氏125度（通常需10分鐘），μ 。 咸濕式熱衝擊測試係該JEDEC測試方法 衣 以-附著晶片將該有機基板 〇 〇6-Α’其包括 到該有機基板與該附著晶片二者二=峨.中，直 度（通常崎鐘），繼而浸於攝氏12=卜均達到攝氏_4〔 Ϊ丨丨亏古她甘1 〈另—液體槽中直 ^有機基板與該附m者由内到外均達到 度（逋常需10分鐘），共1〇〇循環。 砰 該熱循環測試在一空廣舍由 、附著… 工乳至中編亥整個組件(有機基板 者與附著電路卡），該空軍猶環從攝氏〇度至⑽度 持直到其中—⑽度之該極限室内溫度會維 、 正個、、且件達到一均勻之穩態溫度。 循環測試會循環該整個組件（有機基板、附著晶片 二者'路卡）從攝氏25度（即，室溫）至攝氏125度，共3600 循衣在加熱階段中，會供應該晶片電源且作為整個組件 之熱源。—循環之高溫結束點發生在當該晶片是在攝氏125 度：結果溫度分佈於該全部組件，其預期是用以真實模擬 在貫際現場操作時之溫度分佈。 、明苓考圖1所顯示，本發明之電子封裝1〇的一具體實施例 2邵份(J1體）斷面圖。電子封裝10包括-電子裝置，譬如一 -有第-表面14之半導體晶片12，該第—表面在其上包 括複數個接觸構件16。複數個接觸構件16最好是控制式崩 潰晶片連接(C4)焊球，編至在該晶片的第一表面“上 之個別的一 34 mg / H-r-— ^ 狡觸（禾頌7F )。其他可使用於本發明之接觸構件 /狀係柱與圓枉。C4焊球係由較佳是一具有約百分之π鉛 86576 -12- 200407056 與約百分之3錫的組成而熔點約攝氏3丨〇度之焊料材料組成 。該電子封裝包括一多層互連結構18(較佳是一有機晶片載 ^ )適糸藉由一第一複數個焊料連接（較佳是譬如球柵格陣 列（BGA)焊球）之焊球，電互連該半導體晶片12至_電子裝 置，譬如一電路化基板100(如，一印刷電路板）。多層互連 結構18(將在下文中詳加說明）包括一分別具有第—與第二 相對表面24與26之導熱層22。一第一介電層28(其可包括子 層29、外、3〇、3丨與u)係位於第一相對表面24上。一第二 介電層34(其可包括子層35、41、36、37與38)係位於第二相 對表面26上。第一介電層28也可包括第一導電層31，介於 介電層30與32間作為電源及/或接地連接。第二介電層“也 可包括第三導電層37,介於介電層36與38間作為電源及/或 接地連接。第一介電層28與第二介電層34可進一步分別包 括第二與第四導電層39與41。導電層39與41最好是信號承 載導。第二導電層39是位於第一導電層31與導熱層22間 。第四導電層41是位於第三導電層37與導熱層22間。導電 層31、37、39與41可由適當的金屬（譬如銅或鋁，較佳是銅） 且可具有約0.20至約L0毫吋之厚度（較佳是約〇5〇毫吋）組 成。本發明之一特點在於各信號承載層3 9與41的任一侧是 由一可明顯減低信號雜訊之導電層所遮蔽。信號承載層39 疋由一導電層31與22遮蔽’而信號承载層4丨是由導電層 與2 2遮蔽。 如本發明第一介電材料具體實施例，第一介電層2 8之層 29、30與32，及第二介電層34之層35、36與38可包含一可 86576 -13 - ^UU4U/U56 填充特殊材料之有機高分子 曰虹曰 门刀子材枓。此等介電層之介電常數 取好是從約1.5至約3.5，且更佳日々 数 丑更佳疋從約2至約3。已填充之介 电層厚度可依照多層互連結構、^ ^ ^ 傅1 计需求效能特徵而變 ，且如依據設計效能需要，兮莓 戈 巧寺厗度可約相寺。明顯地， 介電層28與34之介電材料去各古 迅柯村未含有傳統之編織玻璃纖維。由 於缺乏編織玻璃纖維，使得通孔能夠緊密地分佈。確眘可 介於通孔中心之間隔達到少於刚毫付，較佳是少於5〇毫叶 但更較佳是約25毫叶且最佳是少於1〇毫忖，而不會造成鄭 近導電通孔間之電料。較佳是，該特定填充物具有之直 徑少於約10微米，更佳是從約5至約8微米。較佳是，該特 定填^物所佔該材料之重量百分比從約3()至約7。，更佳是 佔重里百分比從約4Q至約6Q。較佳是，該特^填充物係硬 石点，I电層的適當材料包括（例如）氯酸醋與聚四氣乙歸。 一週用的石夕以聚四t乙缔是ϋ羅傑（Rogers)公司（康乃 狄克州維傑市）出售之Η丁 2800。 一第一複數個導電構件4〇係位於第一介電層28上且第二 複數個導電構件42係位㈣第二介電層34上。此等導電構 件40與42可包含—金屬，譬如（尤其是）銅。第—與第二複數 個導電構件40與42可各具有從約〇25至約丨5毫吋之厚度。 位於一第一複數個微通遒Μ且電接觸第一複數個導電構件 40的第—複數個嬋料連接47，係電連接至半導體晶片j 2 上各自的複數個接觸構件16。第一複數個微通道Μ係一第 一復數個開口，具有形成於第三介電層46内曝露第一複數 個寸私構件40至少邯份之内壁。各第一複數個開口包括一 86576 -14- 200407056 層導電材料45(如，銅），位於該第一複數個開口之内壁上與 於經選定之複數個第一導電構件40的部份上。第一複數個 焊料連接47係由一低熔點焊料（熔化溫度低於約攝氏230度） 組成，尤其是譬如由約百分之63鉛與約百分之37錫之一組 合物組成之共晶焊料。 導熱層22是由一具有特定厚度與熱膨脹係數而實質能避 免介於第一複數個導電構件40與半導體晶片12間之該第一 複數個焊料連接47失效的材料組成。導熱構件（或層）22可以 是一由錄、銅、翻或鐵組成的一適當金屬。導熱層2 2功能 可如同一接地面。導熱層22之一具體實施例（其具有之CTE 接近0，特別是譬如介於約4 ppm/°C與約8 ppm广C間）是由一 第一層為銅、第二層為約百分比之34至約百分之38鎳（如， 約百分之3 6的鎳）與約百分之6 2至約6 6鐵（如，約百分之6 3 的鐵）的合金、與第三層為銅的三層結構組成。導熱層2 2之 總CTE(即，空間之平均CTE)係從約4至約8 ppm/°C。導熱層 22厚度的約百分之72至約百分之80可為鎳-鐵合金而該導 熱層厚度的約百分之20至約百分之28可為銅。一種適用的 百分之3 6鎳-百分之6 3鐵合金係由德州儀器公司（麻省亞特 利波羅（Attleboro))出售。另一選擇是，導熱層22可單由一 單一金屬合金（譬如一約百分之36鎳-約百分之63鐵的合金） 形成。導熱層22之厚度可從約1毫吋至約3毫吋。導熱層22 之厚度與材料選擇會決定導熱層22之CTE，且當使用在與 本文所界定其他元素組合時，顯然可用以控制多層互連結 構18之總CTE。當該CTE係約10至約25 ppm/°C時可達到一 86576 -15 - 200407056 明顯的優勢。在電子封裝1〇(當組合至一電路化基板與在現 %操作時）操作時，得以實現在電子封裝〗〇之第一複數個焊 料連接4 7上之應變控制且避免鬲應變區域之集中。介於該 半寸把日日片12(具有之CTE约2至3 ppm/〇c)與該電路化基板 1〇〇(具有义CTE約17至20 ppm/°C )間之總應變在大小上有 明顯地減低。為避免多層互連結構18内、多層互連結構“ 與半導體晶片12間，與電路化基板1〇〇與多層互連結構“間 <互連的失效，介於多層互連結構18之總CTE該與半導體 曰日片12<CTE間的差異，應介於電路化基板1〇〇之cte與半 寸目丘日曰片12iCTE間的差異之約百分之4〇與約百分之川間 (但較佳是介於約百分之4〇與約百分之6〇間）。為控制多層互 連結㈣之CTE以避免該上述互連之失效，應注意多層互 連結構18之總CTE會根據導熱層22iCTE與厚产二 /因此較佳的$，導熱層22之咖會介於多層互連結Z 之總CTE約1/3與約2/3間（根據導熱層22之厚度而定）。 如本發明之第一介電質具體實施例（以上說明），第-介電 層28之層29、3〇、32與第二介電層34之層％、mm可$ 含一可填充具有之有效模數從每平方英忖約qqi至約〇 Μ 百萬時⑽啦有機高分子材料，且較佳是該有效模數從 約 〇.〇3 至約 0.10 Mpsi。層 29、3〇、32、35、36與38之介* 材料包括-在應力下彈性變形之材料，且如果置於足^ 力下可以彈塑性方式變形。有效模數被界定為一彈肩❹ 力-應變材料賴應力喊曲線巾，拉伸應力對總應變的二 關係式又正割（secant)係數（請參考，例如，A則^之「工 86576 -16 - 200407056 程汉口十之身用應力分析（practical Stress Analysis in EngmeenngDesign)」，MarcelDekker: 1982年版，紐約， 麥連遜街270號NY loo 16)。有利的是使用一具有從〇 〇1至 0.5 Mpsi間之拉伸正割係數測量值的介電材料（在室溫中測 量，應變率介於每分鐘〇.〇1與〇6之值間），該測試在溫度介 於攝氏10與30度間進行。當第一與第二介電層以與％分別 由具有此有效模數之材料組成時，該多層互連結構是相當 柔性且在該電子封裝之操作時可大幅減低撓曲。減低cte I導熱層與柔性（操作時）介電層之此獨特組合可確保介於 半導體晶片12與多層互連結構18，以及與介於結構多層互 連1 8與電路化基板丨〇〇間之第一複數個焊料連接的失效 。結果，半導體晶片12將比由典型有機材料製成之積層經 歷更少撓曲。多層互連結構18是能夠吸收適量之晶粒下内 刀應又如果在半導體晶片12與多層互連結構1 8間提供一 袷封，琢結構之柔性會導致該密封内明顯較少之應力。在 第一複數個坪料連接47上之應變控制與電子封裝1〇撓曲之 減輕傾向，二者均對防止介於第一複數個導電構件4〇與半 導體晶片12間之第—複數個焊料連接47的失效有所貢獻。 一第一電鍍通孔50(即，電鍍一較佳是銅之金屬的第—通 孔）係位於半導體晶片12下，^電連接至第—複數個導電構 件40中至少一導電構件，及至第二複數個導電構件“中至 少：導電構件。儘管未明示娜，第-電鍍通孔50也電： 接至包含導電層39之鱗第—複數個遮蔽信料體中至少 之一。—第二電鍍通孔52(即，電鍍—較佳是銅之金屬的第 86576 -17- 200407056 二通孔）係位於半導體晶片12下，且電連接至第一複數個導 電構件40中至少一導電構件及至第二複數個導電構件42中 至少一導電構件。儘管未明示在圖1，第二電鍍通孔52也電 連接至包含導電層41之該第二複數個遮蔽信號導體中至少 之一。第一與第二電鍍通孔50與52分別具有一從約1.5至約 3.0毫吋之未電鍍直徑且可藉由機械或雷射鑽孔而形成，較 佳是藉由具有市售YAG或同核複合分子雷射之雷射鑽孔。 電鍍通孔50與52在通孔50與52内壁各包括一層約0.1 5至約 1.0毫吋之適當電鍍金屬（如銅）。如一具體實施例，該半導 體晶片之各接觸位置與多層互連結構1 8之電連接是不超過 一電鍍通孔。 多層互連結構18之第三介電層46係位於第一介電層28上 且在經選定的第一複數個導電構件40之至少一部位上。第 三介電層46可充分地分別覆蓋（即遮蓋）第一與第二電鍍通 孔50與52。第四介電層48係位於第二介電層34上，且在選 定的第二複數個導電構件42之至少一部位上。多層互連結 構18之第四介電層48可實質地分別覆蓋（即遮蓋）第一與第 二電鍍通孔50與52。第三與第四介電材料與第四介電材料 可分別充分地填充電鍍通孔50與52，如圖所顯示。另一選 擇是，電鍍通孔50與52可在定位第三介電層46與第四介電 層48於第一介電層28與第二介電層34上之前，分別以與該 第三及第四介電材料不同之材料加以填充。 第三介電層46 (「第三介電材料」）與第四介電層48 (「第 四介電材料」）之介電材料可為一適當的有機高分子材料。 86576 -18 - 200407056 一較佳之第三與第四介電材料係一包含改良聚苯醚（MPPE) 之樹脂。可使用於本發明之有用的MPPE樹脂係揭示於美 國專利弟5,352,745號（1994年10月4日頒予Katayose等）之 (「Katayose 4745」）中，其係讓與曰本東京之朝曰 (Asahi)Kasei Kogyo Kabushiki Kaisha公司，且以引用方式 王數併入本文。4田述於夺亥Katayose ‘745專矛J中之]VIPPE樹月旨 ’為一包含由一聚苯醚與一未飽和竣酸或一酸纤及至少一 二聚氰fe反應生成之一反應產物的可固化聚苯醚樹脂組成 物。可使用於本發明之有關MPPE樹脂係揭示於美國專利第 5,218,030號（1993年6月8日頒予1^37〇^等）之（「1<^3乂〇36 ‘〇3〇」）中，其係讓與日本東京之朝日（Asahl)Kasei I<c〇gyQ Kabuslulu Ka1Sha公司，且以引用方式全數併入本文。關於 MPPE樹脂，該Katayose ‘030專利描述了含有懸垂物烯丙基 或炔丙基團之（聚）苯醚、三聚氰酸三烯丙脂或三聚氰酸異三 烯丙脂之使用，且視需要使用一含銻防焰劑；其他配方是 以一含溴化合物取代該含銻防焰劑。可使用於本發明之有 用MPPE樹脂係揭示於美國專利第6,352,782 B2號（2002年3 月5日頒予Yeager等）之（r Yeager ‘782」）中，其係讓與通用 電子公司（General Electric Company)，且以引用方式全數併 入本文。Yeager ‘782專利中揭示之改良ppE樹脂係一反 應性末端覆蓋（聚）苯醚化合物，以某些未飽和化合物固化。 该MPPE材料可以MPPE樹脂形式塗佈一金屬箔（譬如一 銅猪）上使用。市售中適用於本發明之改良MPPE係由日本 朝日化學公司製造之朝日產品號碼pC51〇3，其包含塗佈於 -19 - 86576 200407056 一銅箔上之樹脂。該MPPE材料是特別適用於本發明之第三 與第四介電材料，因為該MPPE材料在置於上述之熱接收測 試時可維持其結構的整體性且沒有裂隙。 有幾個因數可協助說明該MPPE材料為何有利於本發明 。第一因數在於如果使用該烯丙基團，則該MPPE之烯丙基 團可交叉键結而因此增加該聚苯醚高分子之硬度與韌性。 第二因數在於該朝日牌MPPE材料具有之CTE實質上低於 其他有機高分子之CTE。該MPPE材料較低之CTE改進了第 三層46及第四層48與其餘多層互連結構（其可具有約10至 約12 ppm/°C之CTE)的熱相容性。介於該第三及第四介電材 料之CTE以及電子封裝1 0其他結構組件之低CTE間的一不 匹配，將被視為決定該第三與第四介電材料是否能維持其 結構整體性與抵抗龜裂的一重要因數。一 MPPE材料可包含 的另一優勢之特徵係缺少一在積層（如，藉由真空積層）至第 一介電層28或第二介電層34時能蒸發之揮發性溶劑，其中 此蒸發將會造成該再分佈層之收縮。 第三介電層46包括第一複數個微通道55。第一複數個微 通道55構成一由在第三介電層46内形成之内壁界定的第一 複數個開口，該開口曝露經選定的第一複數個導電構件40 之邵份。各第一複數個開口包括一層位於該等第一開口内 壁上之導電材料45，且較佳是也位於第一複數個導電構件 40所曝露之部位上。大體上，一包括一層位於其内壁上之 導電材料的微通道係稱為「電鍍盲通道」。經選定的第一複 數個微通道5 5 (或電鍍盲通道5 5)係電（即導電地）耦合至各 86576 -20 - 200407056 自的第一複數個焊料連接47，且因此電耦合至第一複數個 導電構件40。除第一複數個微通道55外，一電鍍盲通道也 落入本發明之範疇，因此至少一電鍍盲通道（譬如電鍍盲通 道55中之一）可導電地耦合至第一複數個導電構件40中之 一。第一複數個焊料連接47係設計以有效地與在半導體晶 片12上之接觸構件16的圖案匹配。較佳是能有不超過一接 觸構件16與在半導體晶片下之電鍍通孔50或52中之一匹配 ，提供一從各接觸構件1 6至信號承載第二導電層39(經由焊 料連接47之一、第一導電構件40之一與電鍍通孔50)，或至 信號承載第四導電層41 (經由該焊料連接47之一、另一第一 導電構件40且經由電鍍通孔52)之直接電路徑。因此第三介 電層46包含一高密度互連層，用於提供一從一接觸構件16 至一遮蔽信號導體之直接電路徑，其提供將從半導體晶片 12經過多層互連結構1 8傳輸之信號一條相當短與有效之電 路徑。同理，第四介電層48包含一高密度互連層，用於提 供一從多層互連結構18經由第二複數個焊料連接20到達電 路化基板100之直接電路徑。 第四介電層48包括一第二複數個微通道54。第二複數個 微通道54係一具有形成於該第四介電層内壁而曝露導電構 件42之部份的第二複數個開口。各該第二複數個開口 54包 括一層位於該等開口内壁上，及位於第二複數個導電構件 42所曝露之部位上之導電材料，以形成複數個導電焊墊56 。在該第一與第二複數個開口之該等内壁上，與在該第三 與第四介電層内第一與第二複數個導電構件40與42之曝露 86576 -21 - 200407056 部位上的該導電材料較佳是電鍍銅。如圖1所顯示，該半導 體晶片12係藉由複數個接觸構件16(如，C4焊球）鶴合至第 =複數個微通道55。大體上，任何電子裝置（如，一譬如半 導體晶片如半導體晶片12)可導電耗合至第—複數個微通 Φ 55〈一微通道。再者，除第一複數個微通道外，在第 三介電材料46内的-微通道（或電鍵盲通道）也在本發明之 範疇。 電予封裝可進—步包括一具有在一第一表面1〇4上之複 數個接觸㈣3的電路化基板丨⑽，該等㈣、電連接至在多 層互連結構18上各自的第二複數個焊料連接⑽(如，焊球） 。通常’第二複數個焊料連接2Q係配置為—在球柵格降列 (BGA)配置内的—烊球’以有效地地提供電氣信號傳輸及進 出及私子封承《电源分佈。第二複數個焊料連接也可包 含柱或其他形狀以提供介於多層互連結構i 8與電路化基板 100間之適當間距與適當應變鬆他。通常該悍球係由—低炫 點焊料金屬組成，較佳是—共晶性烊料材料。如圖1中所示 ，電路化基板1GG#、藉由第：複數料料連接2Q(如，嶋 球）導電辑合至第二複數個微通道54。大體上，任何電子 裝置(如，一譬如電路化基板如電路化細〇〇基板)可(：由 在導電烊塾56中之—上的第二複數個焊料連接中之 ，電韓合至第二複數個微通道54中之—微通道。再者，除 弟-禝數個微通道54外，在第四介電材料心的—微 (或電鍍頁通道）也在本發明之範疇。 多層互連結構18具有之總CTE能避免第—烊料連接仏 86576 -22 - 200407056 終料連接20與在多層互連結構18内之互連失效。介於 多層互連結構18之總CTE與半導體晶片12之〇1£間的差，較 ^疋介於電路化基板1 0 0之C T E與半導體晶片〗2之c τ E的差 :百刀之4〇與約百分之60間。導熱層22具有之厚度與CTE 口 ' —免居焊料連接47、該焊料連接2〇與在多層互連結構工8 内《互連的失效。特別是，導熱層22具有之CTE係介於多 層互連結構18之總CTE的約1/3與2/3。

雖然圖1未顯示，一用於機械性穩定該多層互連結構18 之加強環可以黏著方式坪接於多層互連結㈣之上表面料 卜斗g如一外周圍邵位。一由此柔性有機材料（如，一具 有之模數少^每平方英㈣__的材料）製成之有機晶 片載體（譬如多層i連結構18)將不易於處理。該硬質之加強 環藉由使該晶片《在蘭上更穩定而因此更Μ處理以 增強該晶片載ff (即’多層互連結構18)之結構特徵。

請參考圖2所示一種製造圖1之多層互連結構18的方法60 。所產生〈多層互連結構18(如本文所界^戌適讀用焊料 連接而電互連半導體晶片12與電路化基板ι〇〇。本方法中第 -步驟62係提供—具有第—與第二相對表㈣與％之導熱 層22。該多層互連結構已於上文中詳加說明且包括-具有 知'足尽度與滅膨服係數之導熱層材料。 於導熱層22之第一與第二相對表面以與％上。 m㈣包括分別定位—第_與第二介電層28與34 步騾64之施 行係藉由在每平方英十約丨_至約2_镑（叫）之壓力與華 氏約600至約750度之溫度的一積層壓制機中，積層銅包覆 86576 -23 - 200407056 (clad)、矽填充PTFE層至該導熱層之第一與第二相對表面。 然而’在一積層溫度介於約華氏6 7 0與約6 9 5度施行第—與 第二介電層28與34(即，矽填充PTFE)至該導熱層之第一與 第二相對表面之上述積層，有利地導致第一與第二介電層 28與34改進延展性（即，較高之延展性），如在目前審理中標 題為「具有最佳化積層製程之電子封裝（Electr〇mc package

With Optimized Lamination Process)」（Farquhar等在 2002年 9月24日申請，中請案號碼：Number________;快遞標籤號 碼EK9537 85282US)之專利申請案中所描述，且以引用方式 全數侨入本文。 步騾66包括藉由一 YAG或同核複合分子雷射在多層互連 結構1 8内形成複數個通孔50與52。其他適用的鑽孔方法均 係可行’譬如機械式鑽孔。形成之通孔50與52之直徑係從 約0.5至約2.0毫吋。孔5〇與52，及孔5〇與52之内壁隨後會在 製備時加以清潔用於增加一導電層。在第一與第二介電層 28與34及複數個通孔5〇與52内壁上的銅包覆於是經無電極 種曰日且以金屬連績層加以電鍍。該等壁係以一約〇 . 1至約 1.0¾吋厚度之金屬電鍍。適用之金屬係銅與鋁，以銅為較 佳之金屬。 步騾68示範藉由熟習此項技藝人士已知的任何方法分別 疋位第與第二複數個導電構件40與42於第一與第二介電 層28與34上。例如，可施加一光阻於該電鍍銅包覆介電層 足表面上。該光阻遮蓋複數個電鍍通孔50與52以保護該電 鍍通孔5G與52之電鍍内壁抵抗後續#刻步驟。接著該光阻 86576 -24 - 會曝露且被顯影。接著會藉由以一銅的（cupric)#刻分別I虫 刻該電鍍金屬之曝露部位與第一與第二介電層28與34表面 之銅包覆，而形成第一與第二複數個導電構件40與42之圖 案。接著以一腐钱性剝除劑（譬如氫氧化鋼）剝除該光阻，分 別在第一與第二介電層28與34上產生第一與第二複數個導 電金屬構件40與42。第一複數個導電構件40較佳是實質地 形成狗骨狀之片段。各片段包括至少二金屬塾；該實質係 狗骨狀片段的一端（該第一金屬墊）是連接至第一介電層28 表面處之複數個電鍍通孔50或52的内壁上之金屬鍍層，而 為第二金屬塾之實質狗骨狀片段之其他端適於具有一焊料 連接於其上且電連接至半導體晶片1 2。各實質狗骨狀片段 之該第一與第二金屬墊較佳是由一實質平直導體片段加以 連接。第二複數個導電構件42也由實質狗骨狀片段形成， 各片段包括至少二金屬墊；該實質係狗骨狀片段的一端（該 第三金屬塾）是連接至第二介電層34表面處之複數個電鍍 通孔50或52的内壁上之金屬鍍層，而為第四金屬塾之實質 狗骨狀片段其他端適於具有一連接於其上之焊料，用於連 接至電路化基板1 00。該焊料連接可為一焊球、焊柱或一島 狀。該實質狗骨狀片段之第三與第四金屬墊也是由一實質 平直導體片段加以連接。儘管在此可用實質狗骨狀片段加 以說明，許多其他形狀之墊均可行。 步騾70包括定位第三介電層46於第一介電層28之子層32 上與第一複數個導電構件40上，以及第四介電層48於第二 介電層34之子層38上與第二複數個導電構件42上。圖3至5 86576 -25 - 200407056 分別示範第三與第四介電層46與48之介電材料，該介電材 料包括具有一改良聚苯醚（MPPE)之較佳介電質樹脂。圖3 示範包含一具有改良聚苯醚（MPPE)之介電質樹脂82的一樹 脂塗佈金屬80之前視斷面圖，該樹脂82以黏著方式搞合至 一金屬箔83 (如，一銅箔）。在樹脂塗佈金屬8〇的一實例中， 上述朝曰（Asahi) PC5 1 03材料包含在一銅箔上塗佈該MppE 樹脂。由於未固化樹脂82具有之機械性質使其不易於處理 ，金屬箔83之機械結構可補償樹脂82難處理之機械結構。 樹脂82具有之厚度較佳是介於約3〇微米至約7〇微米。金屬 箔83具有之厚度較佳是至少約9微米。金屬箔以係粗糙而在 金屬箔83之表面84上可感覺到具有學與谷狀。表面M與樹 脂82具有機械性介面。圖4包括顯示該峰與谷之表面μ，其 為圖3表面84之放大（即誇示）圖。請注意金屬箱以隨後將移 除（譬如，藉由蝕刻），金屬箔83表面84(或85)之粗糙處在金 f洛83移除後會在樹脂82上留下一表面凹痕。該表面凹痕 是與表面84(或85)之金屬粗键結構「互補」，即金屬⑽ ㈣後在樹脂82表㈣產生之谷料，會分麟應於金屬 箱83與樹肋有機械性介面時，存在之金屬鋪結制（或 )之手舁合。树脂塗佈金屬8〇後續會轉變成圖}之第三介 電層46。 ®二範g 口具有改良聚苯醚（MPPE)之介電質樹脂92 的-樹脂塗佈金屬90之前視斷面圖，該樹脂92以黏著方式 韓合至—金屬落93。樹脂塗侍金屬9〇具有如±文討論中圖3 ”日至佈金屬8Q的特徵，包括金屬㈣表面％之粗糖 86576 -26 - 200407056 與金屬箔83表面84之粗糙且有^ /、百相冋的形態。圖5之樹脂塗佈 金屬90後續轉變成圖丨之第四介電層料。 請回顧圖1，第一複數個導啦 斤 I似寸甩構件40、第二複數個導電構 件42、第一電鍍通孔％盥第—帝 ^ ”罘一电鍍迥孔52之曝露表面係較 佳是經氧化。該氧化作用改隹笛 > 机/ 又進罘一 I數個導電構件40與第 二複數個導電構件42表面後墙盥 衣囬俊、、贯與圖3之樹脂82及圖5之樹脂 92焊接之能力。例如，如果兩、 如果所日綦路 < 表面包括銅，則該氧 化可藉由氯酸鹽達成，·即藉由施加—次氯㈣㈣液至所 曝露之表自。在氧化(或氯酸化)後，最好以較佳是介於攝氏 約100度與約130度間之溫度直空烨 又具工厌烤多層互連結構1 8至少 約60分鐘，以便從該積層移除水分。 /至於該較佳介電質樹脂’步驟70進—步包括(在上述氧化 後）：置放樹脂塗佈金屬80於第一介電層28之子層Μ上與具 有曝露金屬if 83的第-複數個導電構件4Q上，:置放樹脂 塗伟金屬90於第二介電層34之子層38上與具有曝露金屬落 93之第二複數個導電構件42上，如圖6中所顯示。圖6之電 子組態8包括目3之樹脂塗伟金屬8〇、圖5之樹脂塗佈金屬9〇 與圖1之多層互連結構1〇的一部份。其次，圖6之電子組態8 是以一介於攝氏約180度與約210度之高溫在約1〇〇〇卩“至 約2000 PS1之範圍下加壓至少約9〇分鐘。該加壓與高溫造, 介電質樹脂82與92流動而固化。該加壓與高溫度黏著地: 層：樹脂塗佈金屬80之介電質樹脂82至第一介電層以之 層32且至第—複數個導電構件4();及樹脂塗佈金屬之介 弘貝樹脂92至該第二介電層34之子層38且至第二複數個導 86576 -27 · 200407056 電構件42。此外，該加壓與高溫造成介電質樹脂82與介電 質樹脂92實質地填充（即，完全填充而無空氣穴及/或氣泡") 第一電鍍通孔50與第二電鐘通孔52，如圖7中所顯示。在加 壓後’會以-般熟習此項技藝人士之一所知之方法(嬖如藉 由姓刻）移除金屬落83與金屬笛93。目7描述圖6之電子組能间 8被加壓且金屬笛83與93被移除後之情形。在加壓與移除： 屬落83與93後，在圖7中餘留之介電質樹㈣係圖！中之第 三介電層46，而圖7中餘留之介電質樹脂％係圖】中之第四 介電層48。介電質樹脂82之表面87係粗糖且與圖3中金屬落 83之粗糙表面84互補。介電質樹脂％之表面97係粗糙且與 圖3中金屬箔93之粗糙表面94互補。介電質樹脂92表面μ之 粗糖度有助於後續銅鍍層黏著於介電質樹㈣上，如以下 有關步騾72之討論。 步驟72(在有關旧之圖2中所指）包括在第三介電層辦 形成第-複數個微通道55,及在第四介電層仏中形：第二 複數個微通道54,係藉由分別移除第三介電層46盘第四介 電層48的部份以形成第一與第二複數個開口且曝露經選定 之土 y。卩份第一與第二複數個導電構件4〇與42的一製程。 封開口分別形成隨後之第—與第：複數個微通道55與54 的内壁。第—與第二複數個微通道55與54可分別由一機械 、餘刻或較佳是雷射剝離第三與第四介電層46與48之 =、形成如果第一與第二複數個微通道55與54係由雷射 形成’則第一與第二複數個微通道55與54最好加以清 潔以移除由於該雷射剥離產生之微粒物質，可利用一般熟 86576 -28 - 200407056 習此項技藝人士 一腫脹劑、以一 完成清潔。 (一所知之孔清潔製程，譬如藉由：施加 鬲錳酸鉀氧化材料處理，及使用—酸洗以 罘-與第二複數個微通道55與54之内壁接著會以一適杰 的金屬（較佳是銅）電鍍，以在該等開口上形成導電層，形: 分別從第三介電層46與第四介電層48之内壁，到選定之暇 露的第-複數個導電構件4〇與曝露的第二複數個導電構件 42之導電連接。達成㈣壁之電鍰可藉由—般熟習此項技 藝人士之-所知之任何方法。例如在銅電鍍時，可施加— 種晶材料（如，錫⑹於介電質樹脂92之表面97，作為觸媒用 於無電極電鍍一銅薄層（如，山微米）於表面97上，之後電 鍵一鋼厚層（如，1毫仆介電質樹脂92表面97之粗糖度: 助於良好地黏著該銅鍍層於介樹脂92±。銅接著會從 表面97的-部位選擇性移除(譬如藉由姓刻)，在該等内；上 留下剩餘的銅鍍層’且也成為任何需求銅墊之形式圍繞(且 寸％耦5 土）第一與第一複數個微通道55與54之内壁上的 銅鍍層。 接著會分別施加-焊膏至已電鍍之第—與第二複數個微 ，道55與54,較佳之烊膏係―低魅焊#(譬如—共晶性焊 同）可使用〈適當共晶性焊膏的實例係來自艾發（Alpha) 金屬（美國紐澤西州，紐澤西市）之Alpha3〇6〇。微通道”連 同微通道55之該等内壁上的適#金屬㈣可稱為—電鐘盲 遇運。同③’微通1£54連同微通道54之該等内壁上的適當 金屬鍍層可稱為一電鍍盲通道。 86576 -29- 200407056 存叫I考步驟74，接著可回熔（reflow)該焊膏以分別在第一 ”第一複數個導電構件扣與“上形成第一與第二複數個〇 與20之部份。 其次5丰導辦日p 寸把日日片12會猎由複數個接觸構件16(如，C4 ^ =)導€耦合至第—複數個微通道55，且電路化基板100 曰藉由第一複數個桿料連接2〇(如，bga焊球）導電耦合至第 曰複數個u m迢54。如上述，任何電子裝置（如，一半導體 曰曰片）均可導電隸合至第—複數個微通道Μ的—微通道，且 ^何電子裝置（如’—電路化基板）均可隸合至第二複數個微 I 54的^迥運。同時如上述，除第一複數個微通道55 在第一 4弘材料46内的一微通道（或電鍍盲通道）也落入 本叙明《靶疇’且除第二複數個微通道54外，在第四介電 、斗8内的彳放通道（或電鍍盲通道）也落入本發明之範疇。 :麥考圖1 ’ 一製造電子封裝10之方法包含下列步騾。首 先的半導體晶片12是具有-包括複數個接觸構件16 、、第表面複數個接觸構件1 6可為高熔點焊料之墊、柱 或球（即’圓球）。高炫點焊料係界定為—具有魅约攝氏230 、、—之綷料棱佳是，複數個接觸構件丨6包含桿球。其 次，會提供如上文說明之多層互連結構18。多層互連結構 18包括—第-複數個焊料連接47、—包括—在其上时坪 嘗的第-層之第-複數個電鍍微通道55。㈣料膏之第 藉由施加該第一焊膏至複數個電鍍微通道55:繼而 焊膏而形成。—料之第二層（具有錄點烊膏 1佳疋共日日性焊f )可被施加至複數個第—料連接〇 86576 -30- 200407056 且加以回熔，及藉由定位各自的半導體晶片丨2之接觸構件 16靠各自的第一複數個焊料連接47，將半導體晶片之接觸 構件16引導接觸各自的一第一複數個焊料連接47。此係藉 由走k與权準半導體晶片接觸構件1 6於該回炫焊膏上而完 成。該回熔焊膏之形狀或輪廓可容置接觸構件16之幾何形 狀。例如，該回熔焊膏可具有一扁平形狀之上表面以容置 具有圓球狀之接觸構件16。接著該回熔焊膏會再回熔，且

已熔化之焊料會覆蓋複數個微通道55之曝露區域及部份溢 至半導體晶片12之接觸構件16的外壁。在冷卻時，已熔化 之焊料礙固且在半導體晶片12與多層互連結構18間形成一 兒連接47。半導體接觸構件丨6之熔點比該焊膏高的事實會 產生知料間距，及半導體晶片1 2與多層互連結構1 8間之 —電連接。此有助於在操作該封裝時減少介於半導體晶片 12與多層互連結構1 $間的一部份應變。

本發明之電子封裝10可被組合至一在其表面1〇4之一 具有複數個接觸墊1〇3之電路化基板1〇〇。如上述，此等 =塾可由鋼或铭或另-適當金屬組成，且可塗佈一層 同t未頭7^ °多層互連結構18之第：複數個烊料連接20( ，焯：或焊柱)經置放以接觸電路化基板⑽之接觸墊⑻ 的^ ^ Τ❹二烊料連接2G經回炫且冷卻，以形 介於多層互連結構18與電路化基板！_的-電連接。组, 半導體晶片12至多万、击从此，

曰連〜構18，繼而組合多層互連結;I 路化基板⑽之順料易於修改 互連結構18至電路，.且口夕^

基板1〇0,繼而組合半導體晶片12至J 86576 -31 - 200407056 層互連結構1 8。 在此4田述之兒子封裝1 〇提供可實現未來半導體晶片之高 政旎電需求的“號與電源分佈特徵，且特別適於互連高1/〇 (大於400 I/O)半導體。達到低阻抗電源分佈係使用在該半· 導體晶片下I固體銅電源面與高密度電鍍通孔，其等提供- 多重垂直電源饋入該半導體晶片。在該電子封裝内達成進/ 一步之電效能優勢與保持信號整體性（快速信號傳播、低信 號電容與耦合雜訊，及匹配之特徵阻抗），可藉由使用低介# 私吊數PTFE材料（Er <3)、&置於一已遮蔽配置内之該等信 號承載導Ί该等丨導體晶片接觸構件至該等信號承載 導體的一直接短路徑長度。 本$明之範疇包括圖丨之電子封裝10(移除了第一介電層 28、第二介電層34與導熱層22)。 雖然在此說明之電子封裝10包括複數個第一導電構件4〇 ，本發明之範疇内的電子封裝10額外地包括至少一第一導 電構件4 0。 馨 佳丨本文説明之私予封裝10包括複數個第二導電構件42 本毛月之範疇内的電子封裝丨〇類外地包括至少一第二導 電構件4 2。 - 隹…：本文說明之％子封裝10包括複數個第一微通道5 5， 本發明之範田壽内的電子封裝10額外地包括至少一第一微通 道55。 雖然本文說明之電子封裝1Q包括複數個第二微通道54， 本么明疋艳田壽内的電子封裝1〇額外地包括至少一第二微通 86576 -32- 200407056 道54 〇 雖然本文說明 < 電子封裝丨〇包括複數個第—烊料連接Ο ，本發明之範疇内的電子封裝1〇额外地包括至少一第一焊 料連接47。 雖然本文說明之電子封裝10包括複數個第二焊料連接汕 ，本發明之範疇内的電子封裝丨〇額外地包括至少一第二焊 料連接2 0。 雖然本文說明之電子封裝1〇包括複數個接觸構件Μ，本 發明之範疇内的電子封裝10額外地包括至少一接觸構件Μ。 雖然本文說明之電子封裝10包括複數個接觸墊1〇3，本發 明之範可内的電子封裝1〇額外地包括至少一接觸塾。 雖然本文說明之電子封裝10包括複數個導電坪墊％，本 發明<範疇内的電子封裝1〇额外地包括至少一導電焊墊％。 雖然本文說明之電子封裝10包括複數個通孔5〇與52，本 發明之範疇的電子封裝1〇額外地包括至少一通孔咒或^。 笔介料具體 如本發明之第二介電材料具體實施例，第一介電層“之 層29、30與32及第二介電層34之層35、刊與“具替代性地 包含一液晶高分子（LCP)介電質。本發明之第一介電材料具 體實施例之所有特點（說明於上），也可應用於第二介電材料 具體實施例，除了那些經明確指出特別有關以下此子段落 中使用於LCP介電材料的特點。 LCP介電材料具有許多用於形成介電層之正面屬性，包 括1好的介電質性質、低成本與良好之機械性質。LCP介 86576 -33 - 200407056 電材料具有類似聚醯亞胺之一些特徵，譬如良好之抗撕裂 性良好之抗拉伸性，使得LCP介電材料適於在極薄層時處 理（如電路化、電鍍等）。LCP薄膜可提供超越聚醯亞胺薄膜 之優勢，譬如較佳之電性質、較佳之抗水分性、較佳之尺 -寸穩定性與低成本。然而，要以LCP或是聚醯亞胺薄膜形 _ 成多層結構，大體上需要使用黏著性介電質薄膜。本發明 ’ 揭示如何使LCP介電材料黏著至一層材料（如，一金屬層或 一介電層）而無需一外加的中間黏著層，其可減少層厚度、 馨 處理成本與材料成本。此外，此型式之LCP介電質薄膜係 防焰而無需使用以函素為基礎之添加劑。以此等介電質製 造之多層複合物也可防焰也而無須使用鹵素。 可用於本發明相關應用的一市售LCP介電材料是該BIAC 熱向型液晶高分子，其呈現熱塑性行為且係由W.L. Gore & Associates公司以片狀或成捲形式製成。該BIAC液晶高分子 之資 ΊίΙ 可在下歹1j 矣罔站獲得：http"www. gore.com/electronics 。可用於本發明的另一市售LCP介電材料係ZYVEX LCP熱 ^ 向型液晶高分子，其呈現熱塑性行為且由羅傑士（Rogers) 公司以成捲形式製成。大體上，任何LCP介電材料均有使 用於本發明之可能，取決於特定應用需求之材料性質。 美國專利第65274,242 號（〇11(^6^等，2 001 年）（「〇11〇(16^ ‘242」）（以引用方式全數併入本文），揭示一種製造LCP薄膜 之方法，其包括習知之熱向型液晶聚酯與熱向型液晶聚酯 _胺。該LCP薄膜係從Onodera ς242之表1 -4指出之四級化合 物中製備成。由該四級化合物衍生之合成LCP結構單元的 86576 34 實例示範於Onodera ‘242之表5中。揭示於Onodera ‘242中之 LCP介電質僅具代表性，且許多其他LCP介電質亦落入本發 明之範疇。大體上，可使用一般熟習此項技藝人士之一所 知之方法製造該LCP介電材料。 一 LCP介電質可存在於三相中之一：一液晶相（如，向列 、矩列、膽固醇）、一等向性相與一化學不穩定相，其各自 對應於三溫度域，稱為一液晶溫度域、一等向性溫度域與 一化學不穩定溫度域。 在液晶相或液晶溫度域中，LCP介電質之局部化分子區 或域包含係譬如經由處理之方向性排列的高分子鏈（即，一 異向性分佈）。在液晶相中，不同之局部化分子域可具有不 同方向性排列，且許多局部化分子域可具有少數或無方向 性排列。此等高分子鏈通常不是完全硬質。此一具有方向 性排列之局部分子域可包括分子及/或相鄰分子團之域，使 得該局部化分子域之空間範圍係一以千計或百計原子或較 少些之規模。該LCP介電質之宏觀材料性質（如熱膨脹係數 (CTE)、介電常數、導熱率等）係對該局部化分子區之方向 性順序較敏感，且LCP介電材料之材料性質依照該方向性 排列係異向性。該LCP介電質之宏觀材料性質也取決於該 局邵化分子區域之形狀、尺寸、形狀分饰與尺寸分佈。 LCP介電材料係藉由一般熟習此項技藝人士之一所知之 技藝製造，以便在液晶相中產生一提供符合需求材料性質 之方向性排列。此技藝可包括（尤其是）當該LCP介電材料係 在一預定溫度與壓力展開時，經由薄膜押出或經由在成捲 86576 -35 - 方向拉伸，且在垂直成捲方向拉伸而授與該LCP介電材料 之二維剪力。另一選擇是該剪力可藉由強力之偏極電場授 與。 如果其溫度是在液晶溫度範圍（即，在一稱為向列至等向 轉變溫度（TNI)下）時，該LCP介電材料會維持液晶相。因此 ’ Tni代表一 LCP介電材料從液晶相轉變至等向性相。該T n I 之數值根據使用之特定LCP介電材料而定。此外，該LCP 介電材料之方向性排列與宏觀材料性質基本上不因溫度變 化而改變，使得該溫度維持在該液晶溫度範圍内且不脫離 液晶溫度範圍。當溫度在該液晶溫度域内變化時是可維持 宏觀材料性質’因為在該液晶相内之熱能不足以重新排列該 LCP介電材料之高分子鏈方向（即，克服該分子間吸引力）。 該L C P介電材料於液晶相承受鬲壓時會塑性變形。例如 ’在製造晶片載體時’該南壓可歸因於施加之正壓力與局 部幾何形狀不規則（譬如歸因於表面粗糙之應力集中、信號 線、通道等）的組合。因此，如果該LCP介電材料係在該液 晶相以一高壓力與高溫積層至一層材料（包含介電質、金屬 等），則該LCP介電材料將塑性變形且吻合該層材料之表面 與表面特徵（如，通道）之宏觀幾何形狀。該LCP介電材料塑 性地吻合（在足夠壓力下同時在暫停時間内仍於液晶相中） 一鄰近層之表面與表面特徵的能力係一不可預測之結果， 是經由本發明人之發明的實驗中決定，且作為本發明之一 基本原理之基礎。基於本發明，LCP介電材料可經由提高 液晶溫度域内之溫度，且在足夠壓力下以引發塑性變形與 86576 -36 - 接著黏著至鄰近表面，而積層至一層材料的一鄰近表面， 同時能維持其宏觀材料性質。此塑性黏著製程不需要一外 加黏著層以將該LCP介電材料焊接至鄰近之層。 圖8描述依照本發明具體實施例一在該向列液晶相具有 方向性排列之高分子鏈的一局部化分子域200。該域200包 括方向排列之高分子鏈201至208，使得該平均方位（對高分 子鏈201至208之方位作角度積分）是約在方向210。此角度 積分可用一般熟習此項技藝人士之一所知之各種方式施行 (如，在該角度積分中一特殊高分子鏈之不同組件可具有不 同之加權）。然而，不管此用以界定該角度平均之特殊定義 ，該方位之角度分佈顯然是異向性，使得在或靠近方向210 有一較佳之方向。 在此示範中，所顯示之各高分子鏈201至208係一硬質與 半彈性組件交替之線性鏈。例如，高分子鏈205包含該高分 子組件221至226之序列，其中組成221、223與225係硬質組 件，而其中組成222、224與226係半彈性組件。硬質組件的 一實例係一鬲分子，其具有一包括取代性芳香族環（如，苯 、聯苯、苯等）之重覆單元的高分子主鏈，譬如揭示於美國 專利第6,274,242號（Onodera等，參見表1、2、3、4與5)與 美國專利第5,900,292號（Moriya，參見配方1、2、3與4)。 該硬質組件成可具有反應性官能基（如，羧基、胺、氰酸鹽 、羰酸與其組合物等）。半彈性組件的一實例係一具有一包 括譬如脂肪族段（如，氧亞甲基單元、氧乙烯單元、乙烯醚 單元、矽氧烷單元等）重覆單元之高分子主鏈的高分子。該 86576 -37- 200407056 t彈性組件可具有反應性官能基（如，羧基、胺、氰酸鹽、 鼓酸與其組合物等）。此—高分子可以二種方式製備。首先 岫接硬貝與半彈性組件之末端可彼此化學隸合以在高分 子趟中形成g旨、_、胺等键結。其次，鄭接硬質組件之末 糕可彼此化學耦合以在高分子鏈中形成酯、酸、胺等鍵結 在此第一例中，键結或連接片段（酯、醚、胺等）將是唯一 的半彈性組件。 雖然圖8顯示高分子鏈2〇1至2〇8各為一硬質與半彈性組 件父替之線性鏈，任何硬質與半彈性組件的線性鏈（如，一 硬男與半彈性組件之非交替序列）均在局部化分子域之範 疇。雖然圖8顯示高分子鏈2〇1至2〇8各為組件之線性鏈，任 何高分子鏈之形態均在局部化分子域之範疇。例如，一局 部化分子域也可或是包括一包含一或多數键結至線性鏈之 側鏈的鏈結構。雖然圖8顯示線性鏈的一二維圖形，該局部 化分子域大體上具有在三維空間方位之鏈結構。例如，高 分子鏈201至208中任一者之部位均可延伸至圖8所描述之 平面的上方或下方。因此，圖8可視為三維局部化分子域到 一二維表面之投影，且所示之該等鏈可延續至顯示面之上 方或下方。 在存在於向列至等向轉變溫度（Tni)處或更高溫度之等向 性相或等向性溫度域中，會有足夠可用之熱能允許分子擴 散與移動以改變在該LCP介電質中之方向排列。因此，當 溫度從丁別下改變至TNI上時，方向排列會失去且該方位變得 更不規則。結果，宏觀材料性質大體上會在該溫度從了犯下 86576 -38- 轉變至丁則上時改變，因為該宏觀材料性質係如上文中之說 明對該LCP介電材料中高分子鏈之方位敏感。當是在該等 向性溫度範圍内的一溫度實施積層LCP介電材料至一層材 料時，該LCP介電材料會軟化與液化，且因此流入該層材 料之表面與表面特徵之宏觀幾何形狀中。在後續冷卻中其 熱歷程與處理方向排列會改變。相反地，當是在液晶溫度 範圍内的一溫度與足夠壓力下實施積層LCP介電材料至一 層材料時，該LCP介電材料不會流動，而是如上文中說明 塑性變形至該層材料之表面與表面特徵之宏觀幾何形狀中 。本發明教示只在該液晶溫度範圍内之溫度下積層LCP介 電材料至一層材料，因此教示一種在積層製程中保持宏觀 材料性質之發明。在該液晶溫度範圍中較低之溫度可防止 該材料溶化或大區域之域内重新定位的危險。'^額外之優 勢在於無需外加之黏著層即可將LCP介電材料焊接至該層 材料。 圖9敘述依照本發明具體實施例在該等向性相中的一局 部化分子域2 5 0，其中有少數或無方向性排列之高分子鏈。 該域250包括高分子鏈251至261，其等排列之方向使得該平 均方位（對高分子鏈201至208之方位進行角度積分）是約為 「〇」，意即該域250基本上無較佳之角度方位或方向。 所顯示之各個高分子鏈25 1至26 1為一硬質與半彈性組件 交替之線性鏈。例如，高分子鏈259包含高分子組件271至 2?7之序列，其中組成271、273、27 5與277係半彈性組件， 且其中組件272、274與276係硬質組件。圖9之高分子鏈中 86576 -39 - 200407056 的硬質與半彈性組件係分別類似於圖8之高分子鏈的硬質 與半彈性組件，而上逑有關圖8之硬質與半彈性高分子組件 的實例同樣可應用於圖9之硬質與半彈性組件。 雖然圖9顯示高分子鏈251至261各為一硬質與半彈性組 件叉替之線性鏈’任何硬質與半彈性組成之線性鏈（如，一 硬質與半彈性組件之非交替序列）均在局部化分子域之範 疇。雖然圖9顯示高分子鏈251至261各為組件之一線性鏈， 任何高分子鏈形態均在局部化分子域之範疇。例如，一局 部化分子域也可或選擇性地包括一包含一或多數键結至— 線性鏈之側鏈的鏈結構。雖然圖9顯示線性鏈的一二維圖示 ，該局部化分予域大體上具有在三維空間方位之鏈結構。 例如，鬲分子鏈25 1至26 1中之任何部分均可延伸至圖9所描 逑 < 平面的上方或下方。因此，圖9可視為三維局部化分予 域至一二維表面之投影，且所示之該等鏈可延續至顯示面 之上方或下方。 在孩化學不穩定相或化學不穩定溫度域中（其發生在明 顯比向列至等向轉變溫度（Tni)要高之溫度），會有足夠可用 之熱能以造成該IXP介電質内之熱分解。該化學不穩定相 與本發明並不相關。 本發明揭示—用於將LCP介電材料焊接至—層材料（如， :介電層或-金屬層或其-組合)之方法。如本發明之背景 p兄明’下列解說描述由本發明之發明人所施行之測戟 洲年前之測财，本發明人f以使料確溫度㈣在稍 问或稍低於「炫化」溫度（即，tni)(由差分掃描熱量測定法 86576 -40- 200407056 或平行板電流測定法決定）之涊序_ ^ ，皿度的方式，嘗試LCP之熔化 處理（如此項技藝中已知與教示、 、 T ，、瑕717 )以建構多層結構。此等實驗 之特徵在於黏性、積層厚度、碘给 ^ k緣擠出且重要的是所產生 積層之物理性質中不一致社果。4土 …果特別注意的是發生在熱膨 脹係數之不一致變化。此係明翱沪 乃”、、貝知出孩基層必性質已改變 ，基本上破壞了其等預計使用夕 β门， — τ從J又用途，且因此需要使用黏 著層以形成多層電路。 相反地，在20 02年6月至9冈竑i-、—人贷一 、 她仃 < 貫馭頰示藉由降低溫 度土 丁犯下，可達到一致的黏著而不改變該基層之性皙。例 如，已使用具有-2毫对厚度（在各面具有15微米之銅包覆) 之G〇re BIAC材料。蝕刻移除該銅後，發明人確定該熱膨脹 係數（CTE)是如從該插針售商所接收的約別至^卯^化。 滅機械分析被用於決定在一經測量約丨3 χ丨8英吋之面板 上各位置的CTE。該CTE是在χ座標與y座標二方向（即，在 垂直BIAC層之厚度方向及彼此垂直的二方向)測#。使用一 薄膜纖維組態與一更傳統之接觸探針進行此等測量。 在分類該LCP各層之性質後製備多層之積層。該積層包 含使用Gore BIAC材料形成之4層與6層厚複合物，銅包覆會 從該處蝕刻移除。該等零件被置於一積層製程，涉及以每 分鐘華氏15度之加熱率加熱至華氏56〇度，繼而暫停時間約 20至3 0分鐘，接著以每分鐘約華氏2〇度冷卻至室溫。在此 (包括在申請專利範圍内）定義之暫停時間為一時間區間，在 其中被積層之該零件係置於該零件經歷整個積層製程中之 最高溫度（在由於統計分與其他次要變異量所產生該最高 86576 -41 - 200407056 溫度的一合理溫度公差中），該整個積層製程包括所有處理 步驟。請注意華氏560度之最高溫度係小於Gore BIAC材料 之華氏63 5度的液晶轉變溫度（在此假設基本上與TNI相同） 。達成該積層係使用一具有用電加熱之鋼質壓板的平台壓 制機。整個處理期間壓力是維持在25 00 psi。使用不鏽鋼磨 光板與銅釋放片，以及聚四氟乙烯（PTFE)與銅之插入層以 在工具之上下製作一壓塾。在從該壓制機移出後，本發明 人未發現介電質擠出該積層邊緣之跡象。 該熱機械分析會被重覆且確定X座標與y座標（共平面） C T E未受該積層製程而改變。黏著測試之施行係使用每分 鐘1英对之速率以180度拉起，而一超過每英付6镑力之内層 黏著強度會被確定。 相同之積層製程會重覆以評估有關可被容置之實際電路 特徵的形態之範圍。使用一層Roger 2800介電質（PTFE/二氧 化矽填充劑），且該層Roger 2800介電質之表面特徵包括12 微米厚之銅，形成30至50微米寬之電路線。該Gore BIAC LCP (50微米厚）層被定位於該Roger 2800介電質表面上且 依先前說明之條件加以積層。在移開且後續剖面後，已發 現該電路特徵已完全密封。如前述並無邊緣擠出現象。黏 著測試顯示在該LCP與Roger 2800介電質間有一超過每英 吋4磅力之内層黏著強度。 在另一實驗中，會將標準微影蝕刻技術應用於銅包覆 LCP(即，15微米銅包覆於Gore BIAC LCP)以在該等銅表面 之一上形成一直徑從50至500微米之間隙孔圖案。一第二片 -42 - 86576 200407056

Gore BIAC LCP (銅已移除）會置於靠具有該等間隙孔之第 一片的侧邊。在重覆上文中說明之積層製程後，該零件會 被剖面且其經確定為該等孔已完全填滿BIAC LCP介電材 料。其同樣未有邊緣擠出之跡象，且整個面板之黏著係一 致。 該積層實驗首先是以一尺寸小至4对X 4叶之面板，在以 電加熱之75噸無真空容置室之實驗式壓制機中施行，由PHI 公司製造。該等結果曾在一以電加熱具一真空容置室之125 噸Wabash壓制機加以複製，且最後以13吋XI 8吋形態在一 6004員電加熱TMP壓制機中進行。這些較大之樣品係用以透 過一實際會用於製造之面板尺寸，建立黏著、孔填充與物 理性質之均勻性。 根據先前實驗與輔助分析，其係與異於液晶且等向性相 之LCP介電材料的方向順序特徵之模式（說明於上）一致，本 發明中用於積層一 LCP介電材料至一層材料（如，一介電層 或一金屬層或其一組合）之基本技術，係在一完全在該液晶 溫度範圍（即T < TNI)内之而無進入等向性溫度範圍之溫度 T、在足夠壓力與足夠造成該LCP介電材料有效地積層至該 層材料之時間下施行該積層製程。 對於0〇代31八0 1^?材料而言，！^係約華氏63 5度。對於 GoreBIALCP材料而言，最大積層溫度應小於華氏63 5度； 然而，由於溫度之不確定性與空間之變異性，積層之最高 處理溫度可約為華氏620度，而代表性積層溫度範圍包括（尤 其是）華氏540度至620度，及華氏545度至580度。對於Rogers 86576 -43 - 200407056 ZYVEC LCP材料而言，Tni是約華氏536度。對於尺叫⑽ ZYVEC LCP材料而1*，最高積層溫度應小於華氏536度；然 而，由於溫度之不確定性與空間之變異性，積層之最高處 理溫度可約為華氏520度，而代表性積層溫度範圍包括（尤 其疋）華氏440度至520度，及華氏465度至590度。 儘管先前實驗是在2500 psi之壓力下施行，本發明人曾使 用在1000至3_叫範圍内之壓力達到優复之黏著。頃發現 均勻性會隨著壓力增加而有所改進。壓力之有效性是根據 在積層時必須填充之特徵的孔徑比而定。由本發明人迄今 所施行之測試指出在200〇i25〇〇psi範圍内之壓力，使用在 -習知製造環境中特別有效、實際與經濟。極端之壓力會 有縮短工具與定模板壽命之缺點，且也需要增加該壓制機 之容量。 本發明人使用之暫停時間包括在最高溫度保持該材料 LCP介電質之壓力下’時間短至2到5分鐘及長至6〇分鐘。 頃發現雖然可在黏著均勾性產生一些改進，在較長時間下 =有不符合需求之「邊緣擠出」或其他溢流之跡象。因此 /皿度14壓力《最大暫停時間大體上應至少2分鐘，且暫停時 =可應用範®包括（尤其是）2錢分鐘，及15錢分鐘。 會需要—最低暫停以確保溫度之均勻性。然而，特徵之埴 =應隨暫停時間之增加而有所改進。另一方面較短 出疋有利於製造費用的節省，而較短之暫停時間可反映 乂匕節省之目#。儘管如此，並未從該積層產生之性質中 截祭出暫停時間之上限。 86576 -44 - 200407056

二次可改進黏著之均勻性，而藉由在積 衣秸（或許旋轉180度）中重新定位該產品（使該低點變成 南點）， )’導致更均勻之黏著（特別是沿該邊緣處）

列液晶高分子，其歸因於製造該LCP介電質時部份定位該 / 微觀液晶域方向之各種處理步騾。較高階層向列(即，方位 與位置順序）相也可出現。儘管先前討論集中於同質LCp介籲 甩貝，本發明之無黏著物積層製程也可應用於含有填充劑 (譬如陶瓷或有機、微粒或纖維狀、或甚至金屬性微粒）之 CP材料再者’作為LCP材料内強化材的膨脹性pTFE落 入本發明之範轉。 本S明萷後文中之LCP介電材料的需求材料性質係與應 用相關對於上文中有關圖1至7中多層互連結構之說明以 及其他應用而言，材料性質可包含··平面内〇ΊΈ(即，在垂 直一 LCP介電層之厚度方向的c丁幻約10至25 ppm/^ ;介電 _ 常數約2.5至3.0 ;楊氏（Y〇ullg，s)係數約3至6GPa ;離散因數 少於約0.003 ;而吸水性在攝氏121度與2大氣壓下96小時少’ 於約0.2%。該等LCP介電層之厚度可依照該多層互連結構 · (如，圖1之多層互連結構18)之需求設計效能特徵而變，且 當設計效能要求規定時，該等厚度可大約相等。為求製造 政率’積層通常以一包括多頁之「冊（b〇〇k)」來施行。 下列討論揭示二種用於施行一多層互連結構之積層（稱 為一「頁」）的實用方法，稱為平台壓製積層（參見圖10至11) 86576 -45 - 200407056 與熱壓器（autoclave)積層（參見圖12)。 圖1 0與11示範依照本發明一具體實施例用於包括LCP介 電材料之堆疊層之積層的平台壓製積層。在圖1〇中，一平 台積層壓制機300係由一框架302圍置且支撐其結構。圖1〇 描述一三開口平台積層壓制機300，其具有一上承樑304、 一中間承樑308、一下承樑306、一頂部壓板322、中間壓板 324與326、一底部壓板328、冊311-3 13、導桿320、一液壓 系統329、一真空泵340與一真空饋入線342。壓板322、324 、326與328與冊311至313可由中間承樑308從下方支持且由 上承樑304從上方加以限制。壓板322、324、3 26與328由橫 向支持且由導桿320垂直引導。包含一液壓缸322、液壓油 334、一活塞330與一泵（未顯示）之液壓系統329，藉由使用 一連接至該泵之供應管線（未顯示）而循環液壓油334。液壓 缸322是用以供應壓力至該等壓板。液壓油334之典型操作 壓力係在高達5000 psi之範圍内。施加於該冊之壓力是根 據孩冊對液壓活塞330直徑之相對尺寸而定。在本發明中， 可施加（尤其是）在約1〇00至約3〇〇〇 psi範圍内之壓力至該 等冊之產品層内。該壓制機之處理室可置於一由具有真空 饋入線342之真线340產生之真空中，以使氧化程度最小 與捕捉積層處理時之空洞。另一選擇是，可省略真空泵“Ο 或在積層壓㈣操作時_。未㈣的是用於電或流體加 熱與流體冷卻之壓板加熱與料系統㈣人線與供應管線。 冊311係置於上壓板322與中間壓板324間。冊312係置於 中間壓板324與中間壓板326間。冊313係置於中間壓板似 86576 -46 - 200407056 與底邵壓板328間。雖然圖1 〇顯示三冊3 11至3 13，平台積層 壓制機300可處理此等冊中至少之一及處理幾何尺寸上可 適當置於上承樑304與中間承樑308間之最多量的冊，只須 考慮该壓板與該等冊在方向310之厚度。各冊311至313包各 一或多數頁，且各頁包含將積層在一起之多層及/或多層結 構，其係藉著在方向310移動活塞330，使得各冊在接觸該 冊在泫冊之各側之該等壓板間受壓縮（如冊3丨2是在壓板 3 2 4與3 2 6間受壓）。各頁之多層及/或多層結構包含一或多數 LCP介電層。在啟動該壓制機時，活塞33〇朝方向31〇與壓 板322、3 24、326、328移動而接觸冊311至313。在積層製 程時接觸該等冊之壓板不只㈣層時提供壓縮該等冊:表 面’也提供用於提高各冊之各頁内該㈣介電層之溫度的 熱源，將說明於下。使用平台積層壓制機3〇〇產生之多積層 層的-實例係之多層互連結構18，以使各介電層29 = 、32、35、36與38包含LCP介電材料。 圖11顯示圖U)中依照本發明具體實施例之冊312及壓板 324與326之詳細結構。冊312包含—介於壓塾362與364間― 板層與頁的交替序％。特別是冊312包含板層Μ、頁川 板層380、頁358與板層39〇之交替序列。板層別包各一 置於脫膜片371與373間之磨光㈣2。磨光板372㈣於. 平頁W。在選擇磨光板372之材料時可有各種考慮，包 其厚度、尺寸與熱膨脹係數特徵。在許多應用中，磨光 372可包含残鋼。脫膜細細應包含-使㈣板層 在冗成該積層處理彼易於從頁357脫離之材料（如，銅）。 86576 -47 - 200407056 層380包含—夾置於脫膜片381與383間之磨光板382，且磨 光板3 8 2與脫膜片3 81與3 8 3係分別類似於磨光板3 7 2與脫膜 片371與373。板層390包含一夾置於脫膜片391與393間之磨 光板3 9 2，且磨光板3 9 2與脫膜片3 9 1與3 9 3係分別類似於磨 光板372與脫膜片371與373。壓塾362與364可包括一柔性材 料以藉由補償該等頁與脫膜片内空間厚度不均勻而提供更 均勻之積層。 【板3 2 4與3 2 6係類似之構造。在壓板3 2 4中，加熱元件3 5 4 可以熟習此項技藝人士之一已知之任何形式產生熱，譬如 藉由電阻加熱器或藉由一熱循環流體（如，油）產生。進入管 351與排出管352係用以循環流體（如，空氣、水等）通過該壓 板3 24，用於冷卻用途。壓板324也包括熱電偶口 供使用 …、€偶以測昼壓板3 2 4之溫度。壓板3 2 4係由耐磨板3 5 5烊接 用於當冊312受壓時整平冊312。耐磨板355可導熱且傳遞由 加熱元件354產生之熱予冊312。耐磨板355應具有良好導熱 率且在一些應用中可包含硬化鋼。 圖12示範依照本發明具體實施例的一熱壓器積層壓制機 ，用於包括LCP介電材料之堆疊層等的積層。在圖12中， 一熱壓器400包含一由圍壁402圍繞之處理室404。處理室 404包含一由彈性薄膜418圍繞之真空袋419。一冊41〇係置 於真空袋419中。真空袋419可具有各種組態，但其必須完 全包封冊410，且提供一些彈性以致真空袋419在抽空時可 吻合冊410(說明如下）。真空袋419與其内之冊41〇係置於處 理至404中而後加以密封。真空袋419可也包括—透氣層4〇9 86576 -48 - 200407056 用於協助真空袋419之完全抽空。真空袋419與内含之冊4i〇 係由一承載盤41 2機械性地支撐。彈性薄膜4 18提供一與處 理鱼4 0 4之部份内（彈性薄膜4 1 8外）的一加壓熱氣體4 2 〇 (如 ，氮氣）有介面之壓力邊界。介於彈性薄膜41 8外部與真空 袋419内之壓力差，可進一步從真空袋419内抽出該空氣而 加以控制，其係藉由一真空泵406經由一真空供應管線4〇8 。該加壓、加熱氣體420會藉一來源414通過氣體進入管41 6 供應土處理鱼4 0 4。因此氣體4 2 0是一可經由其提高溫度之 士木；1 ，且壓力係施加至冊41〇以積層包含有在冊内之百 等。產生之積層係類似於在一平台積層壓制機中所達成者 ’在其中達到冊410之正常壓縮應力。然而，因為在冊4 1〇 之外部表面不會出現剪力牽引，藉由使用熱壓器4〇〇大體上 可改進壓力之均勻性。儘管圖12只顯示一真空袋41 9，本發 明之範曰壽也包括在處理室4〇4内有複數個此類真空袋。 對於平台積層壓制機與熱壓器積層壓制機二者而言，溫 度、壓力與暫停時間係依照積層一或多數層之LCp介電材 料至其他層材料所需而定，如以下之討論。因此在積層製 程中’ LCP介電材料須完全在液晶溫度範圍（即，τ < τα 而不進入等向性溫度範圍的一溫度τ，及在足夠壓力與一足 夠暫停時間下積層，以造成Lcp介電材料有效地積層至該 層材料。在許多應用中，在1〇〇〇至3〇〇〇{)51範圍内之壓力將 導致良好之黏著。最大溫度與壓力之暫停時間大體上是至 少2刀4里，而可應用之暫停時間的範圍包括（尤其是）2至⑼ 分鐘’與15至30分鐘。 86576 -49 - 200407056 在此技蟄中已知對於傳統熱固性介電層（如，環氧樹脂/ 玻璃預填（pre-preg))之積層，可比較之結果（如，關於黏著 =與流動）可在-熱壓器中以較平台壓制機減低之壓力獲 侍。此建議在LCP積層之例中，減低壓力（可減低至多達二 之因數）較為有效，因此能減低和成本相關聯之熱壓器積層 較符合需求。 ^曰 除了使用平台積層壓制機與熱壓器積層壓制機用於積層 堆疊之LCP介電層至其他層等外，一般熟習此項技藝人: 〈-已知之其他積層壓制機，均可用於依照前述溫度、壓 力與暫停時間之條件完成此等積層。 該積層製程可用以堆#LCP介電材料層等與介電材料層 (即’LCP介電質或非Lcp介電質）或金屬層（如，信號面、電 源面、接地面等)’與其信號。以此堆疊方式，應加以注意 •X達到層與層間正確之校準。各銅包覆介電質核心可具有 2於機械插針之參考（基準）孔，以提供層對層之校準。形成 電路特徵之微影飯刻步驟與該積層製程可使用此等參考孔 。會使用包括板等與容納該等插針之對應孔的特殊工具。 在=介電質核心中之參考孔可預先形成且用作該微影餘刻 步驟〈麥考，或者，可在該微影蝕刻步驟後形成而後鑽孔 作=電路特徵之參考。此技術允許計算該等插針孔之最佳 位置’已知在微影蝕刻時可能會發生扭曲或核心尺寸改變 (特別是對於薄層等）。進一步之選擇係使用一光學校準構件 、二？/、在及核心上《電路特徵，而後定位該層與支撐 万；疋位上，用於該積層製程而不使用插針。 86576 -50 - 200407056 上述有關圖2而依照第一介電材料具體實施例用於形成 圖1中多層互連結構1 8之方法，將如以下修改用於實施第二 介電材料具體實施例，其中第一介電層28之層29、30與32 ，與第二介電層34之層35、36與38包含一 LCP介電質。請 注意第一介電層28可包含一第一 LCP介電材料，且第二介 電層34包含一第二LCP介電材料。第一 LCP介電材料與第二 LCP介電材料可為相同之LCP介電材料。另一選擇是，第一 LCP介電材料與第二LCP介電材料可為不同之LCP介電材 料。 圖2之步驟6 2會依上述有關第一介電材料具體實施例的 說明施行。 圖2之步騾64會經修改，使得上述有關第一介電材料具體 實施例所說明之加壓與溫度提高，會由上述有關第二介電 材料具體實施例所說明之加壓與溫度提高取代，用於積層 LCP介電材料至其他材料層等。特別是，積層溫度T將完全 在液晶溫度範圍（即’ T < Tni)不進入等向性溫度範圍，在 足夠加壓（如，1000至3000 psi)與一足夠暫停時間下，以造 成該LCP介電材料有效地積層至該等材料層。最大溫度與 壓力之暫停時間大體上應至少2分鐘，且可應用之暫停時間 範圍包括（尤其是）2至60分鐘，與15至30分鐘。 圖2之步驟6 6與6 8是將如以上有關弟一介電材料具體貫 施例之說明施行。 圖2中步驟70之施行會根據第三介電層46與第四介電層 48材料之選擇。如果介電層46與48包括一高密度互連層（譬 86576 -51 - 200407056 如一包含一改良聚苯醚之樹脂）， 人 ）則圖2<步騾7〇將依據以 有關…丨電材料具體實施例之說明施行。然而，介電 層46與48的另—選擇是包括Lcp介電材料。因此， 電層46與48中之—或-去台杠τ ^人 次一者包括LCP介電材料，則圖2之步騾 萬被修改（用於包說μ t材料之介電層46與48中核者 或ΐ者），使得二上有關第—介電材料具體實施例之說明的 加壓與溫度提向，會由 、 a甶以上有關罘二介電材料具體實施例 所說明之加壓與溫命接古π u 皿度楗同取代，用於積層LCP介電材料至 其他材料層等。特別是，積層溫度τ將完全在液晶溫度範圍 (即’ Τ< ΤΝΙ)不進人等向性溫度範圍’在足夠加壓（如，⑽〇

至3000 pS1)與一足夠暫俾每 ^ ^ L 疋刃$彳了時間下，以造成該LCp介電材料 效地積層至該等材料層。爭 w ' ㈢取大/皿度與壓力之暫停時間大體 上應至少2分鐘，且可麻阳士 、 且J應用心暫停時間範圍包括（尤其是） 2至60分鐘，與15至3〇分鐘。 圖2之步騾72與74將如以卜古Μ楚人+ u η 上有關罘一介笔材料具體實施 例之說明施行。 … 1合層具體f 圖13至25不範依照本發明具體實施例使用一 Lcp介電層 作為接合層，以機械性與電接合：2sip子結構成—體。二 2S1P子結構包含—在該介電層内具有一電源面之介電層， 與二在該介電層相對表面上之信號面。圖13至19描㈣成 -2S1P子結構。—電源面之特徵在於其包括—連續導電層 且可在該連續導電厣^ 曰中G括一或多個孔。一信號面之特徵 在A其包&包含導電電路之層。圖2〇至23描述形成該 86576 ~ 52 - 200407056 合層。圖24至25描述以一接合層接合二2S1P子結構。 使用一 LCP介電層作為一接合層，而非使用—R〇gers 2800介電材料（或一部份固化之熱固性材料）作為一接合層 ，具有一些優勢。第一優勢在於該LCP介電質可以銅包覆 形態購得。此消除了需要積層銅箔至一介電層之第一步騾 弟一優势在於該LCP介電質是比R0gers 2800介電質更穩 疋與抗撕裂，因此可以薄片處理。此可避免使用特厚之鋼 作為中央電源面，因此有減少電路化與後續填充精細特徵 之優點。 圖13至19描寫形成一2S1P子結構53〇。圖13描述一包含披 復至一介電層5〇2之相對侧的金屬層5〇4與5〇6之電結構^⑻ 。金屬層504與506可包括（尤其是）銅。介電層5〇2可包含一 般熱習此項技藝人士之一已知之任何型式的介電材料（如 ，有機介電材料；陶瓷介電材料；LCp介電材料；非LCp 介電材料等）。根據介電層502與金屬層5〇4之材料而定，可 購且圖13之電結構500(如，銅包覆LCp介電材料）。如果介 2層502包含LCP介電材料，則可藉由揭示於以上有關第二 :電材料具體實施例之說明的方法積層金屬片(如，銅)至介 電層502。否則，可藉由一般熟習此項技藝人士之一已知之 任何方法形成電結構500。 、圖14顯示圖13之電結構5〇〇藉由一般熟習此項技藝人士 〈已知之方法於金屬層506上形成間隙孔507與5〇8(如， 以微影蝕刻，繼而化學蝕刻而圖案化）。 圖15顯示圖14之電結構5〇〇在一介電層512置於金屬層 86576 -53 - 200407056 506上，及-金屬層514置於介電層5i2上後之情形。介電層 512可具有以上針對介電層如說明之任何特金屬層… 可-有以上針對金屬層5〇4與5〇6所說明之任何特徵。 >圖16顯示圖15之電結構则藉由以上討論有_成圖η 之電結構5GG之任何方法將層514、512、5_5〇2積層成一 月在如果介甩層512是包含LCP介電材料，將包括揭示於 以上有關第二介電材料具體實施例之方法。圖16顯示造成 圖15之間隙孔507與5〇8填充來自介電層5〇2與5〗2之介電材 料的該積層製程。 圖17顧示圖16之電結構500藉由一般熟習此項技藝人士 之一已知之方法（如，雷射剝離）在方向513形成通過電結構 500厚度之通孔516與517。 圖18顯示圖17之電結構5〇〇藉由一般熟習此項技藝人士 之已知之任何方法（如，化學蝕刻）移除金屬層5〇4與5 J 4 ，繼而藉由一般熟習此項技藝人士之一已知之任何方法（如 ，以微影蝕刻繼之藉由化學蝕刻而圖案化），在介電層512 形成目孔518以曝露金屬層506的一表面部分。 圖19顯7^轉變電結構500成為一 2S1P子結構530之最後步 騾的結果，其中該最後步騾包括藉由一般熟習此項技藝人 士之一已知之任何方法（譬如電鍍或無電極電鍍金屬（如， 銅））开^成電鍍通孔522、電鍍通孔526、電鍍盲通道528、 信號面531與信號面532。例如：鍍層52〇可電鍍於通孔516 之壁上以形成電鍍通孔522 ;鍍層524可電鍍於通孔5 17之壁 上以形成電鍍通孔526 ;鍍層527可電鍍於盲孔518之壁上以 86576 -54- 200407056 形成電鍍盲通道528 ;鍍層501可電鍍於介電層512之表面 525上’ ▲鍍層501可連纟買著鐘層520、鍍層524與鍍層527以 形成信號面531 ;且鍍層503可電鍍於介電層502之表面529 上’該鍍層503連續著鍍層52〇與鍍層524以形成信號面532。 2S1P子結構530包含：在包含介電層512與5 02之介電層表 面525上之“號面531、在包含介電層512與5〇2之介電層表 面529上的化唬面532，與一由位於包含介電層512與5〇2之 介電層内的金屬層5 06組成之電源面。 圖20至23描述形成一接合層559。在圖2〇中，會提供一具 有通孔537與538之金屬箔536。 圖21是從圖20衍生且顯示一由置放Lcp介電層541與543 於金屬猪536之相對侧上、置放金屬層542於Lcp介電層 上，及置放金屬4 544於介電層543上而產生之電結構54〇。 金屬層542與544可各具有任何如以上針對圖此金屬層 5 0 4與5 0 6說明之任何特徵。 圖22顯示圖21之電結構54〇藉由以上討論有關第二介 材料具體實施例用於焊接LCp材料至鄰近層之任何方法 將層544、543、536、541與542積層成—體。特別是，積 溫度τ將完全在介電層541與543之Lcp介電質材料的液 溫度範圍(即，…NI)内而不進入等向性溫度範園，在 夠加壓（如，1000至3000 psi)與一足夠暫停時間下，以止 =:與543之㈣介電材料有效地-起積層二: 37與5价及至金屬細。最大溫度與壓力之暫軸 大體上應至少2分鐘，且可應用之暫停時間範圍包括（尤； 86576 -55 - 200407056 是）2至60分鐘，與15至30分鐘。圖22顯示造成圖21之通孔 537與538填充介電層541與543之LCP介電材料的積層製程 。在積層後，通孔551、552與553依方向548通過電結構540 之厚度而形成。 圖22的另一選擇是，層結構546(其包括金屬層544、LCp 介電層543與金屬箔536)可從一鋼包覆乙(：^核心形成，與藉 由增加LCP介電層541與金屬層542形成於電結構540内。 圖23顯示轉變電結構540成為接合層559之最後步騾的結 果’其中該最後步騾包括藉由一般熟習此項技藝人士之一 已知之任何方法（譬如藉由使用一橡膠滾壓製程強制導電 黏著物進入通孔551、552與553)，形成導電插塞555、556 人5 7表通孔5 5 1、5 5 2與5 5 3内，及依方向5 4 8分別延伸於其 上。Μ導電黏著物可包含一含有導電金屬微粒之黏著性樹 脂（如，環氧樹脂）。在一實例中，該導電黏著物可包含

Ablestick ABLEBOND® 8175填充銀的膏。該黏著物會被 t入遇孔55：1、552與553及溢至金屬層與$44之連續曝露 表面上。該黏著物係部份固化（如，B-階段固化）。過多之黏 者物接著會被移除，繼而藉由一般熟習此項技藝人士之一 已知之任何方法（如，化學蝕刻）移除金屬層542與544，留下 依方向548延伸出介電層541與543上下方之剩餘黏著物。該 部份固化之黏著物在室溫具有口香糖般之硬度(即，不黏) 接著會供應足夠熱量以額外地固化與乾燥該黏著物，使 該黏著物在室溫下乾燥。 在另一堤擇中，圖22中通孔551至553之侧壁可首先以金 86576 -56- 200407056 屬（如’銅）電鍍’繼而沈積有助於焊接至通孔5 5 1至5 5 3上及 /或下 < 該相對或校準電鍍通孔的一表面金屬（如，錫金合 至）接著该導電黏著物會被強制進入電鍰通孔5 5丨至5 5 3以 形成圖23之導電插塞555至557。 圖24至25描述藉由接合層580機械性與電接合二2S1P子 結構560與570以形成一複合物電結構59〇。 圖24顯示在積層製程前之2S1P子結構560與570與該接合 層580 2S1P子結構56〇包含在介電層562相對表面上之信號 面567與568、在介電層562内之電源面561、在方向569通過 2S1P子結構560厚度之電鍍通孔563與564，及延伸進入介電 k 62且機械性與電接觸電源面561之電鍍盲通道$6$。2 s丄p 、、口構570包含在介電層572相對表面上之信號面577與578 在私層572内之電源面571、在方向569通過2S1P子結構 570厚度之電鍍通孔573與574，及延伸進入介電層572且機 械性與電接觸電源面571之電鍍盲通遒575。介電層562與 572可各自單獨包含一般熟習此項技藝人士之一已知之任 何土式的’丨兒材料（如，有機介電材料丨陶瓷介電材料； 介電材料；非LCP介電材料等）。接合層則包含一 Lcp介電 層如、、一在LCP介電層582内之金屬層581，與在方向569 申且超出接合層58〇之厚度的導電插塞Μ]、5料盥 585。 /、 圖25描述在2Slp子結構56〇與別藉由已各自積層至接合 層5 80而機械性與電接合成一贿 风 後，所屋生之複合物電結構 590。該積層係依昭上 、、、乂上況明用於LCP介電質之第二介電材 86576 -57 - 200407056 料具體實施例的方法達成。特別是，積層溫度τ將完全在介 電層582之LCP介電材料的液晶溫度範圍（即，丁〈丁犯）内而 不進入等向性/m度範圍，在足夠加壓（如，iQQo至 與一足夠暫停時間下，以造成該介電層582之Lcp介電材料 有效地一起積層於介電層562、介電層572、信號面568與信 號面577。最大溫度與壓力之暫停時間大體上應至少之分鐘 ’且可應用之暫停時間範圍包括（尤其是）2至60分鐘，與15 至3〇分鐘。如介電層562與572中之一或二者包含LCp介電 、，料J耔使用万；4足τ < 丁犯之Tni值，係所有介電材 料（包括介電層％2、572與582)之Tni中最低之值。 圖25頒不出·電耦合231?子結構56〇之電鍍通孔與 2S1P子結構57Q〈電鍍通孔573的導電插塞肌電耦合“π 予結構560之電鍍通孔⑽與㈣子結構μ之電鍍通孔w 的導電插塞584導電；及電輕合咖子結構56q之電鐘盲通 ^ 65與2S1P子結構57〇之電鍍盲通道575的導電插塞⑻。 此外’如果電鍍盲诵曾 、兩、、 5被一未接觸金屬層57 1任何部分 5 又、孔取代，則導電插塞585將電耦合2S1P子結構 《電鍍頁通道565與該新電鍍通孔。 LCP介兩材^此Γ明有關本發明之該接合層具體實施例的 料具體實施例所二之= 二使用以上有關第二介電材 機，或藉由使用可用於達=層主壓制機或熱壓器積層壓制 士之_ 、、成此積層的一般熟習此項技藝人 5"夫、口〈任何其他積層壓製硬體來施行。 雖然所顯示與II & ^ ^ 务明目前考慮之較佳具體實施例 86576 -58 - 200407056 ，對熟習此項技藝之人小％ Αί ν 士顯然可由其 ' 、 改而不脫離由隨附申諳秦^ /、 達成各種改變與修 月專利範圍所界定太八 【圖式簡單說明】 疋本®明之範疇。 圖1係依據本發明較任 、ta實施例之—兩 斷面圖，該電子封裝包接—》— 电子封裝的前視 體晶片，且該多層互連^ # "土 多層互連結構之半導 FI ?仞制4口、云』 口土一電路化基板。 圖2係一製程現程圖 土取 頌不依據本發日3籽A Μ 造圖1電子封裝的一方法 1佳具體實施例製 圖3顯示依據本發明校u 〆、月丘員施例的一· iif η匕+ /士人 之前視斷面圖，：IL句岑+ 树月日堡佈金屬 乂、匕u在金屬落上 之介電質樹脂。 、有改艮聚苯醚（ΜΡΡΕ) 圖4顯示圖3中一全屬松* H5^ w “表面與卿£之介面的放大圖。 圖5 _不一樹脂塗佑 上且右Μρρκ、 佈至屬之丽視斷面圖，其包含在金屬羯 /、有ΜΡΡΕ〈介電質樹脂。 圖6顯示一電子έ能 、、心，已括·圖3之樹脂塗佈金屬、圖5 之树脂：你金屬與圖i中該多層互連結構的_部分。 ^八圖6之Ε子組態在加壓後且在該樹脂塗佈金屬之 金屬箔被移除後之情形。 圖8顯示依據本發一 、 叙月 具肢，、驰例在一液晶鬲分子（LCP) 、夜曰曰相内的一局邵化分子域（具有方向排列之高 分子鏈）。 圖9顯示依；f虑士 Ϋ 據本發明一具體實施例在一 LCP介電質之等 向性相内的—&、 局部化分子域（有少數或無方向排列之高分 子鏈）。 86576 -59- 200407056 圖1〇與11示範依據本發明具體實施例用於積層包括；LCP 介電材料之堆疊層的一平台積層壓制機。 〃 圖12示範依據本發明具體實施例用於積層包括LCP介電 材料 < 堆疊層的一熱壓器積層壓制機。 圖1 3至1 9顯示依據本發明且 大1、犯例形成—2Slp子結構。 圖2 0 土 2 3頭示依據本發明且 垃人。 ^例形成一接合層用於 接合二2S1P子結構成為一體。 圖24至25顚示依據本發明具體 2S1P子結構。 接合層接合二 【圖式代表符號說明】 8 10 12 14 16 18 20 22 24 26 28 29，30，31，〕2，35，36，37，38 39, 41 34 電子組態 電子封裝 半導體晶片 第一表面 接觸構件 多層互連結構 焊料連接 導熱層 第一相對表面 第二相對表面 弟—介電層 子層 第二介電層 86576 -60- 200407056 40, 42 導電構件 44, 84, 85，87，97，104，525， 529 表面 45 導電材料 46 第三介電層 47 焊料連接 48 第四介電層 50, 52, 522, 526, 573, 574 電鍍通孔 54, 55 微通道 56 導電焊墊 80? 90 樹脂塗佈金屬 82, 92 介電質樹脂 83, 93 金屬箔 100 電路化基板 103 接觸塾 200 分子域 201，202, 203, 204, 205, 206， 207, 208, 251，252, 253, 254， 255, 256, 257, 258, 259, 260， 261 高分子鏈 21 0, 3 105 548, 569 方向 221，223, 225, 272, 274, 276，硬質組件 222, 224, 226, 271，273, 275， 277 半彈性組件 86576 -61 - 200407056 250 300 302 304 306 308 311， 312, 313, 410 320 322 324, 326 328 330 332 334 340, 406 342 352 352 353 354 355 357, 358 362, 364 370, 380, 390 域 平台積層壓制機 框架 上承樑 下承樑 中間承樑 冊 導桿 頂部壓板 中間壓板 底部壓板 活塞 液壓缸 液壓油 真空泵 真空饋入線 進入管 排出管 熱電偶口 加熱元件 耐磨板 頁 壓墊 板層 86576 -62 - 200407056 371， 373, 381， 383, 391， 393 脫膜片 372, 382, 392 磨光板 400 熱壓器 402 圍壁 404 處理室 408 真空供 應管線 412 承載盤 414 來源 416 氣體進 入管 418 彈性薄 膜 419 真空袋 420 氣體 500 電子結 構 501， 503, 520, 524, 527 鍍層 502, 512, 562, 572 介電層 504, 506, 514, 542, 544, 581 金屬層 507, 508 間隙孔 516, 517, 537, 53 8, 552, 553, 563, 564 通孔 518 曹通道 528, 575 電鍍盲 通道 530, 560, 570 子結構 531, 532, 567, 568, 577, 578 信號面 536 金屬箔 86576 -63 - 200407056 540 電子結構 541，543, 582 LCP介電層 555, 556, 557, 583, 584, 585 導電插塞 559 561， 571 580 590 接合層 電源面 焊接層 複合物電結構 86576 -64-

Claims (1)

1. 200407056 拾、申請專利範圍： 1. 一種多層互連結構，其包含： 一包括第一與第二相對表面之導熱層； 一直接焊接於該導熱層之一第一相對表面的第一液 晶高分子（LCP)介電層，無外加黏著性材料焊接該第一 ‘ LCP介電層至該導熱層； - 一直接焊接於該導熱層之第二相對表面的第二LCP介 電層，無外加黏著性材料焊接該第二LC.P介電層至該導 φ 熱層； 一在該第一 LCP介電層中之第一導電層；及 一在該第一 LCP介電層内且位於該第一導電層與該導 熱層間之第二導電層。 2. 如申請專利範圍第1項之多層互連結構，其中該第一 LCP 介電層包含的一第一 LCP介電材料具有一高分子鏈結構 與相關方位，基本上是與在焊接該第一 LCP介電層至該 導熱層前存在於該第一 LCP介電材料之該高分子鏈結構 籲 與相關方位相同，且其中該第二LCP介電層包含的一第 二LCP介電材料具有一高分子鏈結構與相關方位，基本 ’ 上是與在焊接該第二LCP介電層至該導熱層前存在於該 · 弟二L C P介電材料之該南分子键結構與相關方位相同。 3 .如申請專利範圍第1項之多層互連結構，其中該第一 LCP 介電層包含之一第一 LCP介電材料具有一熱膨脹係數 (CTE)，基本上是與在焊接該第一LCP介電層至該導熱層 前存在於該第一 LCP介電材料之CTE相同，且其中該第 86576 200407056 二LCP介電層包含之一第二LCP介電材料具有一 CTE，基 本上是與在焊接該第二LCP介電層至該導熱層前存在於 該第二LCP介電材料之CTE相同。 4.如申請專利範圍第1項之多層互連結構，該第二導電層 _ 包含一第一複數個遮蔽信號導體，該多層互連結構進一 — 步包含： - 分別位於該等第一與第二LCP介電層上之第一與第二 複數個導電構件； · 一電鍍通孔，其經由該多層互連結構電連接至該等第 一複數個導電構件中至少一構件，至該等第一複數個遮 蔽信號導體中至少之一，及至該等第二複數個導電構件 中至少一構件；及 一位於該第一介電層上與該等第一複數個導電構件 之部份上的第三介電層，該第三介電層實質覆蓋該電鍍 通孔，且其中該第三介電層包括一高密度互連層，用於 提供一從一第一電子裝置至該等第一複數個遮蔽信號 鲁 導體之電路徑。 5 .如申請專利第4項之多層互連結構，其中該第一電子裝 + 置係由一半導體晶片與一電路化基板組成之群組中選 -出。 6. 如申請專利第4項之多層互連結構，其中該第三介電層 係一高密度互連層，包括一包含一改良聚苯醚之樹脂。 7. 如申請專利範圍第4項之多層互連結構，其中該第三介 電層是一直接焊接於該第一介電層與該等第一複數個 86576 200407056 導電構件之部份的第三LCP介電層，以致無須外加黏著 性材料焊接該第三LCP介電層至該第一介電層，且以致 無須外加黏著性材料焊接該第三LCP介電層至該等第一 複數個導電構件之部份。 . 8. —種製造一多層互連結構之方法，其包含： — 提供一包括第一與第二相對表面之導熱層； ~ 定位一第一液晶高分子（LCP)介電層於該導熱層之該 第一相對表面上，其中該第一 LCP介電層包含一第一 · LCP介電材料，且其中該第一LCP介電層包括一位於該 導熱層之該第一相對表面上之第一LCP介電子層； 定位一第二LCP介電層於該導熱層之該第二相對表面 上，其中該第二LCP介電層包含一第二LCP介電材料， 且其中該第二LCP介電層包括一位於該導熱層之該第二 相對表面上之第二LCP介電子層；及 將該等第一與第二LCP介電層分別置於低於該等第一 與第二LCP介電材料之該向列至等向轉變溫度的一第一籲 與第二溫度達一段暫停時間，及在一足以造成該等第一 與第二LCP介電材料塑性變形之高壓力，且造成：焊接 > 該第一 LCP介電子層至該導熱層，無須將任何外加黏著 ， 層置於該第一 LCP介電子層與該導熱層間，且悍接該第 二LCP介電子層至該導熱層，無須將任何外加黏著層置 於該第二LCP介電子層與該導熱層間。 9. 如申請專利第8項之方法，其中該等第一與第二LCP介電 材料之該高分子鏈結構與相關方位，在整個該暫停時間 86576 200407056 内基本上維持未改變。 10. 如申請專利範圍第8項之方法，其中該等第一與第二LCP 介電材料之該熱膨脹係數（CTE)，在整個該暫停時間内 基本上維持未改變。 _ 11. 如申請專利範圍第8項之方法，其中該提高之壓力係在 > 約lOOOpsi至約3000psi之範圍内。 — 12. 如申請專利範圍第11項之方法，其中該暫停時間是至少 約2分鐘。 φ 13. 如申請專利範圍第8項之方法，其中該第一LCP介電材料 與該第二LCP介電材料是一相同之LCP介電材料。 14. 如申請專利範圍第8項之方法，其中該第一LCP介電材料 與該第二LCP介電材料是一不同之LCP介電材料。 1 5 . —種電結構，其包含： 一第一 2S1P子結構，包含一第一介電層、一位於該第 一介電層内之第一電源面、一在該第一介電層一頂部表 面上之頂邵信號面、一在該第一介電層一底部表面上之 _ 底部信號面，及一第一導電通道； 一第二2S1P子結構，包含一第二介電層、一位於該第 ‘ 二介電層内之第二電源面、一在該第二介電層一頂部表 _ 面上之頂邵信號面、一在該第二介電層一底部表面上之 底邵信號面，及一第二導電通道；及 一接合層，其具有第一與第二相對表面與一通過其等 間之導電插塞，其中該接合層包含一液晶高分子（LCP) 介電材料，其中該接合層之該第一相對表面係直接焊接 86576 -4 - 200407056 於該第一 2S IP子結構之第一介電層而無須外加黏著性 材料來焊接該接合層至該第一介電層，其中該接合層之 該第二相對表面係直接焊接於該第二2S1P子結構之第 二介電層而無須外加黏著性材料來焊接該接合層至該 . 第二介電層，且其中該導電插塞電耦合該第一導電通道 ^ 至該第二導電通道。 — 16. 如申請專利範圍第15項之電結構，其中該LCP介電材料 包含一高分子鏈結構與相關方位，基本上是與在焊接該 · 接合層至該等第一與第二2S1P子結構前存在於該LCP介 電材料之該南分子键結構與相關方位相同。 17. 如申請專利範圍第15項之電結構，其中該LCP介電材料 包含一熱膨脹係數（CTE)，基本上是與在焊接該接合層 至該等第一與第二2S1P子結構前存在於該第一LCP介電 材料之該CTE相同。 18. 如申請專利範圍第15項之電結構，其中該第一導電通道 包含一電耦合該第一 2S1P子結構之該頂部與底部信號 _ 面的第一電鍍通孔，且其中該第二導電通道包含一電耦 合該第二2S1P子結構之該頂部與底部信號面之第二電 ‘ 鍍通孔。 ’ 19. 如申請專利範圍第15項之電結構，其中該第一導電通道 包含一電耦合該第一電源面至該第一 2S1P子結構之該 底部信號面的第一電鍍盲通道，且其中該第二導電通孔 包含一電耦合該第二電源面至該第二2S1P子結構之該 頂部信號面之第二電鍍盲通道。 86576 200407056 20. 如申請專利範圍第15項之電結構，其中該第一導電通道 包含一電耦合該第一電源面至該第一 2S1P子結構之該 底部信號面的電鍍盲通道，且其中該第二導電通道包含 一電耦合該第二2S1P子結構之該頂部與底部信號面之 電鍍通孔。 21. 如申請專利範圍第15項之電結構，其中該第一介電層包 含一第一 LCP介電材料，且其中該第二介電層包含一第 二LCP介電材料。 22. 如申請專利範圍第15項之電結構，其中該第一介電層與 該第二介電層均不包含任何LCP介電材料。 23. —種形成電結構的方法，其包括： 提供一第一2S1P子結構，該第一2S1P子結構包含一第 一介電層、一位於該第一介電層内之第一電源面、一在 該第一介電層一頂部表面上之頂部信號面、一在該第一 介電層一底部表面上之底部信號面，及一第一導電通 道； 提供一第二2S1P子結構，該第二2S1P子結構包含一第 二介電層、一位於該第二介電層内之第二電源面、一在 該第二介電層一頂邵表面上之頂邵信號面、一在該第二 介電層一底部表面上之底部信號面，及一第二導電通 道； 提供一接合層，該接合層具有第一與第二相對表面與 一通過其等間之導電插塞，其中該接合層包含一液晶高 分子（LCP)介電材料；及 86576 -6- 200407056 直接將該接合層焊接至在該第一相對表面處之該第 一2S1P子結構的該第一介電層，及至在該第二相對表面 處之該第二2S1P子結構的該第二介電層，係藉由將該第 一 2S1P子結構、該接合層及該第二2S1P子結構置於足夠 用於完成該焊接之一高溫、高壓力與暫停時間，其中在 該暫停時間中該提高溫度係小於該LCP介電材料之向列 至等向溫度，其中無外加黏著性材料置放於該接合層與 該第一介電層之間，其中無外加黏著性材料被置於該接 合層與該第二介電層間，且其中該導電插塞會電耦合該 第一導電通道至該第二導電通道。 24. 如申請專利範圍第23項之方法，其中該接合層之該LCP 介電材料的該南分子键結構與相關方位在整個暫停時 間内基本上維持未改變。 25. 如申請專利範圍第23項之方法，其中該接合層之該LCP 介電材料的該熱膨脹係數（CTE)在整個暫停時間内基本 上維持未改變。 26. 如申請專利範圍第23項之方法，其中該提高之壓力係在 約lOOOpsi至約3000 psi之範圍内。 27. 如申請專利範圍第26項之方法，其中該暫停時間是至少 約2分鐘。 28. 如申請專利範圍第23項之方法，其中該第一導電通道包 含一電耦合該第一2S1P子結構之該頂部與底部信號面 的第一電鍍通孔，且其中該第二導電通道包含一電耦合 該第二2S1P子結構之該頂部與底部信號面之第二電鍍 86576 200407056 通孔。 29.如申請專利範圍第23項之方法，其中該第一導電通道包 含一電耦合該第一電源面至該第一 2S1P子結構之該底 部信號面的第一電鍍盲通道，且其中該第二導電通道包 含一電耦合該第二電源面至該第二2S1P子結構之該頂 部信號面之第二電鍍盲通道。 3 0.如申請專利範圍第23項之方法，其中該第一導電通道包 含一電耦合該第一電源面至該第一2S1P子結構之該底 部信號面的電鍍盲通道，且其中該第二導電通道包含一 電耦合該第二2S1P子結構之該頂部與底部信號面之電 鍍盲通道。 86576