TW200405203A

TW200405203A - Apparatus and method for dynamic program decompression

Info

Publication number: TW200405203A
Application number: TW092109693A
Authority: TW
Inventors: Pier S Paolucci
Original assignee: Atmel Corp
Priority date: 2002-09-20
Filing date: 2003-04-25
Publication date: 2004-04-01
Also published as: CN1688963A; CA2498036A1; US20040059892A1; KR20050037607A; US6766439B2; CN100432923C; WO2004027596A1; EP1546858A4; AU2003228406A1; TWI288349B; JP2006500658A; ITMI20022003A1; EP1546858A1; NO20051940L

Description

200405203 玫、發歐說臟【發明所屬之技術領域】本發明係關於程式字元之壓縮與解壓縮，特別是VLIW (超長指令字元）處理器之程式字元。【先前技術】由於某些運算，例如遊戲引擎（game engine)、圖畫描繪系統（graphic rendering system)、複雜系統模擬器 (complex system simulator)、多媒體、與即時數位信號處理，需要高效能之處理，因此對於高速處理器產生需求，以便可快速地處理大量資料。超純量處理器（superscalar processor)可一次處理多於一個之指令，其已成爲高效能裝置的必要元件。較老舊的微處理器設計，例如複雜指令集計算（CISC，complex instruction set computing)和精簡指令集言十算（RISC，reduced instruction set computing)，可被使用來一次處理許多個指令，但其需要相當昂貴的複雜控制電路。超長指令字元（VLIW，very long instruction word)處理器可在每一時脈週期內爲複數個個別功能單元處理複數個個別指令。VLIW處理器具有一較CISC及RISC晶片簡單之設計。相較於CISC及RISC晶片，VLIW晶片較不昂貴、使用較少電力、且可達到較高的效能。然而，其缺點在於，由於VLIW晶片的設計較其先前技術簡單，所以，爲了使VLIW晶片能有效率地運算，設計及編譯程式碼是非常困難的。因爲VLIW處理器的指令字元是爲數個指令 6 312/發明說明書(補件)/92-07/92109693 200405203 所編寫的，故VLIW處理器的指令字元必然很長，長達數百個位元，需要很大的程式記憶體來儲存，亦需要很大的匯流排來將指令字元從晶片外記憶體（off-chip memory ) 傳送到處理器。這會產生問題，特別是在小型、手持裝置中，因爲裝置的實體尺寸限制了裝置所採用的處理器、匯流排、與記憶體的尺寸。

Miller等人之美國專利第5,8 1 9,0 5 8號「用於處理器之指令壓縮與解壓縮系統及方法」揭示一種在VLIW處理器中減少超長指令字元儲存所需之記憶體量的系統及方法。 V L I W以數種方式被壓縮，包括縮短預設指令、壓縮不需執行指令的位元、及爲較長的指令設定簡碼，在執行時解開。

Hampapuram等人之美國專利第5,87 8,267號「用於VLIW 處理器之壓縮指令格式及處理該指令之處理器」揭示一種壓縮VLIW指令之軟體，VLIW指令被儲存在記憶體中，然後從快取記憶體讀出後「即時（on the fly)」解壓縮。每一指令係由數個運算所組成。每一運算都依據該特定運算的壓縮方案（compression scheme)而予以壓縮；壓縮方案爲每一運算指定一壓縮運算長度。壓縮係取決於運算的至少一項特徵。分支目標（branch target)未壓縮。【發明內容】本發明之目的在於提供一種縮小超長指令字元（V L1W ’ very long instruction word)結構之程式I己憶體尺寸的^置及方法。 312/發明說明書(補件)/92-07/92109693 7 200405203 本發明之另一目的在於縮小VLIW結構之程式匯流排尺寸。本發明之又一目的在於減少CMOS處理器設計中的耗電量。此等目的係可藉由一動態程式解壓縮裝置及方法所達成。一程式被從對應於每一組譯器指令之微碼之時間連續序列（time-sequential sequence)轉換成水平 VLIW 微碼。 (爲了說明起見，此處主要論述VLIW結構之說明，但此並非暗示所揭示之裝置與系統限於應用在VLIW結構，本裝置及方法亦可解壓縮一泛型資訊流（generic flow of information)。）然後，水平VLIW微碼被壓縮成一位元序列，並儲存在程式記憶體中。產生位元序列之壓縮演算法，係利用在時間上指定給水平VLIW微碼每一攔位之値的序列所發生的規律性。每一週期欲執行之運算與運算元的空間中軌跡（trajectory )可被顯示。若此軌跡在時間上被考慮，則指定一單一指令所需的資訊可被減少，方法爲藉由指定一給定週期欲發送至處理器之一組運算元（及/或作業碼）與先前週期已發送者之間的關係，例如，以起始點和增加値（delta )來描述軌跡，而非陳述指令本身。然後，所產生之位元序列被饋送至動態程式解壓縮裝置，或稱動態解壓縮器（dyprode )。此等裝置各被饋入一 1-位元或2-位元微碼之連續串流，亦即，描述程式軌跡之主要特徵的位元序列。動態解壓縮器係使用暫存器及多工 8 312/發明說明書(補件)/92-07/92109693 200405203 器所組成，並由一時脈、重置信號、及微碼所驅動，其可使用來自內部或外部記憶體之微碼、及來自內部或外部記憶體之適當輸入，以產生一程式字元之解壓縮欄位。藉由使用一系列之動態解壓縮器，整個解壓縮程式字元可被重新建立，並傳送至處理器供執行。動態解壓縮器系統的使用，可顯著地縮小程式記憶體尺寸，且可縮小連接至一晶片外（Off-chip )程式記憶體之匯流排尺寸。CMOS處理器設計中的耗電量亦可減少，因爲，在一處理器裝置未被使用的週期中，動態解壓縮器可將控制與讀取位址凍結至最後可使用運算中所指定之値，使得處理器之暫存器檔案和裝置內部的切換率（toggle rate) 降低。動態解壓縮器，可被修改用以解壓縮一程式字元的不同部分。某些動態解壓縮器最適合用於解壓縮作業碼或即時値，而其他型式之動態解壓縮器可適於解壓縮暫存器檔案位址。【實施方式】以下之說明將針對於VLIW (超長指令字元，very long instruction word)程式字元，然而此處所討論之方法及系統不限於應用在VLIW結構，而可被使用於壓縮與解壓縮一泛型資訊流(generic flow of information)。一 VLIW程式字元的產生，是在當一壓縮編譯器將對應於每一組譯器指令之微碼（microcodes )之時間連續序列 (time-sequential sequence)轉換成水平 VLIW 微碼時。 9 312/發明說明書(補件)/92-07/92109693 200405203 在圖la中，習知技術之樣本VLIW程式字元162、由複數個欄位164、166、168、172、174、176所組載有利用指令層級平行（Instruction Level Paralh 所需之各種作業碼（opcode)和運算元。欄位164 168、172、174、176的數目和尺寸在各執行週期可樣，但由於欲解碼的字元眾多，所以一單一 VLIW 係採用一有限數目的解碼方案（decoding scheme)。字元A 162和字元B 170可使用不同的方案解碼。參照圖1 b，在一樣本解碼方案中，程式字元1 7 8 數個獨立欄位所組成，此等欄位可被同時地發送器。例如.，欄位可包括流量控制1 80、一八埠暫存之位址1 8 2、二位址產生單元之作業碼1 8 4、及二運塊之作業碼1 8 6。在本發明之較佳具體例中，水平VLIW微碼接著成一位元序列，儲存在程式記憶體中。產生位元序縮演算法係利用在時間上指定給水平VLIW微碼之位的値序列中所產生之規律性。每一週期被執行之運算元之空間中的，軌跡（trajectory )可被顯示。如跡在時間上被考慮，則指定一單一指令所需要的資簡化，其方法爲藉由指定在一給定週期中欲發送至之運算元（及/或作業碼）與在先前週期中被執行之 (及/或作業碼）之間的關係，例如，藉由以起始點値（delta)來描述軌跡，而不是陳述指令本身。以下爲程式碼可被壓縮之方式的範例。給定下列禾 3 發明說明書(補件)/92-07/92109693 170係成，其 ί 1 i s m ) 、16 6、能不一處理器例如，係由複至處理器檔案算子區被壓縮列之壓每一欄運算與果此軌訊可被處理器運算元和增加 i式碼： 10 200405203 #define SIZE 4 register int FirstOper [2*SIZE]； register int SecondOper[2*SIZE-1]； for (i=0；i<SIZE/i++) { for (j=0;j<SIZE;j+ + ) {

Result[i][j] = FirstOper [2*j] * SecondOper [ i + j]；假設將在一具有足以儲存三向量Result、First〇Per、及 SecondOper之暫存器檔案的處理器上執行程式碼。一編譯器可將 FirstOper 對映（map)至暫存器 R〇-R7、SecondOper 對映至R8-R14、而Result對映至R15-R30。編譯器可產生一組譯器如下（imul係爲一組譯器指令’其可將暫存器相乘，產生一結果暫存器）： R15 = imul(R0,R8); R16 = imul(R2 , R9); R17 = imul(R4,RIO); R18 = imul(R6,R11); R19 = imul(R0,R9)/ R2 0 = imul(R2, RIO); R21 = imul(R4,Rll); R22 = imul(R6,R12); R23 = imul(RO,RIO); R24 = imul(R2/R11); R25 = imul(R4,R12); R2 6 = imul(R6,R13); R27 = imul(R0,Rll)； R28 = imul(R2,R12); R29 = imul(R4.R13); R30 = imul(R6,R14) 如圖 2 所示，Result、FirstOper、及 SecondOper 暫存器位址的動態可被描繪出來（此處，時間是以程式執行週期爲 11 312/發明說明書(補件)/92-07/92109693 200405203 單位，而y軸顯示暫存器位址）。藉由檢視運算元位址的軌跡，可確定運算元位址之間的關係。這是此處所採用之壓縮方法的關鍵。若不使用壓縮，則一指令將需要24位元之程式記憶體來指定每一暫存器位址。然而’檢視如圖2所示之暫存器位址的動態，說明了可藉由儲存位址軌跡相關之値，取代儲存個別位址，以節省程式記憶體。若一符號集合之機率傾向在一有限値集合上達到峰値，則亦可藉由儲存運算元軌跡相關之値，以節省程式記憶體，如後文說明。考慮FirstOper線。假設下列値被儲存： 1) 起始點（此處爲〇 ); 2) 連結前四點之上升斜率（此處斜率爲2 ); 3) 連結點4與5及點8與9之下降斜率（此處斜率爲-4 ); 若指定每一週期所使用之斜率、而非實際暫存器位址’ 所需要的程式記憶體位元數將會減少。此外應注意’ FirstOper和SecondOper的斜率在相同週期處改變；此種與相同運算子關連之運算元軌跡的同時改變是相當常見的。此種模式可使得更多的程式記憶體得以被節省，因爲一欲壓縮之單一封包可表示：丨）指定 FirstOper與 SecondOper之位址的 16位兀；2)與全部三運算元 FirstOper、SecondOper、和 Result 相關之 24 位元；或 3)操作微碼加上與三運算元相關之24位元。動態解壓縮裝置，或稱動態解壓縮器（dyprode )，係利用此種運算子和運算元之間的關係，而從上述之位元序列 12 3⑺發明說明書(補件)/92-07/92109693 200405203 產生出程式字元之欄位；動態解壓縮器的結構不需要每~ 週期與所有運算元相關之全部24位元都被儲存以供產生解壓縮程式字元。而是，如下所示，每一週期可以從動態解壓縮器中所儲存的資訊來重新產生24位元。在圖3中，動態解壓縮器14係爲晶片上（on-chip )裝置，其形成解壓縮系統的一部份。動態解壓縮器1 4可透過一抓取機構（fetch mechanism ) 1 6而接收來自晶片上或晶片外程式記憶體1 8的指令和値，抓取機構1 6可從記憶體 1 8抓取壓縮字元、並將字元的欄位傳遞給適當的動態解壓縮器1 4以供解壓縮。在一具體例中，機構1 6可包括一用以啓用（enable)解壓縮之狀態器（state machine)、及一移位單元（shifting unit )，其可從記憶體抓取儲存字元、將之移位一適當位元數、並將字元欄位分配至適當的動態解壓縮器以供解壓縮。此處雖顯示有四個動態解壓縮器 1 4，然在其他具體例中可使用任何數目之動態解壓縮器 1 4 〇參照圖4，本發明一具體例中所使用之一壓縮VLIW字兀 154 具有一 8 -位元超標頭（super header) 156、一 16-位元欄位標頭（fieldheader) 158、及具有七個16-位元欄位與一個8-位元欄位之欄位160。超標頭156位元可將壓縮字元的結構傳達給解壓縮機構，或者當發生一跳躍 (jump)指令或程序呼叫（procedure call)時可執行一重新1排列動作。欄位標頭1 5 8包含八對位元，每一對係爲對應動態解壓縮器（假設解壓縮系統中有八個動態解壓縮器） 13 312/發明說明書(補件)/92-07/92109693 144 200405203 之操作碼 (儲存（store)、預設（default)、相同（same)及交換 (S， W 3, p))。其餘的欄位160係爲16-位元及8-位元値’ 當其操作碼爲「儲存」値時，這些16 -位元及8 -位元値會被動態解壓: 縮器讀取。出現於壓縮字元154中的欄位160 數 S 是由每一週期中操作碼爲儲存値的數目決定。在其他具體例中，欄位標頭1 5 8可不必出現於每一週期中（例如’ 如果所有‘ 壓縮字元之欄位都出現，在這種情況中超標頭可被使用作爲動態解壓縮器之操作碼，請參見下表1。例如’ 厂全部儲存（all store)」碼可告知解壓縮器壓縮字元的全部欄位都出現，因此攔位標頭1 5 8爲不必要的。然而’ 若操作碼係爲「混合（mixed)」，則欄位標頭158是必要的 )。此外在其他具體例中，個別欄位可不必全部出現。在此具體例中，壓縮VLIW字元之長度係爲120位元。表 1 總; 洁了超標頭1 5 6位元的可能配置。表 1 位元功能 0 抓取信號 1 軟體重置（r e s e t )信號 3 到 2 操作碼（全部儲存（“11”）、全部預設 (“〇〇”）、混合（“10”）、全部移位（“01”）） 7 到 4 目前字元長度（8位元的倍數）表 2 總結了動態解壓縮器之操作碼的意義，其可被包含於欄位標頭1 5 8中。此等操作碼的完整說明係載明於後文之表4中。 14 312/發明說明書(補件)/92-07/92109693 200405203 表2 操作碼之二進位値操作碼之意義 11 儲存 00 預設 0 1 相同 10 交換一斜率動態解壓縮器（slope dyprode)(“動態解壓一 ”）係顯示於圖5。動態解壓縮器一 2 0係由一重置 22、一時脈信號24及一 2-位元微碼之連續串流所驅此斜率動態解壓縮器20之特徵爲三個N-位元暫存 previous__value 32、s am e_s 1 o p e 3 4、及 swap_slope 36 有二個 N-位元常數：previous — reset 44 及 slope — reset 動態解壓縮器一 20亦包含四個具有N-位元輸入之多 40及一個具有四N-位元輸入之多工器42。亦具有一元加法器46 (模數2N，進位忽略）、或一組不相交的器（例如，二個N/2-位元加法器、或三個N/3-位元器）。動態解壓縮器一 2 0具有一 N位元輸入2 8 ( N係定實作所固定），且每一週期產生N位元輸出30。在體例中，只有當2-位元微碼「儲存」指令要求的時偃位元輸入2 8會從環境或記憶體（內部或外部）更新£ 如上所述，2-位元微碼係產生自水平VLIW微碼壓一位元序列。對於此種型式之動態解壓縮器，微碼助 (m n e m ο n i c )及二進位値係顯示於下列表3。表3 312/發明說明書(補件)/92-07/92109693 縮器號動。器：。具 38 〇工器 N-位加法加法由特此具 ;，N 縮成記碼 15 200405203 表3 微碼助記碼微碼二進位値預設 00 相同 01 交換 10 儲存 11 若此斜率動態解壓縮器20接收到一重置信號22 ’常數 previous_reset 44 的値被載入到 previous_value 暫存窃 32 中，且常數reset —slope 38的値被載入到same —slope暫存器34與swap_slope暫存器36中。若沒有重置信號22, 動態解壓縮器一 20係被微碼26所控制。重置信號22和微碼信號2 6 (預設4 8、相同5 0、儲存5 2、交換5 4及重置 5 6 )的資料路徑亦圖示於圖5中。微碼2 6之動作係總結於下列表4 a中：表4a 微碼詳細動作儲存52 新斜率値必須立即被使用與儲存 • 一 N-位元輸入加到 previous 32，產生N -位元輸出。 — value —same_slope 34 的値被 swap —slope 暫存器 36 中。推入一 N位元輸入被指定給same 34 ° slope

312/發明說明書(補件)/92-07/92109693 16 200405203 被設爲該輸出値。相同 50 利用 same_slope 34 及 previous_value 32來產生N-位元輸出。在產生輸出之後，previous_value32被設爲該輸出値。交換 54 利用 same_slope 36 及 previous_value 32來產生N-位元輸出。在產生輸出之後，previous_value 32被設爲該輸出値。執行swap_slope 36之內容的「交換」。預設48 N-位元輸出係藉由 previous_value 32 而被決定。從上述表 4a可看出，當微碼係爲「預設」48時， previ〇US_value 32決定N-位元輸出。當一處理器裝置，例如一多工器或加法器，在一時脈週期中未被使用時，使用「預設」48微碼可使得一 CMOS設計處理器中的切換率 (toggle rate )減小。例如，在被一 4-埠讀取、2-埠寫入之暫存器檔案所饋入之具有一多工器及一加法器的系統中，若爲加法器產生檔案位址與計算作業碼的動態解壓縮器執行一「預設」4 8微碼，則會採取下列步驟：1)將處理器暫存器檔案凍結至最後可使用位址（藉由連接至加法器之處理器暫存器檔案之輸出埠相關的斜率動態解壓縮器可以達成）；2)將加法器上的控制凍結至最後被執行的微碼（藉由加法器相關的値動態解壓縮器可以達成）；及3 ) 17 312/發明說明書(補件)/92-07/92109693 200405203 碼（藉由加法器相關的値動態解壓縮器可以達成）；及3 ) 在處理器暫存器檔案的寫入嗥上產生一寫入停用 (d i s ab 1 e )，以免加法的結果會被寫入。此等將控制和讀取位址凍結至最後可使用運算中所指定之値的步驟，可減小處理器暫存器檔案內部及裝置本身內部的切換率。斜率動態解壓縮器2 0的一種有趣變化例，可在當執行一預設操作碼時輸出previous_reset 44的値。其優點係爲一完整處理器之設計中較簡單（較不具侵略性）之解壓縮系統具體例；其缺點在於獲得的較少的切換率降低。斜率動態解壓縮器2 0的另一種有趣的變化例，係藉由在輸入處加入一 software_reset XXX信號而獲得。此信號可減少執行一分支（branch)時的執行時延遲（latency)，其中一動態解壓縮器內部的所有暫存器必須設爲重置値。事實上，在編譯時一般不可能知道是否將會執行一條件分支 (conditionalbranch)。因此，在對應於分支目標（LABELS) 之週期執行時必須發出一重置。這將會導入一需要的延遲週期，用以執行一習知的動態解壓縮器內部暫存器重置。若具有外加的s0ftware_reset信號，我們可避免插入延遲碼。表4b顯示此等修改。表4b 微碼詳細動作儲存5 2及新斜率値必須立即被使用及儲 softwai.e_resetxxx 存： 18 312/發明說明書(補件)/92-07/92109693 200405203 previous — value 32)，產生 N -位元輸出。一〇値被推入swap — slope暫存器 36中。 -N 位元輸入被指定給 same_slope 34 〇一在產生輸出之後 ’ previous_value 32 被設爲該 N- 位元輸出値。預設48及 N- 位元輸出被設爲 software^reset previous_reset 値。所有內部暫存 XXX 器被設爲其重設値。下表5顯示如何利用本發明之壓縮/解壓縮方法來節省程式記憶體。在下例中，顯示組譯器碼的壓縮結果，其中 Result攔位係與FirstOper欄位和SecondOper欄位分別地被壓縮。此等壓縮欄位各將被饋送至一個別的斜率動態解壓縮器，在此情況中，一 8-位元斜率動態解壓縮器用於解壓縮 R e s u 11欄位，而一 1 6 -位元動態解壓縮器用於壓縮 FirstOper及SecondOper攔位。在16 -位元動態解壓縮器中，加法器被分割成二個8-位元不相交加法器。「其他」意指任何不使用乘法器之組譯器運算，與預設微碼相關。 0 X F A F E値是必要用以產生-6與-2之模數8 -位元減法，對應於必要向後之負斜率，例如從R6至R0及Rii至r9。表5 19 312/發明說明書(補件)/92-07/92109693 200405203 懕縮後位元數組譯器

Result Μ 1\/ ，厭縮後，驅勳一 8 -位元斜率勳能鳐懕縮器 2-位元 8 -付元微碼輸入

Lixs t〇_ Sl ft c ο n d 0 p e r 欄位，懕縮後，驅動一 1 6 -位元斜率動熊解壓縮器_2-仿元 1 6 _位元 II -- = II -I -I II II II II = = II II = -I _ 5 他 67 他 89 他 0123 他 4567890 他 1 11 11 2222 2222223 iR其RR其RR其RRRR其RRRRRRR其 m m m mm m m m m m m m mmm m R R R R R RRRR RRRRRRR /V /l\ /V /lx /v /V /V /l\ /IV /V /IV /V /V /V /l> 1 —1 11 11 1 —i n 11 —1 11 n u u u u u u υ u u uuuuuuu

8 9 1 R R R

1 V)- 1 9 R R

\ly X)/ Xu/ Νϊ/ ΝΪ/ \ly NIX 0 1 2 0 1 2 3 1 2 3 4 11 11 11 11 lx lx 11 lx 11 11 11 RRRR RRRRRRR 置存設存同設同同設同同同同設同同同同同同同設重儲預儲相預相相預相相相相預相相相相相相相預 dontcare OxOF dontcare 0x0 1 dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare 置存設存同設同存設換同同換設換同同換換同同設重儲預儲相預相儲預交相相交預交相相交交相相預 dontcare 0X0008 dontcare 0x0201 dontcare dontcare dontcare OxFAFE dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare dontcare 若未採用壓縮，儲存此處所列2 1個週期之指令的暫存器位置將需要總共5 04位元（21週期* 24位元/週期=504 位元）。藉由壓縮FirstOper與SecondOper欄位和Result 欄位，在一 16-位元動態解壓縮器與一 8-位元動態解壓縮器結合的情況下，僅需要148位元，壓縮率爲3.4 ( 504位元/1 4 8位元）。如果三個暫存器欄位都以一單一 24-位元動態解壓縮器 (包含三個8-位元加法器）解壓縮，則可達到更高的壓縮 20 312/發明說明書(補件)/92-07/92109693 200405203 率。下表6顯示使用此方法之結果。表6

Result、FjrstOper S^condOper M iir 壓縮後組譯痛 2-j\i if, 2 4 -位元輸入位元數微碼 … 重置 dontcare 2 + 24 R15 = imul(R0, R8) 儲存 0X0F0008 2 其他預設 dontcare 2 + 24 R1 6 = imul(R2，R9) 儲存 0x010201 2 R17 = imul(R45 RIO) 相同 dontcare 2 其他預設 dontcare 2 R1 8 = imul(R6? R11) 相同 dontcare 2 + 24 R19 = imul(R0, R9) 儲存 0X01FAFE 2 其他預設 dontcare 2 R20 = imul(R25 R10) 交換 dontcare 2 R21=imul(R4, Rll) 相同 dontcare 2 R22 = imul(R6，R12) 相同 dontcare 2 R23=imul(R0, R10) 交換 dontcare 2 其他預設 dontcare 2 R24 = imul(R2, Rll) 交換 dontcare 2 R25 = imul(R4, R12) 相同 dontcare 2 R26 = imul(R6, R13) 相同 dontcare 2 R27 = imul(R0, Rll) 交換 dontcare 2 R28 = imul(R25 R12) 交換 dontcare 2 R29 = imul(R4, R13) 相同 dontcare 2 R30 = imul(R6, R14) 相同 dontcare 2 其他預設 dontcare 當使用一 24-位元斜率動態解壓縮器時，僅需要114位元來儲存暫存器位址。此處的壓縮率係爲4.4 (504位元 /1 1 4位元）。當一符號集合之機率傾向在時間上、在子集合（每一係由有限數目的値所組成）上達到峰値’則可使用另一型式之動態解壓縮器，値動態解壓縮器（value dyProde )。例如，如果一程式區段區域性地顯示出經常使用一限定的計算微碼集合，則適當設計的値動態解壓縮器可減少程式記憶體 21 312/發明說明書(補件)/92_07/92109693 200405203 之使用和 C Μ 0 S設計中的耗電量 ’因爲其可將未被使用之裝置的控制. 凍結至最後可使用微碼。在預設週期中，値動態解壓縮器產生一寫入停用（w rite disable )信號，如上所述可降低, 處理器內的切換率。參照圖 6 ，値動態解壓縮器64 ( “動態解壓縮器二二，，）係由 —* 時脈 60 、一重置信號5 8、及 —* 2 -位兀微碼6 2所驅動。動態飽 ^ ϋ i翁言器二 64之特徵爲二個 N-位元暫存器 S W ap _ V al u e 70 與 same_value 7 2、及一個.N -位元常數 re s e 1 r a 1 u e 66。此値動態解壓縮器64另一特徵爲三個具有四 N-位亓 ;輸入之多工器68。對於每一週期，動態解壓縮器二 64可 '產生N位元之輸出 76 〇控制動態解壓縮器二64的微碼指令62係總結於下表7 中〇表 7 微碼助記碼微碼一進位値預設 00 相同 01 交換 10 儲存 11 如刖述圖 5中所討論之動態解壓縮器一，圖6所示動態解壓縮器二 64之N-位元輸入値 74是無關緊要的，除非微碼指令係爲「儲存」。微碼指令 (預設7 8、相同8 0 、儲存 82 及交換 8 4 )之資料路徑及重置信號8 6亦顯不於圖6。如同動態] 解壓縮器一，當執行一預設操作碼時，動態解 312/發明說明書(補件)/9107/92109693 22 200405203 壓縮器一 64的*—有趣變化例可輸出reset_value66的値。同樣地，其優點係爲一完整處理器之設計中較簡單（較不具侵略性）之解壓縮系統具體例；其缺點在於獲得的較少的切換率降低。如同動態解壓縮器一，値動態解壓縮器64 的另一有趣變化例係藉由在輸入處加入一 software_reset XXX信號而獲得，以減少在分支執行上的延遲。除了上述圖5及圖6所說明之以2-位元微碼驅動的斜率動態解壓縮器和値動態解壓縮器，動態解壓縮器亦可藉由一單一位元碼來控制。參照圖7，一斜率動態解壓縮器8 8 (“動態解壓縮器三”）係由一重置信號9 0、時脈9 2、及 1-位元微碼94所驅動。動態解壓縮器三88之特徵爲三個二N-位元輸入之多工器、一個三N-位元輸入之多工器、及一個N位元加法器1 1 6 (在其他具體例中，加法器1 1 6 可以是一組作用在N位元不相交次群組的加法器，例如，二個N/2位元加法器）。具有一常數reset 106及二個N-位元暫存器 previous — value 112 與 same — slope 114。動態解壓縮器三88每一週期產生N位元之輸出104。控制動態解壓縮器三之微碼指令係總結於下表8。表8 微碼助記碼微碼二進位値儲存 0 相同 1 除非微碼指令係爲「儲存」，圖7所示動態解壓縮器三之 N-位元輸入値1〇2是無關緊要的。微碼指令（相同96及 23 312/發明說明書(補件)/92·〇7/92109693 200405203 儲存9 8 )的資料路徑及重設信號1 0 0亦顯示於圖中。在圖8中，一値動態解壓縮器1 1 8 ( “動態解壓縮器四，，）係由 —* 時脈 1 2 0及1 -位元微碼1 2 2 所驅動。動態解壓縮器四 1 18 之特徵爲二個N -位元多工器1 2 8及一個 N- 位元暫存器 same」 v a 1 u e 1 3 0。此動態解壓縮器118每一週期產生 N 位元之輸出 134° 微碼指令 122係總結於下表9。表 9 微碼助記碼微碼二進位値儲存 0 相同 1 除非微碼指令係爲「儲存」’圖8 所示動態解壓縮器四之 N- 位元輸入値1 3 2是無關緊要的。微碼指令（相同 1： 24 及儲存 1 ： 26 ) I 的資料路徑及重設信號 1 〇〇亦顯示於1 圖1 中〇參照圖9 ，其係爲本發明使用動態解壓縮器來壓縮與解壓縮程式字元之方法的總結。首先，一微碼之時間連續序列被壓縮成水平微碼或程式字元（方塊1 4 6 )。接著水平微碼被壓縮成一 1-位元或2-位元序列之微碼（方塊 148 )° 然後此壓 :縮之微碼序列被儲存於程式記憶體中 ( 方丄ϋϋ 塊 1 5 〇〕 )° 然後，此位元序列及任何需要的値被饋送到適當動態解壓縮器，以便將程式字元欄位解壓縮並重組解壓縮之程式字元（方塊1 5 2 )。然後，重組之程式字元被傳遞至處理器供執行 (方塊1 5 4 )。【圖式簡單說明】 24 312/發明說明書(補件)/92-07/92109693 200405203 圖la係爲習知技術之樣本VLIW程式字元之方塊圖；圖lb係爲習知技術之一樣本VLIW程式字元之方塊圖；圖2係爲每一週期被執行之一程式的運算與運算元之空間中的軌跡圖。圖3係爲一微處理晶片上之一動態解壓縮器系統的方塊圖。圖4係爲本發明之一具體例中所使用之一壓縮VLIW程式字元的方塊圖。圖5係爲根據本發明以2-位元微碼驅動之斜率動態解壓縮器的方塊圖。圖6係爲根據本發明以2-位元微碼驅動之値動態解壓縮器的方塊圖。圖7係爲根據本發明以Μ立元微碼驅動之斜率動態解壓縮器的方塊圖。圖8係爲根據本發明以1 -位元微碼驅動之値動態解壓縮器的方塊圖。圖9係爲說明本發明之程式字元壓縮與解壓縮之流程圖。 (元件符號說明） 12 處理器 14 動態解壓縮器 16 抓取機構 18 記憶體 2〇動態解壓縮器一 25 312/發明說明書(補件)/92-07/92109693 200405203 22 重置信號 24 時脈信號 2 6 微碼 28 仏位元輸入 3 0 N-位元輸出 32 p r e v i 〇 u s __ v a 1 u e 暫存器 34 same_slope 暫存器 36 swap_slope 暫存器 38 slope-reset 常數 40 多工器 42 多工器 44 previous_reset 常數 46 加法器 4 8 預設 50 相同 5 2 儲存 5 4 交換 56 重置 5 8 重置信號 6 0 時脈 62 微碼 64 動態解壓縮器二 66 r e s e t _ v a 1 u e 常數 6 8 多工器 312/發明說明書(補件)/92-07/92109693 200405203 70 swap_value 暫存器 72 same_value 暫存器 7 4 N-位元輸入 7 6 N-位元輸出 7 8 預設 8 0 相同 82 儲存 84 交換 86 重置信號 88 動態解壓縮器三 90 重置信號 92 時脈 94 微碼 96 相同 98 儲存 1〇〇重設信號 102 N-位元輸入 104 N-位元輸出 10 6 reset 常數 108 多工器 110 多工器 112 p r evi〇us—va 1ue 暫存器 114 same_slope 暫存器 116 加法器 312/發明說明書(補件)/92-07/92109693 200405203 118 動態解壓縮器四 120 時脈 122 微碼 124 相同 126 儲存 128 多工器 13 0 same_value 暫存器 132 N-位元輸入 134 N-位元輸出 146 方塊 148 方塊 150 方塊 152 方塊 1 5 3 方塊 154 壓縮VLIW字元 156 超標頭 15 8 欄位標頭 1 60 欄位 162 VLIW程式字元 1 64 欄位 16 6 欄位 168 欄位 170 VLIW程式字元 172 欄位 312/發明說明書(補件)/92-07/92109693 200405203 174 欄位 17 6 欄位 178 程式字元 180 流量控制 18 2 八埠暫存器檔案之位址 184 位址產生單元之作業碼 18 6 運算子區塊之作業碼 312/發明說明書(補件)/92-07/92109693

Claims

200405203 拾、申請專利.菌 1 · 一種用於解壓縮一資料流之裝置’其可產生至少一解壓縮程式字元之欄位以傳遞至一處理器供執行，該裝置包含： a) 至少一暫存器，用於儲存一 N位元之値； b) —第一裝置，用於接收一第一輸入，該第一輸入係爲另一 N位元之値；〇 —第二裝置，用於接收一第二輸入，該第二輸入係爲一代表一指令如何處理N位元値的微碼，該N位元値係選自下列所組成之群組： i)來自至少一暫存器之至少一 N-位元値； ii)來自至少一暫存器之至少一 N-位元値及來自第一輸入之N-位元値； d) 至少一處理裝置，用於處理N位元之値，該N位元之値係選自下列所組成之群組； i) 來自至少一暫存器之至少一 N -位元値； ii) 來自至少一暫存器之至少一 N-位元値及來自第一輸入之N-位元値；及 e) —輸出多工器，用於產生一 N位元之輸出，其中該輸出係爲欲傳遞至一'處理益供執彳了之一解壓縮程式字兀之至少一欄位，其中該處理器係與該裝置電連通。 2 ·如申請專利範圍第1項之裝置，其又包括一第三裝置，用於接收一第三輸入，該第三輸入係爲一重置信號。 3 ·如申請專利範圍第1項之裝置，其又包括一第四裝 30 312/發明說明書(補件)/92-07/92109693 200405203 置，用於接收一第四輸入，該第四輸入係爲一時脈信號。 4 .如申請專利範圍第1項之裝置，其中，處理裝置包括至少一加法器。 5 .如申請專利範圍第1項之裝置，其中，處理裝置包括至少一多工器。 6 ·如申請專利範圍第5項之裝置，其中，處理裝置包括至少一輸入多工器。 7·如申請專利範圍第1項之裝置，其中，具有一暫存器。 8 .如申請專利範圍第1項之裝置，其中，具有三暫存器。 9·如申請專利範圍第1項之裝置，其中，具有五暫存器。 1 〇 ·如申請專利範圍第1項之裝置，其中，微碼係爲1位元。 1 1 .如申請專利範圍第1項之裝置，其中，微碼係爲2位元。 1 2 .如申請專利範圍第1項之裝置，其中，至少一用於儲存一 N位元値之暫存器可儲存一 N位元之斜率値。 1 3 .如申請專利範圍第1項之裝置，其中，至少一用於儲存一 N位元値之暫存器可儲存一 N位元之起始値。 1 4 .如申請專利範圍第1項之裝置，其中，第一輸入係爲一 N位元之斜率値。 1 5 .如申請專利範圍第1項之裝置，其中，第一輸入係爲一* N位兀之儲存作業碼。 1 6 ·如申請專利範圍第1項之裝置，其中，第一輸入係爲一 N位元之數値。 31 312/發明說明書(補件)/92-07/92109693 200405203 1 7 ·如申g靑專利範圍第1項之裝置’其中，輸出係爲一儲存作業碼。 1 8 ·如申請專利範圍第1項之裝置，其中，輸出係爲一數値。 1 9 ·如申請專利範圍第1項之裝置，其中，輸出係爲一暫存器檔案位址。 20·如申請專利範圍第1項之裝置，其中，該裝置係位於一微處理器晶片上。 2 1 .如申請專利範圍第1項之裝置，其又包括用於將一讀取位址凍結至一最後可使用運算中所指定之値的裝置。 22 ·如申請專利範圍第1項之裝置，其又包括用於在^預設週期產生一寫入停用信號的裝置。 2 3 · —種用於解壓縮一資料流之裝置，其可產生至少一解壓縮程式字元之欄位以傳遞至一處理器供執行，該裝置包含： a) 至少一暫存器，用於儲存一第一 N位元之値； b) —第一裝置，用於接收一第一輸入，該第一輸入係爲一第二N位元之値； c) 一第二裝置，用於接收一第二輸入，該第二輸入係爲一代表一指令如何處理第一與第二N位元値的微碼；及 d) 複數個多工器，用於多工處理第一與第二N位元之値，複數個多工器的其中之一可產生一 N位元之輸出，其中該輸出係爲欲傳遞至一處理器供執行之一解壓縮程式字元之至少一欄位，其中該處理器係與該裝置電連通。 32 312/發明說明書(補件)/92-07/92109693 200405203 2 4 ·如申請專利範圍第2 3項之裝置，其又包括複數個暫存器，用於儲存複數個N位元之値。 2 5 .如申請專利範圍第2 3項之裝置，其中，複數個多工器具有用於多工處理N位元之値的裝置，該N位元係選自下列所組成之群組： a) 儲存在複數個暫存器中之複數個N位元；及 b) 來自至少一暫存器之至少一 N位元値及N位元之第一輸入。 26·如申請專利範圍第23項之裝置，其又包括一第三裝置，用於接收一第三輸入，該第三輸入係爲一重置信號。 2 7 ·如申請專利範圍第2 3項之裝置，其又包括一第四裝置，用於接收一第四輸入，該第四輸入係爲一時脈信號。 2 8 ·如申請專利範圍第2 3項之裝置，其中，處理裝置包括至少一加法器。 2 9 ·如申請專利範圍第2 3項之裝置，其中，處理裝置包括至少一輸入多工器。 3 0 .如申請專利範圍第24項之裝置，其中，具有三暫存器。 3 1 ·如申請專利範圍第24項之裝置，其中，具有五暫存器。 3 2 .如申請專利範圍第2 3項之裝置，其中，微碼係爲1 位元。 3 3·如申請專利範圍第23項之裝置，其中，微碼係爲2 位元。

312/發明說明書(補件)/92-07/92109693 33 200405203 3 4 ·如申請專利範圍第2 3項之裝置，其又包括一第三裝置，用於接收一第三輸入，該第三輸入係爲一重置信號。 3 5 ·如申請專利範圍第2 3項之裝置，其又包括一第四裝置，用於接收一第四輸入，該第四輸入係爲一時脈信號。 3 6 ·如申請專利範圍第2 3項之裝置，其中，處理裝置包括至少一加法器。 3 7 .如申請專利範圍第2 3項之裝置，其中，至少一用於儲存一 N位元値之暫存器可儲存一 N位元之斜率値。 3 8 .如申請專利範圍第2 3項之裝置，其中，至少一用於儲存一 N位元値之暫存器可儲存一 N位元之起始値。 3 9·如申請專利範圍第23項之裝置，其中，第一輸入係爲一 N位元之斜率値。 40·如申請專利範圍第23項之裝置，其中，第一輸入係爲一 N位元之儲存作業碼。 4 1 ·如申請專利範圍第2 3項之裝置，其中，第一輸入係爲一 N位元之數値。 42.如申請專利範圍第23項之裝置，其中，輸出係爲一儲存作業碼。 43·如申請專利範圍第23項之裝置，其中，輸出係爲一數値。 44·如申請專利範圍第23項之裝置，其中，輸出係爲一暫存器檔案位址。 4 5 ·如申請專利範圍第2 3項之裝置，其中，該裝置係位於一微處理器晶片上。 34 312/發明說明書(補件)/92-07/92109693 200405203 4 6 .如申請專利範圍第2 3項之裝置，其又包括用於將一讀取位址凍結至一最後可使用運算中所指定之値的裝置。 4 7 ·如申請專利範园弟2 3項之裝置，其又包括用於在一預設週期產生一寫入停用信號的裝置。 4 8. —種用於解壓縮一資料流之方法，其可產生至少一解壓縮程式字元之欄位以傳遞至一處理器供執行，該方法包含： a) 將一第一 N位元之値儲存於一裝置中之一暫存器中，該裝置係與一處理器電連通； b) 該裝置接收一第二N位元之値之輸入； c) 該裝置接收一微碼，該微碼係代表一指令如何處理第一與第二N位元値； d) 該裝置處理第一與第二N位元之値；及 e) 該裝置產生一 N位元之輸出，其中該輸出係爲飲傳遞至一處理器供執行之一解壓縮程式字元之至少一欄位。 49.如申請專利範圍第48項之方法，其又包含接收一重置信號。 5 0 ·如申請專利範圍第4 8項之方法，其又包含接收一時脈信號。 5 1 ·如申請專利範圍第4 8項之方法，其中，微碼係爲1 位元。 5 2 .如申請專利範圍第4 8項之方法，其中，微碼係爲2 位元。 5 1 ·如申請專利範圍第4 8項之方法，其中，第二N位元 35 1 12/發明說明書(補件)/92-07/92109693 200405203 之値係爲一斜率値。 5 4 ·如申請專利範圍第4 8項之方法，其中，第二n位元之値係爲一儲存作業碼。 5 5 ·如申請專利範圍第4 8項之方法，其中，第二n位元之値係爲一^數値。 5 6 ·如申請專利範圍第4 8項之方法，其中，處理包括加上N位元之値 5 7 ·如申請專利範圍第4 8項之方法，其中，處理包括多工處理N位元之値 5 8 ·如申請專利範圍第4 8項之方法，其中，輸出係爲一儲存作業碼。 5 9 ·如申請專利範圍第4 8項之方法，其中，輸出係爲一數値。 6〇·如申請專利範圍第48項之方法，其中，輸出係爲一暫存器檔案位址。 6 1 ·如申請專利範圍第5 〇項之方法，其中，產生步驟包括多工處理至少一 N位元之値以產生輸出。 6 2 ·如申請專利範圍第4 8項之方法，其又包括將一讀取位址凍結至一最後可使用運算中所指定之値。 63.如申請專利範圍第48項之方法，其又包括在一預設週期產生一寫入停用信號。 36 312/發明說明書(補件)/92-07/92109693