TW200303076A - Memory cell fabrication method and memory cell configuration - Google Patents

Description

200303076 五、發明說明（1) 發明背景 發明領域 本發明係關於一種EEPR0M記憶胞元（memory cel 1)之製 造方法及此種記憶胞元之構形。 半導體3己憶體技術的最重要發展目標中有一者是實現極 小的記憶胞元，亦即，使用非常小的每一被儲存資訊單位 (位元，bit)的石夕區域。另一方面，此問題產生受陷在介電層 的電子的空間延伸，其大約是40nm，相對於降低記憶電晶體 之有效通道長度變得越來越大，且另一方面，當寫入及抹除 週期的次數增加時，被儲存的電荷有擴散開的^向。此外， 如果降低記憶胞元操作所需之源—汲（s〇urce —drain)極電 壓，將有益於縮小化的努力。此電壓，至少在以 CHE(Channel Hot Electron，通道熱電子）程式化的情況 中，大部份由材料固有特性，例如電子壁叠高度 (electrical barrier height)，而被預先決定。對一般 S^SiNVSiO2的組合層而言大約是3.leV。因此想尋找^由 適a的新層組合而達成降低。 以下所描述的記憶胞元的種類適合獨立（stand —ai〇ng) 應用以及所謂的嵌入（embedded)應用。具有做 =著:的記憶胞元本身係為已知。依據以下所 八。憶肊兀具有一層結構，該層結構包括一做為儲存層戈 ;冓，；屬記憶胞元可被使用於，例如，虛擬接地麵架 構係屬已知。它們可藉由，例如，通道熱電子，而被程3

第5頁 200303076

化及被熱電洞（h ο 1 e )抹除。 發明綜合說明 因此本發明之一 憶胞元構形，其可克 的缺失，且其說明一 記憶胞 基 元之結構。 於前述及其它 EEPR0M記憶胞元之方 ^ 7在於提供一種製造方法及EEPR0M記 ίΐΐ已知裝置及此種-般型態之方法 種可進-步縮小記憶體之製造方法及一 目的，依據本發明提供一種製造 法。此方法包括：於半 一源極區域及一汲極區域，直-去二V體材枓上形成 八一者之間具有一通道區域；以 及 藉由以下步驟 邊界層之間之 施力口一一儲存 一第一 此該餘 料及該 於 胞元用 於 腐蝕有 源極區 於 三層的 層以及 於第一步驟，於一半導 刻層， 邊界層 刻層之一材料可有選 第二邊 一第二 一钱 一材料 之一區 一第三 選擇性 域與該 一第四 界層之 步驟， 域外部 步驟， 地移除 汲極區域之間 步驟，填充一 移除至 藉由該 該蝕刻 層結構，該三層的結構具有位於 位於該通道區域之上之一閘極： 體材料（冑以導體層）上側施加 一弟一邊界居Q 擇性地相“第二；；；極，藉 J吻乐 邊界層之一材 被#刻； ;5亥第-層及該蝕刻層至該記憶 η 界層下方之側邊有效姓刻 層之^以形成該蝕刻層位於該 之通逗區域上之殘餘部份； 儲存層用之材料於至少餘刻層材

第6頁 200303076 五、發明說明（3) ------- 料被移除之該第二邊界層以下之區域；以及接著進行電連接 所產生之記憶胞元之後續方法步驟。 一依據本發明額外的特徵，此第二步驟包括分別製造間隔 凡=於面對該源極區域與該汲極區域之閘極的二側上，此等 間隔7L件定義該三層的層結構之一突出的側邊延伸，並移除 該第二邊界層，該蝕刻層，及該第一邊界層於被該閘極及該 間隔元件覆蓋之區域之外。 3 一依據本發明之另一實施例，此第二步驟包括分別製造間 ，元件於面對該源極區域與該汲極區域之閘極的二側上，此 等間隔元件定義該三層的層結構之一突出的側邊延伸，並移 除遠第二邊界層以及該蝕刻層於被該閘極及該間隔元件覆蓋 之區域之外。 依據本發明之又一實施例，此第二步驟包括移除該第二 邊界層以及該蝕刻層於被該閘極覆蓋之區域外，且於該第四 與第五步驟之間，分別製造間隔元件於面對該源極區域與該 汲極區域之閘極的二側上。 依據本發明之一附加特徵，該第一邊界層係由S i 〇2，矽 酸鍅（zirconium silicate)，或矽酸铪（hafnium silicate) 所製成，該蝕刻層包括A 12 03，而該第二邊界層係由Si 02，石夕 酸鍅（zirconium silicate)，或矽酸給（hafnium silicate) 所製成。 依據本發明之一附加的特徵，該等邊界層係以原子層沉 積（atomic layer depositi on, ALD)處理由石夕酸錯 (zirconium silicate)，或石夕酸給（hafnium silicate)戶斤製

200303076

胞元基=十或其它目的，本發明亦提供一EEP議之_記憶 一半導體材料，於其中形成一源極區域及一汲極區域； 一通這區域位於該源極區域與該汲極區域之間； ^ 一三層的層結構形成於該通道區域之上以及一閘極位於 。亥層…構之上’该層結構具有複數邊界層及位於該 之間之-料層；以及 ^界層 位於該通道層之上該等邊界層之間由^2〇3所形成 存層中斷。 人、减 換言之，此記憶胞元包括在半導體材料中之一源極區域 及一汲極區域，以及於該源極區域與該汲極區域之間之一通 逼區之上具有一三層的層結構，該層結構具有一位於該等= 界層之間之儲存層以及一閘極電極設置於其上，該儲存層於 該通道區域之上被中斷並由以“以所製程之一蝕刻層所ς、 代。於製造過程中，一三層的層結構，包括一第一邊界芦， 其較好以矽氧化物製成，一蝕刻層，其較好以Αΐ〗〇3製:以 及一第二邊界層，其較好也以Si〇2製成，被施加。於較彳土者 施例中，該等邊界層另一種選擇可為矽酸錯或矽酸铪。土只 於每一情況中中間層從源極及汲極區域被側向蝕刻 因此第二邊界層係被切除底部（undercut)。於此方式 之中間空間被填入儲存層用之材料，較好是矽氮化物 (silicon nitride)。此適合的間隔元件的提供使得記憶胞 兀之尺寸可以以預想的方式被定義。 〜

200303076 五、發明說明（5) 其匕可視為本發明特徵之特 以描述。 寻徵於所附申請專利範圍中予 雖然本發明於此以一記憶胞元之制 述之實施例，但並非用以限 二造及構形為說明及描 情況下存在多種修改及結構改變申-專利範圍等效之範圍的 將從S特結構及操作方法以及其它的目的及益處 下特…例之描述結合所附圖式而提供最佳之了 一至：隐2::之二造方法及較佳構形之特定實施例將參照圖 至f 2b，2b&la至3b而於下文被詳細描述。 較佳貫施例詳細說明 每〃首先參照圖式結構之細節，尤其是參照圖一至五之第一 二施例本方法之較佳實施例將參照圖式及較佳實施例而為 描述’且完整的記憶胞元之較佳實施例也於圖式中顯現。此 製程開始於慣用的方法步驟，例如CM〇S製程技術。首先，此 主動區域被STI(Shallow Trench Isolation，淺溝槽隔離）所 隔離。成長一氧化墊並沉積一氮化物墊。為STI所提供之溝 槽藉由光罩技術而被蝕刻，且此等溝槽實際上被填充氧化 物。接著進行適合的平坦化調整，例如CMP(Chemical Mechanical Polishing,化學機械拋光）。該氮化物墊被蝕 刻，而CMOS元件所需之p型及n型井藉由雜質的導入而被形 成。記憶胞元製程所需之摻雜區域，除了源極區域及汲極區

200303076 五、發明說明（6) 域之外，也於此步驟中被製造。此步驟藉由一般的硼及磷的 罩幕植入及後續的摻雜退火而完成。這包括一個本身為已知 之半導體晶圓之預處理。 為製造記憶胞元，首先於之後移除遮蔽的氧化物（氧化 層墊）。依據本發明之一三層之層結構先被沉積於整個區域 上。圖一表不將被施加以下所述之層結構之基板s ( —半導體 基體或一其上具有半導體層序列之基板）的截面圖。首先， 沉積一層被當成第一邊界層A的層 .一一 π πτ/又，儿領王寻 於約5 n in之氧化層的厚度。此層可以為’例如，一熱產生的

Si02，矽酸錯（zirconium silicate)，或矽酸給（hafnium si 1 icate)。本實施例中之一矽酸锆層或一矽酸铪層較好是 介由ALD(Atomic Layer Deposition，原子層沉積）所製成。 之後，做為蝕刻層B之層同樣地被沉積於整個區域上， 較佳者，其包含Al2〇3，且較好是藉由ALD所形成。後者被跟 隨一第二邊界層C，其厚度約等於10nm，此第二邊界層c最好 疋由與第一邊界層A相同的材料製成。於本例中，第- 層c同樣較好是藉由ALD所施加之si〇2，矽酸鍅， 1 益 由ALD所施加之矽酸铪。 及季乂好疋猎 旦這些層開始被施加於整個區域 丄 技術被移動至供CMOS元件所使用之基板之一以藉 的可使用HF(hydrofluoric acid)。如果此三層奸’為此目 ;1電特性不足以成為閘極介電質的功能，最好是特 S的 为離閘極氧化物或其它一個接一個的複數閘極氧化、一 此，此三層結構之層之特性可能被干擾，如果適合^精^

200303076 五、發明說明（7) 必須於形成此等層時被列入考慮。 隨後沉積蝴至80nm厚彦傲在卩卩托r 、， 為閘極G，以及厚度約5〇nm之 一虱化物層被施加於其上。佶用置莫 成圄索以Η “ 罩幕技術，此氮化物層被形 风圖茶以开> 成一硬罩幕Η，置於氺阳罢 當成形成閉極圖案G之罩幕：於先阻罩幕被移除之後被用以 之條：$索此T ί/D虛擬之位70線被形成記憶胞元之列所用 = ί 兹刻於第二邊界層停止。圖-所示之 戳面之中間產物因此形成。 是r 可構之截面表示於圖ib。其中，此#刻（最好 向下至第一邊界層^止。如果㈣層^ 除2。3 材料可錯由’例如氯消毒或漠消毒氣體，而被移 甘k 2 ί圖一至二之首先描述之變化’隨後施加-間隔層， :备ΐ Γ者為—厚度4Gnm之氧化物層。此間隔層元件Sp(圖二） =由習知方式之非等向蝕刻該層而形成，其初始以一均勻 i5現、。使用具有於二側製造之間隔元件之閑極，雜質隨 11 =人源極1及汲極2之區域。如果此半導體材廖或形成於 t，體材料中之井先被摻雜？_導體，n+型位元線植入於此例 =有效的，例如藉由砷的導入。因此，被當成通道區域3 之品域出現於源極區域1與源極區域2之間。此三層的層隨後 相對於間隔元件⑪被側向移除，其可藉由例如， I^EUeactive Ion Etching)而完成。蝕刻層8隨後相對於邊 |層A，C有選擇性地被側向蝕刻，最好是化學溼蝕刻，且因 此被蝕刻移除至第二邊界層c下方之深度，其可藉由蝕刻速

200303076 五、發明說明（8) 物使用H3P〇4(phosph〇r丨c a ，、d 1理之後相對於邊界層氧化

Al2〇3熱處理之大範g )被蝕刻。蝕刻速率依據個別 約每八圍而疋。此處，為製程控制設相，嗖定大 有蝕刻層剩餘的部 t =可看出被蝕刻掉的區域4，而所 〜饰的邛份為殘留的部份B，。 Λ ^ Λ'^ ^ ^ ^ ^ ^ ^ 之德：、一出現於記憶胞元區域中之整個區域。 藉此產ί圖二Si之材料被沉積於基板上，㈣二所示 適合的均勾；示之結構。於此例中，層的材料D以 之間的個二；ί =上侧’：第-邊界層Α與第二邊界層C 這些部份出現/把；f蝕刻層先前被蝕刻掉之區域。材料D的 是氮化物（SiN/^存層『之邊界層之間。儲存層D，最好 Chemical Va3 4 \ 材料D 最好是 *LPCVD(Low pressure 得。 Ρ〇Γ eP〇Slti〇n，低壓化學氣相沉積）沉積而 剩餘之平面化應用方向而繼續進行。既然 驟，為例示之;m知之半導體記憶體製程之方法步 完成此本發明之打、/考圖四及五描述一可能構形之細節以 胞元。為此n?例產生虛擬接地_架構用之記憶 的區域中被移除？ / 一記憶胞元設置之記憶胞元之間 物被，例如蝕刻，：：’源極區域及汲極區域上方。-氮化 ^依據钱刻時間而定，如果適合的話，於閘 第12頁 200303076 五、發明說明（9) 才f側壁上遺留一間隔層D(參見圖四）。自動 屬隨後被沉積於半導體材料上，較佳 +背矽化用之金 由-熱處理步驟而開始。此切化金。此石夕化藉 5用之金屬被沉積於相鄰胞元之間的閘“ :沉積，並使用例如㈣:被ί;’ 除。 …化子方式（如使用硼酸）被移 如圖五截面所示，於平坦化及硬罩 的氧化層出現於位元線5之上，WG之上別 一層或層序列被沉積於其上並被 = 列為’例如，複晶石夕層7，而一金屬層8-=二;此層序 沉積於其上。此字元線可被再次使用一硬罩幕者：：’被 製成，而被形成圖案。此硬罩幕以慣用 而被形成圖案。 八便用先罩技術 ^此外，進一步的方法步驟被執行，其本身係屬已知，且 藉，該等步驟電連接記憶胞元及驅動週邊之個別元件。於形 成子70線之圖案期間，閘極G也於平行於字元線之區域中被" :::亦即，在圖五所示平面之前方及後方，因此獨立的記 fe I 7L也在字元線5的方向被隔離。多晶矽可以高度選擇性 相對於第二邊界層c之氧化物而被蝕刻。使用光罩技術在字 ，線，間導入一反打印植 A(anti—punch implantati〇n)也 是可能的。仍有建構電晶體之進一步的步驟接著進行，例 如 閘極再氧化’氮化物間隔層及/或氧化物間隔層之製 造’ LDD植入及HDD植入及鈍化之氮化物沉積以及 第13頁 200303076 五、發明說明（ίο)

BPSG(borophosphorous silicate glass)以及後續藉由 CMP 的平坦化。接觸孔的填滿以及接線用金屬化的製造以及剩餘 的鈍化執行可以已知的方式被執行。 如果，依據圖2a，第一邊界層a未被蝕刻回至閘極電極 及間隔元件Sp所佔用之區域，於儲存層用之材料d的施加之 後依據圖3 a產生有些改變的結構。第一邊界層a可於之後的 方法步驟中相對記憶胞元被側向移除，最好是於儲存層之材 料D之回餘刻（etching-back)之後。 從圖1 b所示截面之結構處理，與在間隔元件之製造之前 了樣早的時候，側面蝕刻掉層B並施加儲存層D，用之材料也 是可能的。依據圖2b之截面，該材料!）最好被異向回蝕刻， f此所有剩餘的部份為儲存層D，以及閘極電極之側壁上之最 乍1，於本製造方法之此變化中，僅於該時該間隔元件用 之層首先被’儿積於整個區域上，且隨後被異向回餘刻以 成如圖3b截面圖所示之間隔元件所述之剩則 上隨後可以相同的方式被繼續進行。 1

200303076

第15頁

Claims (1)

1. 200303076 六、申料繼is —---- — 1. 一種製造=ΕΕΡ_記憶胞元之方法 於一半導體材料中形& —源極 、及 位於其間之一通道區域；以及 及極&域，具有 藉由以下步驟施加一三層 之-儲存層以及該通道層上方二，極；有位於邊界層之間 於一第一步驟，施加一筮一、喜R底 第二邊界層，以及-閘極電極於一半Ϊί:料二刻層，-此該兹刻層之一材料相*胃第 材 $ = 界層之-材料被姓刻係有選擇性可被㈣的材枓及㈣二邊 於一第二步驟，移除至少該第二 於該記憶胞元之一區域之外； ，曰及4蝕刻層 於一第二步驟，藉由一側向效用蝕刻腐蝕有選摆w 地移除該第二邊界層下方之蝕刻層之部份蝕= ::沒極區域及該源極區域之間之該通道區域上 r^於一第四步驟，填滿該第二邊界層下方之至少兮箄 :域以：中該㈣層之材料係以—儲存層用之材料而被;;專 接著進行電連接所產生之記憶胞元之 2.如申請專利範圍第丨項之方法，其中該第二步驟包括 於面對該源極區域及該汲極區域之該閘極電極之二側別 ::件：該等間隔元件定義該三層的層結構之一凸 延伸’並移除該第二邊界^ ’該蝕刻層，以及該 於該閘極電極及該間隔層所覆蓋之區域外。 1曰

   200303076 六、申請專利範圍 3 ·如申請專利範圍第1項之方法，其中該第二步驟包括分別 於面對該源極區域及該汲極區域之該閘極電極之二側製造間 隔元件，該等間隔元件定義該第二邊界層之一凸出之側面延 伸，並移除該第二邊界層及該蝕刻層於該閘極電極及該間隔 層所覆蓋之區域外。 4.如申請專利範圍第1項之方法，其中該第二步驟包括移除 該第二邊界層及該蝕刻層於被該閘極電極覆蓋之區域之外， 且於該第四與第五步驟之間，分別製造間隔元件於該閘極電 極面對該源極區域及該汲極區域之二側邊上。 5 ·如申請專利範圍第1項之方法，其包括從包含s i 〇2，石夕酸 錯（zirconium silicate)，及矽酸铪（hafnium silicate)之 族群中選擇一材料製造該第一邊界層，製造A i2〇3之該钱刻 層，以及從包含Si02，矽酸錯（zirconium silicate)，及石夕 酸铪（hafnium silicate)之族群中選擇一材料製造該第二邊 界層。 6 ·如申請專利範圍第5項之方法，其包括以原子層沉積 (atomic layer deposition)處理從矽酸鍅（zirc〇nium silicate)，及石夕酸給（hafnium silicate)之族群中選擇一 材料製造該等邊界層。 ' ' 7· —種EEPR0M記憶胞元，包括： -半導體材泮斗’於其中形成一源極區域及一汲極區域； 一通迢區域位於該源極區域與該汲極區域之間·， 一三層層結構形成於該通道區域之上以及一閘極電極位 於該層結構之上，該層結構具有複數邊界層及位於該等邊界

   200303076

   第18頁