200301936 (1) 玖、發明說明 【發明所屬之技術領域】 本發明有關於適合於製作半導體裝置之矽絕緣層（ SOI) (Silicon On Insulater)晶圓（下面簡稱 SOI 晶圓 【先前技術】 S ΟI晶圓乃’例如，對於具有至少一面係被平坦化及 鏡面化之主面之第1矽晶圓（下面稱接合晶圓（bond wafer):形成了 SOI層之晶圓），及第2之矽晶圓（下 面稱：基晶圓（b a s e w a f e r ):做爲支承基板之晶圓）中 之至少一方，形成氧化膜等之絕緣膜（Β ο X層：成爲埋入 氧化膜（絕緣膜），藉著該絕緣膜貼合二枚之晶圓之各主 面而予以接合，再施予熱處理而使接合牢固之後，將硏削 及硏磨該與主面之相反側之主面而薄膜化到預定（規定） 之厚度’由而在於絕緣膜上形成S 01層（元件形成層）就 可以製出。 上述之製造方法係主要用於製造具有〇.5/zm程度以 上之厚度之SOI層之SOI晶圓時使用爲多。 另一方面絕緣膜及S 01層之薄膜化日益普遍化，由而 製造具有〇.4/zm程度以下之S0I層及絕緣膜之s〇I晶圓 也被製造’此時，很難依上述方法製造。所以可以使用例 如曰本專利公報特開平5-211128號所揭示之離子注入剝 離法（「SMART Cut Met h ode」（商標名））之SOI晶圓 (2) 200301936 之製造方法。 在於離子注入剝離法乃，例如對於由形成S ΟI 單晶所成之接合晶圓’與成爲支承基板之由矽單晶 基晶圓中之至少一方形成絕緣膜，而從接合晶匱丨之 注入氣體離子，由而在於接合晶圓中形成微小氣泡 著，藉著上述絕緣膜將注入離子側之主面貼合於基 主面之後，藉由熱處理，以微小氣泡層爲境界而予 ，再硏磨做爲SOI層之方之剝離面予以微量硏磨， 造出SOI晶圓。 在於上述二個製造方法所使用之接合晶圓中， 用以廉價的可以製造大口徑之基板之切克勞斯基 CZochral-Ski-methode )下面簡稱 CZ法）所成長 單晶所獲得之晶圓（下面簡稱CZ晶圓） 惟CZ晶圓之表面或內部存在有呼稱COP ( Ofiginated Particle)之缺陷。這個乃有時在裝置 成爲問題。 COP係在於結晶成長時被導入之一種結晶缺陷 ，典型的說，如第2圖所示之正八面體構造（單型 洞型缺陷，通常係以60〜13 Onm之大小地被形成。 此C OP 1 0係，在於經鏡面硏磨後之矽晶圓之 接或以氨與過氧化氫之混合液洗淨之後，以粒子計 P a r t i c a 1 - C 〇 u n t e r )來測定時，與本來之粒子一齊做 來檢測出。 再者，如第3圖所示之二個連結之構造（雙 層之矽 所成之 一主面 層。接 晶圓之 以剝離 由而製 通常採 法（（ 之由矽 Crystal 製程上 之一種 )之空 表面直 數器（ 爲暉點 型）之 -6- (3) (3)200301936 COP 1 1，或三個連結之構造（三重型）之COP也存在。這 些C OP係單型之c OP在於成長單結晶之冷卻過程中成長 而被形成爲，100〜30 Onm之大小之規格乃經查明者。 如將，有COP存在之CZ晶圓使用於接合晶圓而製造 S 01晶圓時，例如對於裝置之重要的電氣特性之氧化膜之 歷時絕緣破壞特性 （Time Dependent Dielectric Breakdown· TDDB)或氧化膜耐壓（Time Zero Dielectric Breakdown ： TZDB )有不良之影響。 又’存在於接合晶圓之欲貼合之表面之C O P係有時 成爲貫穿sΟΙ層之孔。此時將構成：在於裝置製程之蝕刻 或熱處理中’由從此孔侵入之蝕刻劑或環境氣體而該用於 分離基晶圓與S Ο I層之絕緣膜之被蝕刻，或在於配線製程 而發生級階差構成斷線之原因等等問題。 爲了解決此問題，日本專利公報特開平1 1 - 1 4 54 3 6號 揭示有，做爲接合晶圓而使用，使表面附近之C ΟΡ減低 (減少）或消減之氫退火晶圓，內部去庇法晶圓，或磊晶 圓之手法。使用這種減少或消減了 C ΟΡ之接合晶圓而製 造SOI晶圓時，即可以製造在於SOI層不存在COP之晶 此時’ 一方面有時需要此種高品質而成本高之接合晶 圓之份量地設法抑定基晶圓之成本。 按使用於SOI晶圓之基晶圓乃，本來只是爲了支承介 著絕緣膜之S 0 I層所必要。並非在該表面形成元件，所以 有時候使用’在其表面有C OP存在之晶圓，甚至可使用 (4) (4)200301936 如曰本專利公報特開平1 1 - 4 0 7 8 6號所揭示之使用電阻値 之從製品規格脫離之僞規格級之矽晶圓爲基晶圓。由於僞 規格級之晶圓之價格係以正規之晶圓之半價程度，所以降 低成本之效果很多。 惟在於使用上述之減少了 COP之接合晶圓之狀態下 ，如果做成近年來所被殷切要求之由薄的s 01層及絕緣膜 所成之S Ο I晶圓時，在於完成S Ο I晶圓後之s ΟI層檢查 中，有時會檢測出相當數量之”COP”，由而發生了無法獲 得所期之高品質之現象。 【發明內容】 於是本發明乃提供一種，將SOI晶圓之絕緣膜或SOI 層之形成爲很薄之情形下。仍然在於完成後之S 01層之檢 查中，幾乎不會檢測出COP，同時可以提供高品質之SOI 晶圓爲目的。 爲了達成上述目的，本發明者係在於檢查S 01層時， 以穿隧式電子顯微鏡（TEM )來觀察該被檢測出之含有 COP之斷面，結果如第4圖所示查明”COP”並非存在於 SOI層而是存在於該支承基板即基晶圓之表面，詳述之查 明了由於將S 01層及絕緣膜予以薄膜化之結果，將存在於 基晶圓之COP做爲存在於SOI層之COP地予以檢測出之 實情。 再者，在於第5圖係’以TEM觀察了其他之COP者 。在此觀察中也發現cop並不存在於SOI層，而存在於 (5) 200301936 基晶圓之表面，且有C OP存在之領域中，絕緣膜與基晶 圓並不fei 口成爲微空隙（m丨c r 〇 _ v 〇 i d )，這些微空隙乃， 可把疋由於絕緣膜係呈顯1 〇 〇〜2 〇 〇 n m ( 〇 [〜〇 · 2 y m )程度 之厚度’所以在於絕緣膜之流動時仍然無法塡滿，殘留成 爲微空隙之結果。
於是本發明乃爲了達成上述目的提供：一種矽絕緣層 (SOI)晶圓的製造方法。 在於具有：至少對於，由形成矽絕緣層（S 01)之由 砂單晶所成之接合晶圓’及由做爲支承基板之由單結晶矽 所成之基晶圓中之至少一方形成絕緣膜之製程，及介著該 絕緣膜而貼合接合晶圓與基晶圓之各主面之製程，將該貼 σ於基晶圓Z接合晶圓予以薄膜化之製程之砂絕緣層（ S 0 I )晶圓之製造方法中，其特徵爲··
做爲上述基晶圓而使用由：磊晶圓、F Ζ晶圓、滲氮 晶圓、氫退火晶圓、內部去庇法晶圓、滲氮退火晶圓、以 及全面Ν領域之晶圓所成之群中所選擇之一種晶圓者。 如上所述，將藉著絕緣膜對於基晶圓貼合了接合晶圓 予以薄膜化地製造S 01晶圓時，做爲上述基晶圓而使用由 :磊晶圓、FZ晶圓、滲氮晶圓、氫退火晶圓、內部去疵 法晶圓、滲氮退火晶圓、以及全面Ν領域之晶圓所成之 群中所選擇之一種晶圓。由而成爲在於基晶圓之表面附近 幾乎沒有COP之存在之晶圓。 所以雖然絕緣膜與SOI層被薄膜化之下，在於完成後 之檢查中不會檢測出起因於基晶圓之多數之COP可以實 -9- (6) (6)200301936 施正確的反映出s OI層之c O P之測定。又可製造出抑制 了基晶圓與絕緣膜之界面發生之微空隙之高品質之S 01晶 圓。 再者依本發明時’可以提供：一種矽絕緣層（SOI ) 晶圓之製造方法。 在於，具有：至少對於由形成矽絕緣層（SOI )之由 單結晶矽所成之接合晶圓，及由做爲支承基板之由單結晶 矽所成之晶圓中之至少一方，形成絕緣膜之製程，及自接 合晶圓之一主面注入氣體離子由而在於接合晶圓中，形成 微小氣泡層之製程，及介著上述絕緣膜，而將該注入該離 子側之主面貼合於基晶圓之主面之製程，以及以上述微小 氣泡層爲境界來剝離之製程而成之矽絕緣層（s ΟI )晶圓 之製造方法中， 其特徵爲，做爲上述基晶圓而使用由：晶晶圓、FZ 晶圓、滲氮晶圓、氫退火晶圓、內部去庇法晶圓、滲氮退 火晶圓、以及全面N領域之晶圓所成之群中所選擇之一 種晶圓者。 換言之，藉由離子注入剝離法來製造S ΟI晶圓時亦做 爲基晶圓而使用如上述之減少了 C OP之矽晶圓，由而可 以製造出在於基晶圓之表面不會有C OP存在或顯著的減 少COP之SOI晶圓。特別是藉離子注入剝離法而將SOI 層形成非常薄的情形之下，仍然可以提供及製造出在於製 造後之檢查中不會或幾乎不檢測出起因於基晶圓之COP。 或抑制在於基晶圓與絕緣膜之界面所發生之微空隙之高品 -10- (7) (7)200301936 質之SOi晶圓。 再者，做爲上述接合晶圓亦可使用由：磊晶圓、FZ 晶匱丨、滲氮晶圓、氫退火晶圓、內部去庇法晶圓、滲氮退 火晶圓、以及全面N領域之晶圓所成之群中所選擇之一 種晶圓爲合宜。 做爲接合晶圓而使用上述之矽晶圓來製造S 01晶圓時 ，不僅是基晶圓之表面，在於形成之SOI層中也幾乎不會 有COP，所以於完成後之SOI層之檢查中檢測出COP之 可能性更少，由而可以製造出更能有效果地抑制發生微空 隙之極爲高品質之S 0 I晶圓。 本發明乃將所形成之SOI層之厚度定爲0.3//m以下 ，爲合宜，又所形成之絕緣膜之厚度定爲0.4 /z m以下也 可以。 如上所述，如S 01層及絕緣膜之厚度之薄時，會發生 將存在於基晶圓之表面上之COP也做爲SOI層之COP地 予以檢測出之情形。惟在於本發明乃，由於使用該基晶圓 係在於表面或內部中不會有COP之存在或顯著地減少了 c 0P之矽晶圓，所以例如藉離子注入剝離法而形成〇. 3 // Π1以下之厚度之S(M層或〇 4 # m以下之厚度之絕緣膜 時也幾乎不會在於完成後之S0][層之檢查中，不受基晶圓 之表面之COP之影響，所以本發明係特別是在於此種 SOI層或絕緣膜時有用者。 又’依本發明時，可以提供依上述方法所製造爲其特 徵之SOI晶圓。 -11 - (8) 200301936 如上所述，依本發明之製造方法所製造之s OI晶圓乃 ，由於基晶圓之表面沒有c O P存在，或顯著地減少c 0 P 所以很薄的形成s ΟI層或絕緣膜時，在於檢查時不會檢測 出基晶圓之表面之C OP之情形，又亦可以抑制在於基晶 圓與絕緣膜之界面之微空隙，將成爲可滿足近年來之薄膜 化要求之局品質之SOI晶圓。
並且此種S 0 I晶圓時，即在於裝置製程中，可以正確 的檢測出形成元件之SOI層之好壞。不會發生以往將基晶 圓之表面之COP錯認爲SOI層之COP而處理爲不良品之 情形。結果而固’可以達到裝置製程中之良品率之提局或 成本之減低之效果。
如上所述，本發明乃在於製造S 01晶圓時，做爲基晶 圓而使用無COP或減少COP之矽晶圓而製造SOI晶圓， 由而例如在於 S 01層或絕緣膜層之薄時，仍然在於檢查 SOI晶圓時不會檢測出起因於基晶圓之COP，提高檢查時 之良品率。又可提高抑制了發生微空隙之高品質之SOI晶 圓。 並且，此種S 01晶圓時，在於製作裝置之前，正確的 檢查將形成元件之s 01層之好壞，所以結果而言，可以達 成裝置良品率之提高或減低製作成本也。 【實施方式】 (實施本發明之最佳形態） 下面具體的說明本發明之實施形態，本發明並不限定 -12- (9) (9)200301936 於這些實施形態者。 本發明乃在於製造S 01晶圓時做爲基晶圓而使用不存 在COP，或減少了 COP之晶圓來製造SOI晶圓，由而提 供一種可以排除，在於S ΟI晶圓之檢查時錯認爲存於S 0 I 層地檢測出基晶圓之C 0P之情形，同時可以提供抑制存 在於基晶圓與絕緣膜之界面之微空隙之發生之高品質之 SOI晶圓。 本發明中，除了使用上述之基晶圓表面上沒有COP 或減少了 c 0P之基晶圓之外，基本上即依照通常之製程 順序而可以製造SOI晶圓。所以例如可適用藉由離子注入 剝離法之S 01晶圓之製造方法。 第1 ( a )圖〜第1 ( h )圖係依製程順序地表示藉由離 子注入剝離法之SOI晶圓之製造方法之一例之槪略圖。 在此製造方法中，首先如第1 (a)圖所示，準備至 少一面被平坦化及鏡面化之接合晶圓1及基晶圓2。此時 本發明乃做爲上述基晶圓2而使用由：磊晶圓、FZ晶圓 、滲氮晶圓、氫退火晶圓、內部去庇法晶圓、滲氮退火晶 圓、以及全面N領域之晶圓所成之群中所選擇之任一種 晶圓。這些砍晶圓任一者均成爲其表面上不存在COP或 減少COP之晶圓。 在此說明本發明所使用之上述砂晶圓之幾種於後： 所謂FZ晶圓乃藉由FZ法（Floating Zone melting method)所製造之單晶棒所製造之晶圓係COP之不存在 之晶圓。 -13- (10) (10)200301936 磊晶圓（e p i t a χ丨a 1 )係在於砂單晶基板上形成外延層 (epitaxial layer)之晶圓，由於外延層上不會存在COP ，所以用它做爲基晶圓，即不會有基晶圓之COP之錯認 爲SOI層之COP之虞。 氮滲雜晶圓係在於藉由C Z法之結晶成長時，滲雜氮 之晶圓。由於滲雜氮、由而可抑制C 0 P之成長。而其大 小將成爲約1 〇〇nm以下。由而將此晶圓使用於基晶圓’ 由而雖然SOI層很薄之情形之下，在於SOI檢查中幾乎 沒有將基晶圓之表面之COP之被錯認爲SOI層之COP地 被檢測出之情形。 且，亦可以抑制微空隙之發生。 再者，氮滲雜退火晶圓係將滲雜了氮之晶圓，再在於 氫、惰性氣體或混合了這些氣體環境中等而予以退火之晶 圓。滲雜了氮之晶圓係，如上述，COP尺寸係成爲l〇〇nm 以下，對於此晶圓再在於氫，惰性氣體或這些之混合氣體 環境中施予退火就可以消減晶圓表面之COP。將此種晶圓 使用於基晶圓由而不會發生在於S 01晶圓檢查時，基晶圓 表面之COP之被誤認爲SOI層之COP之情形所以也不會 發生微空隙。 氫退火晶圓乃將CZ晶圓在於氫，惰性氣體或這些混 合環境中，施予退火之晶圓，雖然沒有滲氮晶圓之程度， 惟只藉氫退火也可以減低C OP之程度。 內部去庇法晶圓（intrimsic gettering wafer)係，石夕 晶圓之表層部係成爲所謂DZ層係無缺陷層，以分佈於容 -14- (11) 200301936 量內部之微小缺陷爲依據而實施除氧之晶匱丨而言’此 時，也是減少了表面之COP之晶圓’所以將它使用 晶圓，而亦可以防止檢查時之基晶圓之cop誤認爲 層之COP之情形以及防止微空隙之發生之晶圓。 又，所謂”全面N領域之晶圓”乃，控制藉由CZ 上結晶時之 V/G ( V :拉上速度、G :結晶固液界面 向溫度坡度）而使之沒有結晶全體之c 0 p等之生長 Grow-in)缺陷之在於N領域所育成之結晶之晶圓而 將此種晶圓用做基圓，由而與上述者一樣可以防止基 表面上之COP之誤認爲SOI層之COP以及防止微空 發生。 再者，所謂”N領域”乃，在於矽單晶中，有空 Vacancy)換言之，由砂原子之不足所發生之凹部， 洞等很多之呼稱謂「V領域」，以及由於矽原子之多 存在所發生之轉位或多餘之矽原子之塊之多之呼稱言 領域」。並且有位於V領域與I領域之間之沒有原子 或沒有多餘（多餘少）之中間之領域係N領域。 並且欲製造全面N領域之晶圓時，即例如適用 專利公報特開2000- 1 78099號所揭示之方法就可以。 之’在於拉上爐中，藉由設於結晶之固液界面之周圍 熱材等來調節爐內構造，而將V/G値在於徑方向之 而成爲能成爲N領域之値之下，拉上矽單晶，由而 獲得全面N領域之晶圓也。 本發明係做爲基晶圓而使用如上述，表面上沒有
情形 於基 SOI 法拉 軸方 時（ 言。 晶圓 隙之 隙（ 如孔 餘地 胃厂I 不足 曰本 詳述 之隔 全面 可以 COP -15- (12) (12)200301936 存在，或表面顯著地減少了 C OP之矽晶圓，而關於接合 晶圓也由上述之矽晶圓選擇爲合宜。 換言之，做爲接合晶圓而使用由··嘉晶圓、FZ晶圓 、滲氮晶圓、氫退火晶圓、內部去疵法晶圓、滲氮退火晶 圓、及全面N領域之晶圓等所成之群中所選擇之一種晶 圓時，由於使用此種晶圓就可以獲得在於S 01層中或基晶 圓之表面附近不存在COP或就算是存在也是COP極少之 SOI晶圓，可以出在於完成後之SOI層之檢查中COP之 檢測出之情形會更少，又在於基晶圓與S ΟI層之界面也更 有效地抑制微空隙之非常高品質之S 01晶圓也。 於是，準備如上述之接合晶圓1及基晶圓2之後，在 這些晶圓中之至少一方形成絕緣膜3。第1 ( b )圖係在於 接合晶圓1之一方形成了氧化膜。 所形成之絕緣膜3之厚度並不特別限定，惟在本發明 中形成厚度〇 . 4 // m以下之非常薄之絕緣膜亦可以。詳述 之以往所製造出之SOI晶圓之絕緣膜或SOI膜之厚度薄 時，有時存在於基晶圓之表面上之C 0 P也會被誤認爲 SOI層之COP。惟本發明中，由於做爲基晶圓而使用表面 附近沒有COP之存在或非常減少C0P之矽晶圓，使之所 形成之絕緣膜之厚度定爲〇.4//m以下（甚至O.lym以下 )之情形下，可做到在於完成後之S 01層之檢查中，幾乎 不會檢測出基晶圓之C 0 P之S 0 I晶圓。 絕緣膜之被形成後，如第1 ( c )圖所示，從接合晶 圓之被硏磨之主面側，例如將氫離子，以約1 016乃至 -16- (13) 200301936 l〇17atomS/cm2之滲雜量地予以注入。由而可以在接 圓內部形成微小氣泡層4。 微小氣泡層4之深度係反映於所形成之s〇I層之 ，所以回應於目標之S 01層之厚度之深度地形成微小 層4就可以。又在於本發明中，做爲基晶圓而使用在 面上沒有COP存在，或顯著地減少了 c〇P之矽晶圓 以將S 01層非常薄的形成之情形下，可以做到在於完 之S ΟI層之檢查中，幾乎不會檢測出C 0 P之S 01晶 所以在本發明中可以形成之s 01層之厚度係近年來被 之0.3//m以下或以下之極薄之厚度地形成微 泡層4亦可以。 接著，如第1 ( d )圖所示，介著絕緣膜（氧化| 貼合接合晶圓之注入了離子之側之面，與基晶圓之被 之主面，而予以接合。 完成貼合之後，以形成於接合晶圓之微小氣泡層 境界地將它剝離，此時，例如對於所貼合之晶圓施以 °C乃至5 00°C之熱處理，由而如第1 ( e )圖所示以微 泡層4來劈開接合晶圓。又劈開後之接合晶圓側5係 硏磨之後再利用於接合晶圓或基晶圓。 另一方面，由SOI層7及絕緣膜3而成爲SOI 之SOI構造之貼合基板6 ( S0I晶圓）乃如第1 ( f) 示’施予結合之強化用之結合熱處理。並且如第II 圖’第1 ( h )圖所示，對於劈開面（剝離面）8實施 硏磨，於是成爲SOI晶圓。 合晶 厚度 氣泡 於表 。所 成後 圓。 要求 小氣 I ) 3 硏磨 4爲 400 小氣 被再 構造 圖所 :g ) 微小 -17- (14) (14)200301936 在上述之說明中，說明了由離子注入剝離法來製造 s 01晶圓之方法，惟本發明亦可以適用於貼合接合晶圓與 基晶圓之後藉硏削及硏磨而將接合晶圓薄膜化到規定之厚 度而製造出SOI晶圓之情形。 換言之，此時亦將做爲基晶圓而使用：由磊晶圓、FZ 晶圓、滲氮晶圓、氫退火晶圓、內部去庇法晶圓、滲氮退 火晶圓、以及全面N領域之晶圓所成之群中所選擇之一 種晶圓也。 並且，對於接合晶圓及基晶圓中之至少一方形成氧化 膜等之絕緣膜，介著該絕緣膜而貼合接合晶圓與基晶圓之 主面，接著，施加熱處理，提高黏合力之後對於與基晶圓 貼合之接合晶圓，硏削及硏磨該與貼合了主面之相反側之 主面而薄膜化到規定（預定）之厚度，而在於絕緣膜上形 成SOI層。 又，依此方法來製造s 01晶圓時，做爲接合晶圓即與 基晶圓同樣，使用該表面等沒有COP之存在或顯著地減 少之矽晶圓爲合宜，關於絕緣膜及s 0 I層之厚度，亦與上 述離子注入剝離法之情形同樣。 下面提示實施例及比較例而更具體的說明本發明，惟 本發明並不限定於這些例子之範圍。 (實施例1 ) 使用在於矽融液中施加磁場之所謂MCZ法，而將單 結晶拉上速度定爲1 . 8 m m / m i ri而成長矽單晶棒，將此矽單 -18- (15) (15)200301936 晶棒施以削片、蝕刻、硏磨而加工成爲矽晶圓，而製作了 結晶方位爲<1〇〇>、導電型爲P型、電阻係數爲10Ω · cm 、直徑爲200mm之晶圓。 對於此矽晶圓使用 RTA裝置（Rapid Thermal Anneallei*:急速加熱冷卻裝置：AST社製 SHS-2800)， 而在於100%氫環境之下，施以120(TC，10秒鐘之熱處理 。由於將此晶圓使用於接合晶圓及基晶圓之雙方，因此對 結合面施予硏磨料1 0 n m之硏磨，由而除去由晶圓表面之 熱處理所發生之氣孔。 使用此種接合晶圚及基晶圚，而藉由第1 ( a )圖乃 至第1(h)圖所示之製程，製造了 SOI層之厚度100nm 之S 01晶圓。其主要製造條件如下。 氧化膜形成條件：在於接合晶圓之表面形成1 0 0 nm。 氫離子注入條件：注入能量2 5 K e V。 注入劑量 8x l〇16atoms/cm2。 剝離熱處理條件：於N2氣體環境下，5 00 °C、3 〇分 鐘。 結合熱處理條件：於Ν2氣體環境下，i 15(TC、2小 時。 由此製造之SOI晶圓上的COP以微粒子計數器觀察 之。 結果’觀察到晶圓上之C Ο P數爲9個/晶圓。 再以T E Μ觀察此C Ο P存在處所之斷面，發現了 4個 於基晶圓上，在此部份並沒有微空隙存在。 -19- (16) (16)200301936 (實施例2 ) 除了滲雜了氮1 x 1 〇14atoms/cm3之外’成長與實施例 1同樣之矽單晶棒，將此單結晶棒予以削片、蝕刻、硏磨 等而加工成爲矽晶圓，製作成，結晶方向< 1 〇〇〉、導電型 爲P型、電阻率爲10Ω .cm、直徑爲200mm之晶圓。 將此晶圓使用爲接合晶圓及基晶圓，而以與實施例1 同一之製程，同一製造條件而製造出SOI晶圓，並且與實 施例1同樣，以微粒子計數器來觀察C 0 P。 結果，在於晶圓上所觀察之COP數爲7個/晶圓。又 以TEM觀察此晶圓上之存在COP之處所。結果發生於基 晶圓之C 0P係4個/晶圓。惟微空隙即沒有存在。 (實施例3 ) 將與實施例2相同之結晶棒予以削片、蝕刻、硏磨加 工成爲矽晶圓。獲得結晶方向爲< 1 〇 〇 >、導電型爲P型、 電阻係數爲10Ω · cm，直徑爲200mm之晶圓。 對此矽晶圓，在於氬環境中施予1 2 0 0。(：、1小時之熱 處理。 爲了將此晶圓使用於接合晶圓及基晶圓之雙方，所以 對於結合面施予硏磨料1 Onm之硏磨除去由晶圓表面之熱 處理所發生之氣孔。 使用此接合晶圓及基晶圓，而以與實施例1同樣之製 程，同一之製造條件來製造S 01晶圓。並且與實施例1同 -20- (17) (17)200301936 樣以微粒子計數器來觀察COP。 結果在於晶圓上所觀察之C Ο P數係1個/晶圓，又以 TEM觀察此晶圓上之COP存在之處所結果基晶圓上之微 空隙並不存在。 (實施例4 ) 將V / G控制爲0 . 1 8 m m2 / K · m i η，而成長砂單晶棒。將 此單晶棒施予削面、鈾刻、硏磨等而加工成爲全面Ν領 域之砂晶圓。製作成結晶方向爲<ιοο>、導電型爲ρ型、 電阻係數爲1 ο Ω · c m，直徑2 0 0 m m之晶_。 使用此種晶圓爲，接合晶圓及基晶圓。以與實施例1 同一之製程，同一之製造條件而製造出SOI晶圓。並且與 實施例1同樣，以微粒子計數器來觀察COP。 結果，在於晶圓上所觀察之COP之數量爲4個/晶圓 。又以TEM觀察此晶圓上之COP之存在之處所，結果發 生於基晶圓上之COP係1個/晶圓。惟微空隙係並不存在 (比較例） 以與實施例1相同之條件而使矽單晶成長，以製作砂 晶圓。以此晶圓做爲接合晶圓及基晶圓。 對於基晶圓即不實施以RTA裝置之熱處理以外，以 同一之製程而製造SOI晶圓。 對於此SOI晶圓而與實施例1同樣以微粒子計數器來 -21 - (18) (18)200301936 観察S ΟI晶Η。結果’晶圓上之C Ο P數係4 7個。 又以TEM觀察晶圓之有COP存在之處所，結果發生 於基晶圓之COP係40個/晶圓。在於有雙型之COP所存 在之處所即觀察出有微空隙。 (檢查良品率試驗） 依本發明之方法製造了 50枚之SOI晶圓，實施檢查 之結果，提高了良品率10%以上。 再者也查明，可消除了以超音波探測儀無法檢測出之 微空隙。 再者，本發明係並不限定於上述實施形態，上述實施 形態只是例示，與本發明之申請專利範圍所述之技術思想 具有實質上同一之構成，可發揮相同之作用者時，即任一 者應包含於本發明之技術的範圍也。 【圖式簡單說明】 第1 ( a)〜（h)圖係表示藉離子注入分離法之SOI 晶圓之製程之一例。 桌2圖係C Ο P構造之模式圖。 第3圖係表示雙型COP (空洞）之模式圖。 第4圖係實施TEM觀察之COP附近之斷面觀察圖。 第5圖係實施TEM觀察之別的COP附近之斷面圖。 (主要元件對照表） -22- 200301936 (19) 1 :接合晶圓 2 :基晶圓 3 :絕緣膜 4 :微小氣泡層 5 :接合晶圓側 6 :基板 7 ： SOI層 8 :剝離面
1 0 : C Ο P (空洞型結晶缺陷） 1 1 :二重型或三重型COP