[go: up one dir, main page]

KR900005817B1 - 정밀충격계수를 가진 정밀 위상 스타트-엎 전압조절된 오실레이터 - Google Patents

정밀충격계수를 가진 정밀 위상 스타트-엎 전압조절된 오실레이터 Download PDF

Info

Publication number
KR900005817B1
KR900005817B1 KR1019870006375A KR870006375A KR900005817B1 KR 900005817 B1 KR900005817 B1 KR 900005817B1 KR 1019870006375 A KR1019870006375 A KR 1019870006375A KR 870006375 A KR870006375 A KR 870006375A KR 900005817 B1 KR900005817 B1 KR 900005817B1
Authority
KR
South Korea
Prior art keywords
voltage
output
oscillator
amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019870006375A
Other languages
English (en)
Other versions
KR880001096A (ko
Inventor
엠. 제이. 로프그렌 카아를
웨슬리 쉐리 제럴드
더블유.오우양 켄네스
Original Assignee
웨스턴 디지탈 코포레이숀
어어원 엘. 크와텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨스턴 디지탈 코포레이숀, 어어원 엘. 크와텍 filed Critical 웨스턴 디지탈 코포레이숀
Publication of KR880001096A publication Critical patent/KR880001096A/ko
Application granted granted Critical
Publication of KR900005817B1 publication Critical patent/KR900005817B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

내용 없음.

Description

정밀충격계수를 가진 정밀 위상 스타트-엎 전압조절된 오실레이터
제1도는 본 발명의 전압조절된 오실레이터를 채용한 위상-고정된 루프 시스템의 블록 다이아그램.
제2도는 본 발명에 따른 전압조절된 오실레이터의 도식적 다이아그램.
* 도면의 주요부분에 대한 부호의 설명
10 : 위상-고정된 루프시스템 12 : 위상탐지기
14 : 멀티플렉스 18 : 저주파필터
20 : 전압조절된 오실레이터 22 : 버랙터(varactor)
23, 25, 26 : 커패시터 24 : 인덕터
30 : 부호증폭기 32 : 입력 저항
34 : 출력저항 36, 56 : P-형 트랜지스터
38, 58 : N-형 트랜지스터 44 : 비교기
62 : 버퍼증폭기 64 : 피이크 리밋터
68, 70, 72, 74 : 트랜지스터
본 발명은 전압조절된 오실레이터에 관한 것으로, 특히 위상-고정된 루프시스템에 사용하기 위한 전압조절된 오실레이터에 관한 것이다. 더욱 특별히는, 본 발명은 디스크 드라이브 시스템용의 의상 고정된-루프데이타 분리회로에 사용하는 전압조절된 오실레이터에 관한 것이다.
대체적으로, 디스크 드라이브 시스템에서는 시계펄스와 조합된 데이타 펄스의 형태로 정보가 자기디스크상에 기록된다. 디스크로부터 정보를 읽기 위해서는 자기헤드로부터의 신호가 데이타와 시계 펄스의 탐지에 기초하여 회복된 시계신호를 발생시키는 데이타싱크로 나이징회로(date synchronization circuit)에 공급된다. 회복된 시계신호는 디스크로부터 판독된 신호의 펄스속도에 일치하고 데이타와 시계펄스를 분리하여 사용된다. 회복된 시계신호의 발생은 위상-고정된 루프 시스템의 수단에 의해 성취된다. 대체적으로 위상-고정된 루프 시스템은 데이타 속도에 일치하는 주파수를 가지는 출력신호를 발생시키도록 조절된 전압조절된 오실레이터를 사용한다. 전압조절된 오실레이터에의 입력을 디스크로부터 오는 신호와 위상-고정된 루프의 출력사이의 위상 오차(error)를 표시하는 제어신호이다.
데이타 분리기에서 사용하기 위한 종래 기술의 전압조절된 오실레이터는 대표적으로 LC 회로(LC network)같은 공진 피이드백 회로(resonant feedback network)에 연결된 부호증폭기(inverting amplifier)를 포함한다. 버랙터(varactor)는 피이드백 회로의 일부를 형성하고 버랙터에 공급된 전압은 발진주파수를 결정한다. 증폭기의 출력은 오실레이터의 출력이다. 비록 이러한 오실레이터가 일반직으로 받아 들여질 수는 있지만, 여러가지 결점을 가지고 있다. 첫째로. 오실레이터의 충격계수가 안정되어 있지 않다.
즉 각 싸이클을 위한 높고 낮은 신호 준위가 같은 주기를 가지지 않는다.
두번째로, 대체적으로 이런 오실레이터는 발진의 증폭 증가가 작고 늦기 때문에 필요한 가동위상에 도달할 때까지 스타트-엎 지연(start-up delay)을 가진다.
본 발명은 극히 정밀한 충격계수를 구비하고 또 입력신호의 위상에서 정밀하게 출발할 수 있도록 조절 가능한 전압조절된 오실레이터에 관한 것이다. 50% 충격계수를 가지는 출력 신호의 조건은 신호가 데이타 싱크로 나이징기능을 조절하는 데 사용되도록 한다. 이렇게 하지 않으면 신호가 다른 방식으로 조절되어지게 될 것이다.
오실레이터는 부호증폭기와 동조 회로 피이드백 루프를 포함한다. 부호증폭기 동조 회로로부터의 입력치에 따르는 높은 준위와 낮은 준위 사이를 진동한다. 부호증폭기에로의 입력 또한 부호증폭기의 한계 전압과 정확히 일치하는 그에 공급된 기준전압을 가지는 비교기에 연결된다. 증폭기로의 입력이 증폭기의 한계전압의 중심을 중심으로 하는 극히 정교한 사인파형이기 때문에, 비교기의 출력이 50%의 충격계수를 가지는 정교한 사각파형이다. 비교기 출력은 오실레이터의 출력으로 기능한다.
50%의 충격계수를 가지는 출력을 구비하는 데 부가하여, 본 발명의 오실레이터는 오실레이터 출력이 입력신호 위상에서 정밀 스타트-엎하게 보장하는 회로를 포함한다. 이는 공진회로를 오실레이터의 출력 예비-설정된 공급전압에 연결하는 트랜지스터를 포함함에 의해 성취된다. 오실레이터를 개시시키기 위해서는 공급전압이 공진회로로부터 끊어져 오실레이터가 필요한 주파수와 위상에서 개시될 수 있도록 만든다.
하기의 설명은 본 발명을 실시하는 데 있어 현재로 최선으로 생각되는 실시예이다. 이 설명은 본 발명의 일반적인 원리를 설명하는 것이며, 본 발명의 사상은 제한하려는 의도는 아니다. 본 발명의 범위는 첨부된 청구범위를 참고하여 결정되어져야 한다.
제1도를 참조하면, 위상-고정된 루프 시스템(10)의 위상탐지기(12)는 멀티플렉스(14)로부터의 입력신호를 받는다. 입력신호는 디스크 드라이브로 부터의 데이타 신호펄스 혹은 수정 발진기로부터의 기준 신호중 어느 것이다. 데이타 속도는 정상적으로 기준주파수에 일치한다. 데이타가 디스크 드라이브로부터 받아들여지지 않을 때, 기준신호가 위상-고정된 루프에 공급되어 이를 필요한 주파수 부근에서 가동되도록 만든다.
멀티플렉스로부터의 신호는 위상탐지기(12)에 의해 위상-고정된 루프의 출력신호에 비교된다. 출력신호는 "VCOCLK"라 표시된다. 위상탐지기는 주기가 멀티플렉스(14)로부터의 신호와 출력신호 사이의 위상오차에 비례하는 오차신호를 구비한다.
이 오차신호는 오차증폭기(16)에 의해 증폭되고 저주파신호(18)에 의해 걸려져 위상-고정된 루프에로의 입력과 위상-고정된 루프의 출력사이의 위상오차를 대표하는 기준전압 VC를 구비한다.
오차전압은 전압조절된 오실레이터(20)에 공급되어 입력조절전압예 비례하는 주파수를 가지는 출력신호를 구비한다. VCO 또한
Figure kpo00001
신호를 받아 들인다.
이의 기능은 나중에 설명될 것이다. 따라서, VCO(20)의 출력신호 VCOCLK는 멀티플렉스(14)로부터의 입력신호에 위상과 주파수가 고정되어 있는 신호이다.
정상적인 작동중에, VCO 출력은, 따라서, 데이타 입력신호와 함께 주파수와 위상이 고정될 것이다. 출력신호 VCOCLK는 이후 디스크 드라이브로부터 읽혀진 신호로부터 데이타와 시계신호를 분리하는 데 사용된다. 데이타분리의 실제방식은 본 발명의 부분이 아니다. 따라서, 이는 설명하지 않는다. 그러나 사용된 특정한 데이타 분리기술은 정교한 충격계수를 가지는 VCO(20)으로부터의 출력신호에 따름을 인식해야 한다. 본 발명의 VCO는 이러한 데이타 분리작업을 위한 극히 정밀한 충격계수를 가지는 출력을 구비하도록 구성되었다.
VCO(20)은 제2도에서 상세히 도시되었다. 기준전압 Vc는 저항(21)을 통해 버랙터(22)의 한 단자에 공급된다. 상기 버랙터는 인덕터(24), 커패시터(23)(25) 및 (26)를 포함하고 있는 LC 직렬 공진회로의 일부분을 형성하고 있는 것이다. VCO의 중심 주파수를 조절하는 바이어스 전압(bias voltage)는 저항(27)을 통하여 공급된다.
이들 요소는 입력저항(32)과 출력저항(34)을 통하여 부호증폭기(30)의 피이드백 루프(feedback loop)에 연결된다. 이들 저항 모두는 단일체로 형성되었다. 부호증폭기(30)는 P-형 트랜지스터와 N-형 트랜지스터로 형성되었다. 부호증폭기의 출력은 그의 입력에 반대극이다. 그리고 이는 트랜지스터(36)과(38)의 상대 채널 칫수(relative channel dimensions)에 의해 결정된 한계에서 절환될 수 있다.
량이 피이드백 회로망(positive feedback network)와 조합된 부호증폭기(30)는 출력이 점(40)에서 얻어져, 종래 기술의 시스템에서 사용되었던 것들에 유사한 발잔기 회로를 형성한다. 버랙터(22)에 공급되는 전압은 버랙터의 커패시턴스를 조절하여 결국 점(40)에서 얻어지는 주파수를 조절한다 그러나, 이점에서 얻어지는 신호는 부호증폭기의 상이한 상승과 하강시간 때문에 양호한 충격계수를 가지지 못하고 따라서 특정한 장치에는 적당치 못하다.
부호증폭기(30)과 직렬 공진회로의 작동은 점(42)에서의 부호증폭기(30)로 들어가는 입력이 부호증폭기의 절환한 계주위에 중심을 둔 극히 정밀한 사인곡선이도록 진행된다. 사인곡선의 주파수는 버랙터(22)에 공급되는 전압을 변화시킴에 의해 변화될 수 있다. 50%의 정밀한 충격계수를 가지는 사각파형을 얻기 위해서, 점(42)에서의 신호가 비교기(44)의 한 입력에 공급되고, 기준전압발생기(46)에 의해 구비되는 기준전압에 비교되다. 비교기(44)는 소오스(sources)를 공급전압 Vcc에 연결한 P-형 트래지스터(48)과 (50), 드래인을 트랜지스터(48)(50)의 드래인에 각기 연결하고 소오스를 접지시킨 N-형 트랜지스터 (52)(54)를 포함하고 있다. 기준전압 발생기(46)는 그들의 게이트와 드레인을 상호연결시킨 N-형 트랜지스터(58)와 P-형 트랜지스터(56)를 포함하고 있다.
점(42)에서의 신호가 부호증폭기(30)의 절환 한계에 중심을 둔 사인곡선이기 때문에 정확하게 50% 충격계수를 가진 비교기(44)로부터의 사각파 출력은 발생기(46)로부터의 기준전압을 부호증폭기(30)의 절환 한계에 일치하게 설정시킴에 의해 얻어질 수 있다. 이는 트랜지스터(56)과 (58)를 이들의 챈널 칫수 비율이 부호증폭기(30)의 트랜지스터(36)(38)의 챈널디멘젼 비율과 동일하게 되도록 구성함에 의해 쉽게 달성될 수 있다. 즉, 비록 트랜지스터(56)가 트랜지스터(36)의 크기에 일치할 필요가 없고 또 트랜지스터(58)가 트랜지스터(38)의 크기게 일치할 필요는 없다 하더라도, 트랜지스터(56)과(58)의 챈널 칫수 비율은 트랜지스터(36)과(38)의 챈널 칫수 비율과 동일해야 한다. 따라서, 비교기(44)는 부호증폭기(30)의 한계에 정확히 일치하는 절환 한계를 가지게 되고, 비교기(44)에 공급되는 사인파형 입력에 관해 정확히 중심을 두게될 것이다.
선(60)상의 비교기 출력은 따라서, 극히 정밀한 충격계수를 가지는 사각파형이 된다.
즉 극히 높고 낮은 같은 주기의 사각파형이 된다. 이 출력신호가 버퍼증폭기(62)에 공급되고 이의 출력은 Vcc(20)의 출력이다.
부호증폭기의 트랜지스터(36)(38)의 챈널 칫수는 이들 사이 불균형이 전력소비를 감소시키고 AC 파워 노이즈를 최소화시킬 수 있도록 신중히 선택된다.
따라서, 본 실시예에서는, 전원공급전압 Vcc가 5볼트이고 부호증폭기(30)의 한계전압은 거의 1볼트에 일치한다. 공진회로의 대칭을 더 개선하여 비교기로 공급되는 사인곡선의 대칭을 더 개량하게 위해 부호증폭기(30)의 출력이 부호증폭기의 한계전압에 거의 두배에 일치하는 준위, 즉 2볼트의 준위로 클램프(clamp)된다. 부호증폭기 출력의 최소 준위가 0볼트이고 한계치가 1볼트이기 때문에 부호증폭기의 출력은 2볼트준위로 클램핑함(그를 전원공급의 5볼트 준위로 가도록 반대됨으로써)은 입력사인파의 대칭을 더욱 개선한다. 클램핑(clamping)은 피이크 리밋터(Peak limiter)(64)에 의해서 성취된다. 이 피이크 리밋터는 부호증폭기(30)의 출력에 연결된 P-형 트랜지스터(66)와, 게이트가 드레인에 연결되고 트랜지스터(66)의 게이트가 연결되는 N-형 트랜지스터(68), 트랜지스터(68)과 전원사이에 연결된 두개의 P-형 트랜지스터를 포함한다. 트랜지스터(68)(70) 및(72)는 트랜지스터(66)를 바이어스(bias)시키는 전압 디바이더를 형성한다. 이 바이어스는 부호증폭기(30)의 출력이 거의 2볼트에 일치할때, 즉 부호증폭기의 절환 한계의 두배일 때 트랜지스터(66)가 전류를 흘리기 시작하도록 선택된다.
또한 제2도의 회로도 VCO가 급속히 정상가동(steady state operation)을 얻고 기준신호에 관해 공지된 관계에서 개시되도록 할 수 있는 요소를 포함한다. 이는 부호증폭기(30)의 입력을 공급전압에 연결하도록 하는 클램프 트랜지스터(74)의 구비에 의해 성취된다. 클램프 트랜지스터가 전류를 통하기 시작할 때, 공진회로에 에너지가 저장되어 회로에 진동이 중지된다. 출력저항(34)과 입력보호저항(둘다 회로의 능동소자와 단일체로 형성됨)과 함께 클램프 트랜지스터는 충분한 에너지가 공진회로에 저장되어 발진기의 급속한 스타트-업이 가능하게 한다. 그의 베이스로부터 구동신호
Figure kpo00002
를 제기함에 의해 트랜지스터(74)가 꺼질때, 공진회로에 저장된 에너지는 사인곡선 싸이클의 입력신호내의 예정된 점에서 부호증폭기(30)의 입력에 전압이 반영되게 한다.
이는 이 회로가 실질적으로 완전한 진폭으로 거의 즉각적인 진동이 가능하게 한다.
클램프 트랜지스터(74)가 전류를 통했을 때, 공급전압이 증폭기(30)의 입력에 공급되고 트랜지스터(38)는 전류를 통하게 될 것이다. 인덕터(24)는 쇼트(short)로 나타날 것이고 트랜지스터(38)의 소오스 저항의 드레인은 무시해도 된다. 결과적으로 커패시터(26)와 버랙터(22)에 걸린 전압은 저항(32)와 저항(34)의 상대치에 의해 결정되게 된다. 본 발명의 기술된 실시예에서, 저항(32)은 저항 34의 값에 4배의 값을 가졌다. 5볼트 공급전압으로 저항(32)을 가지면 거의 4볼트의 전압강하가 있고 저항(34)을 거칠 때 1볼트의 전압강하가 있다. 이는 일정한 전류를 인덕터(24)를 통하여 구비하여 그속에 에너지를 저장한다. 부가하여 커패시터(26)는 버랙터(22) 및 커패시터(23)(25)의 조합인 것같이 거의 1볼트 준위로 충전된다.
데이타가 판독되었을 때, 제어회로(도시하지 않았음)은 데이타 신호와 동기화되어 트랜지스터(74)를 크게 된다. 이는 부호 증폭기(30)의 입력으로부터 공급전압을 끊는다. 에너지가 커패시터(26)과 커패시터(23)(25) 및 버랙터(22)의 직렬조합에 저장되기 때문에, 이들에 걸린 1볼트 전압준위가 부호증폭기의 입력에 공급될 것이다.
이 1볼트 준위는 거의 증폭기(30)의 한계전압이고 정상준위(steady state level)에서의 진동이 거의 즉각적으로 시작된다. 저항(32)와(34)의 상대치를 변화시킴에 의해, 개시위상(start-up phase)가 선택적으로 조절된다.
요약하여, 본 발명은 정밀한 50% 충격계수를 가지고 실질적으로 정상작동(steady state operation)에서 예정된 위상으로 스타트-업하도록 조절할 수 있는 전압조절된 오실레이터로 구비한다. 그러므로 이 오실레이터는 자기디스크를 위한 데이타 분리기의 위상-고정된 루프에 사용하기에 이상적으로 적당하다.

Claims (10)

  1. 정밀한 충격계수를 가지는 사각 파(square wave)를 만들기 위한 전압조절된 오실레이터에 있어서, 제1파절(first node)에서 중심 전압준위 주위로 실질적으로 대칭인 주기적 실호를 발생시키기 위한 발진수단을 포함하고; 중심전압준위에 실질적으로 일치하는 기준전압을 기준파절에서 공급하기 위한 수단을 포함하며; 제1파절에 결합된 제1입력과 기준파절에 결합된 제2입력을 가진 두-입력 비교기를 포함하며, 상기 비교기는 제1파절에서의 전압이 제2파절에서의 전압보다 클 때 비교기 출력에 제1논리준위를 구비하고 그렇지 않으면 제2논리준위를 구비하도록 됨을 포함하는 전압조절된 오실레이터.
  2. 제1항에 있어서, 전술한 발진수단이 실질적인 사인곡선신호(sinusoidal signal)인 전압조절된 오실레이터.
  3. 제2항에 있어서, 발진수단이 두개의 단자를 가진 공진회로를 포함하고 이 단자들에 에너지 저장요소가 연결되어 있으며, 상기 두 단자사이에 연결되고 중심전압에 실질적으로 일치하는 한계전압을 가지는 부호증폭기(inverting amplifier)를 포함하는 전압조절된 오실레이터.
  4. 제3항에 있어서, 전술한 발진수단이 부호증폭기의 출력에 연결된 피이크 리밋터(peak limiter)수단을 더 포함하여 부호증폭기의 출력전압의 최대 진폭을 중심전압의 약 두배로 제한하는 전압조절된 오실레이터.
  5. 제4항에 있어서, 전술한 피이크 리밋터 수단이 부호증폭기의 출력과 접지사이에 결합된 트랜지스터를 포함하고 부호증폭기 출력의 출력전압이 중심전압의 두배를 넘으면 언제나 전술한 트랜지스터 전류를 흘리도록 만들기 위한 수단을 포함하는 전압조절된 오실레이터.
  6. 제5항에 있어서, 기준전압과 부호증폭기를 구비하기 위한 수단이 동일한 집적회로에 포함되어 있고, 기준전압을 구비하기 위한 수단과 부호증폭기가 각기 반대전도타입(opposite conductivity type)의 적어도 두개의 전개효과 트랜지스터(field effect transistors)를 포함하며, 여기서 부호증폭기의 두 트랜지스터의 챈널 칫수 비율이 기준전압을 구비하기 위한 트랜지스터의 챈널 칫수 비율에 실질적으로 동일하게 됨을 특징으로 하는 전압조절된 오실레이터.
  7. 입력에 공급되는 전압신호에 공진하는 상태로 작동되는 전압조절된 오실레이터에 있어서, 전술한 전압조절된 오실레이터가, 입력에 결합되어 있고, 입력에서의 전압신호에 공진하며 변화할 수 있는 공진주파수를 가진 조율 가능한 공진회로(tuneable resonant circuit)를 포함하고, 전술한 공진회로는 제1 및 제2단자를 가지고 또 제1 및 제2단자에 결합된 저장된 에너지수단을 가지며; 입력과 출력 및 하나의 한계전압준의를 가지는 부호증폭기(inverting amplifier)를 포함하며, 전술한 부호 증폭기 입력 및 출력은 상기 제1 및 제2단자에 각기 연결되어 있고, 이에 의해, 상기 공진회로가 입력에서의 전압신호에 반응하여 변하는 사인곡선신호(sinusoidal signal)의 주파수를 가지는 실질적인 사인곡선신호를 발생시키게 만들고; 제1단자에 연결된 클램프 수단(clamp means)을 포함하여, 전류가 저장된 에너지요소로 흘러 이들이 에너지를 저장하게 만들어, 클램프수단이 전류 흘리기를 중단했을 때 공진회로가 사인곡선신호의 싸이클에서의 예정된 특별한 점에서 진동을 개시하도록 함을 포함하는 전압조절된 오실레이터.
  8. 제7항에 있어서, 전압조절된 오실레이타가 전원을 가지고, 클램프수단이 전류를 흘릴 때 클램프 수단이 제1단자를 전원에 연결함을 포함하는 전압조절된 오실레이터.
  9. 제8항에 있어서, 오실레이터가 부호증폭기와 공진회로의 입력에 연결된 제1저항요소와, 부호증폭기의 출력과 공진회로의 출력측에 연결된 제2저항요소를 더 포함하며, 여기서 저항요소의 값은 클램프 수단이 전류의 통전을 중지했을 때 사인곡선 신호의 싸이클내의 어느점에서 공진회로가 진동하기 시작하는 가를 결정함을 포함하는 전압조절된 오실레이터.
  10. 제9항에 있어서, 저장된 에너지 요소 중 하나가 출력단자들 중 하나와 접지사이에 연결된 커패시터 이어서, 클램프수단이 전류를 흘릴 때는 언제나, 커패시터가 사인곡선 신호의 싸이클에서 발생한 전압준위로 충전되도록 하는 전압조절된 오실레이터.
KR1019870006375A 1986-06-23 1987-06-23 정밀충격계수를 가진 정밀 위상 스타트-엎 전압조절된 오실레이터 Expired KR900005817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US877.367 1986-06-23
US06/877,367 US4716383A (en) 1986-06-23 1986-06-23 Precise phase start-up voltage controlled oscillator with accurate duty cycle
US877367 1986-06-23

Publications (2)

Publication Number Publication Date
KR880001096A KR880001096A (ko) 1988-03-31
KR900005817B1 true KR900005817B1 (ko) 1990-08-11

Family

ID=25369839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006375A Expired KR900005817B1 (ko) 1986-06-23 1987-06-23 정밀충격계수를 가진 정밀 위상 스타트-엎 전압조절된 오실레이터

Country Status (6)

Country Link
US (1) US4716383A (ko)
JP (1) JPS6326029A (ko)
KR (1) KR900005817B1 (ko)
CA (1) CA1286372C (ko)
DE (1) DE3720501A1 (ko)
FR (1) FR2600470A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799030A (en) * 1987-05-12 1989-01-17 Texas Instruments Incorporated Voltage controlled oscillator clamp circuit
US4930142A (en) * 1988-12-06 1990-05-29 Stac, Inc. Digital phase lock loop
US5208558A (en) * 1990-11-29 1993-05-04 Kabushiki Kaisha Toshiba Crystal oscillator having plural inverters disabled after start-up
JP2716869B2 (ja) * 1990-11-29 1998-02-18 株式会社東芝 発振回路
US5136264A (en) * 1990-12-05 1992-08-04 At&T Bell Laboratories Transmitter including an fsk modulator having a switched capacitor
US6445253B1 (en) * 2000-12-18 2002-09-03 Api Networks, Inc. Voltage-controlled oscillator with ac coupling to produce highly accurate duty cycle square wave output
DE10139112B4 (de) * 2001-08-09 2004-12-09 Texas Instruments Deutschland Gmbh Spannungsgesteuerte Oszillatorschaltung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676801A (en) * 1970-10-28 1972-07-11 Motorola Inc Stabilized complementary micro-power square wave oscillator
JPS52120662A (en) * 1976-04-02 1977-10-11 Nec Corp Pulse generator circuit
US4479097A (en) * 1981-12-24 1984-10-23 Mostek Corporation Low voltage, low power RC oscillator circuit

Also Published As

Publication number Publication date
FR2600470A1 (fr) 1987-12-24
DE3720501C2 (ko) 1989-11-16
JPS6326029A (ja) 1988-02-03
DE3720501A1 (de) 1988-01-14
CA1286372C (en) 1991-07-16
US4716383A (en) 1987-12-29
KR880001096A (ko) 1988-03-31

Similar Documents

Publication Publication Date Title
US7123113B1 (en) Regulated, symmetrical crystal oscillator circuit and method
US4893094A (en) Frequency synthesizer with control of start-up battery saving operations
US5644270A (en) Enchanced stability voltage controlled RC oscillator
US5334951A (en) Phase lock loops and methods for their operation
KR900005817B1 (ko) 정밀충격계수를 가진 정밀 위상 스타트-엎 전압조절된 오실레이터
KR960012710A (ko) 저항기 없는 전압 제어 발진기
JPH0322736B2 (ko)
EP0155743B1 (en) An improved oscillator
US5459755A (en) PLL circuit
JP2526276B2 (ja) 発振器
EP0042936B1 (en) Pulsed sine wave oscillating circuit
EP0474673A1 (en) REDUCING THE CURRENT OF A SYNTHESIZER.
WO2002013385A1 (en) Method and apparatus for a digital clock multiplication circuit
US3013219A (en) Transistor blocking oscillator using resonant frequency stabilization
US4059812A (en) Synchronous pulse generator including flywheel tank circuit with phase locked loop
GB2193056A (en) Precise phase start-up voltage-controlled oscillator with accurate duty cycle
US5838207A (en) Voltage controlled oscillator with partial load-pull tuning
JP3242080B2 (ja) 発振器回路
KR100233274B1 (ko) 전원전압의 변화에 관계없이 안정적인 동작이 가능한 위상 동기 루프
JPH0584682B2 (ko)
JPS62290214A (ja) 位相同期発振器
JP2870466B2 (ja) 位相同期回路
US3480880A (en) Amplitude stabilized lc transistor oscillator
JPH02290332A (ja) 位相ロックループ回路
WO2000014881A1 (fr) Procede de commande de la frequence libre d'un oscillateur commande en tension

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19870623

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19870722

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19870623

Comment text: Patent Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19900711

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19901030

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee