[go: up one dir, main page]

JP2019070750A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2019070750A
JP2019070750A JP2017197106A JP2017197106A JP2019070750A JP 2019070750 A JP2019070750 A JP 2019070750A JP 2017197106 A JP2017197106 A JP 2017197106A JP 2017197106 A JP2017197106 A JP 2017197106A JP 2019070750 A JP2019070750 A JP 2019070750A
Authority
JP
Japan
Prior art keywords
transparent conductive
film
conductive film
pixel electrode
reflective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017197106A
Other languages
Japanese (ja)
Inventor
芳孝 尾関
Yoshitaka Ozeki
芳孝 尾関
剛司 石崎
Goji Ishizaki
剛司 石崎
崇展 竹内
Takanobu Takeuchi
崇展 竹内
幸志郎 森口
Koshiro Moriguchi
幸志郎 森口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017197106A priority Critical patent/JP2019070750A/en
Priority to US16/145,666 priority patent/US10866474B2/en
Publication of JP2019070750A publication Critical patent/JP2019070750A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

【課題】高精細化が可能な表示装置を提供する。【解決手段】スイッチング素子と、前記スイッチング素子を覆う有機絶縁膜と、前記有機絶縁膜に接する透明導電膜と、前記透明導電膜の上に配置された反射膜と、前記反射膜及び前記透明導電膜を覆う容量絶縁膜と、前記容量絶縁膜の上に配置され、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に配置された電気泳動素子と、前記電気泳動素子の上に配置された共通電極と、を備える、表示装置。【選択図】 図3A display device capable of high definition is provided. A switching element, an organic insulating film covering the switching element, a transparent conductive film in contact with the organic insulating film, a reflective film disposed on the transparent conductive film, the reflective film, and the transparent conductive film A capacitive insulating film covering the film; a pixel electrode disposed on the capacitive insulating film and electrically connected to the switching element; an electrophoretic element disposed on the pixel electrode; and the electrophoretic element And a common electrode disposed on the display device. [Selection] Figure 3

Description

本発明の実施形態は、表示装置に関する。   Embodiments of the present invention relate to a display device.

一例では、素子基板と対向基板との間に、マイクロカプセルが配列された電気泳動素子を挟持した電気泳動表示装置が開示されている。この種の電気泳動表示装置は、記憶性を有しているため、表示状態を維持するのに常に電圧を印加する必要はない。一方で、電気泳動表示装置は、各画素において電圧を一定期間保持するために、画素容量を備える必要がある。このような画素容量は、例えば、遮光性金属膜からなる画素容量電極と、保護膜と、画素電極と、によって構成される。   In one example, an electrophoretic display device is disclosed in which an electrophoretic element in which microcapsules are arranged is sandwiched between an element substrate and an opposing substrate. Since this type of electrophoretic display has a memory property, it is not necessary to always apply a voltage to maintain the display state. On the other hand, the electrophoretic display device needs to have a pixel capacity in order to hold the voltage in each pixel for a fixed period. Such a pixel capacitor is formed of, for example, a pixel capacitor electrode made of a light shielding metal film, a protective film, and a pixel electrode.

特開2011−221097号公報JP, 2011-221097, A

本実施形態の目的は、高精細化が可能な表示装置を提供することにある。   An object of the present embodiment is to provide a display device capable of achieving high definition.

本実施形態によれば、スイッチング素子と、前記スイッチング素子を覆う有機絶縁膜と、前記有機絶縁膜に接する透明導電膜と、前記透明導電膜の上に配置された反射膜と、前記反射膜及び前記透明導電膜を覆う容量絶縁膜と、前記容量絶縁膜の上に配置され、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に配置された電気泳動素子と、前記電気泳動素子の上に配置された共通電極と、を備える、表示装置が提供される。   According to this embodiment, a switching element, an organic insulating film covering the switching element, a transparent conductive film in contact with the organic insulating film, a reflective film disposed on the transparent conductive film, the reflective film, A capacitive insulating film covering the transparent conductive film; a pixel electrode disposed on the capacitive insulating film and electrically connected to the switching element; an electrophoretic element disposed on the pixel electrode; And a common electrode disposed on the electrophoretic element.

図1は、本実施形態の表示装置の一構成例を示す平面図である。FIG. 1 is a plan view showing a configuration example of a display device of the present embodiment. 図2は、図1に示した表示装置の画素を示す平面図である。FIG. 2 is a plan view showing a pixel of the display shown in FIG. 図3は、図2に示した画素のA−A’線に沿った断面図である。FIG. 3 is a cross-sectional view of the pixel shown in FIG. 2 taken along the line A-A '. 図4は、図2に示した画素のソース線と交差するB−B’線に沿った断面図である。FIG. 4 is a cross-sectional view taken along the line B-B 'intersecting the source line of the pixel shown in FIG. 図5は、図2に示した画素のゲート線と交差するC−C’線に沿った断面図である。FIG. 5 is a cross-sectional view taken along the line C-C 'intersecting the gate line of the pixel shown in FIG. 図6は、図1に示した表示装置の画素の変形例を示す平面図である。FIG. 6 is a plan view showing a modification of the pixel of the display shown in FIG. 図7は、図6に示した画素のゲート線と交差するD−D’線に沿った断面図である。FIG. 7 is a cross-sectional view taken along the line D-D 'intersecting the gate line of the pixel shown in FIG. 図8は、図2に示した画素のA−A’線に沿った変形例を示す断面図である。FIG. 8 is a cross-sectional view showing a modification of the pixel shown in FIG. 2 along the line A-A '. 図9は、図1に示した表示装置の画素の変形例を示す平面図である。FIG. 9 is a plan view showing a modification of the pixel of the display shown in FIG. 図10は、図9に示した画素における透明導電膜の位置を示す平面図である。FIG. 10 is a plan view showing the position of the transparent conductive film in the pixel shown in FIG. 図11は、図10に示した画素のソース線と交差するE−E’線に沿った断面図である。FIG. 11 is a cross-sectional view taken along the line E-E 'intersecting the source line of the pixel shown in FIG. 図12は、図11に示した第1透明導電膜及び第2透明導電膜の位置関係を示す平面図である。FIG. 12 is a plan view showing the positional relationship between the first transparent conductive film and the second transparent conductive film shown in FIG.

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。   Hereinafter, the present embodiment will be described with reference to the drawings. The disclosure is merely an example, and it is naturally included within the scope of the present invention as to what can be easily conceived of by those skilled in the art as to appropriate changes while maintaining the gist of the invention. In addition, the drawings may be schematically represented as to the width, thickness, shape, etc. of each portion as compared with the actual embodiment in order to clarify the description, but this is merely an example, and the present invention It does not limit the interpretation. In the specification and the drawings, components having the same or similar functions as those described above with reference to the drawings already described may be denoted by the same reference symbols, and overlapping detailed descriptions may be omitted as appropriate. .

図1は、本実施形態の表示装置DSPの一構成例を示す平面図である。
図中において、第1方向X及び第2方向Yは互いに交差する方向であり、第3方向Zは第1方向X及び第2方向Yと交差する方向である。一例では、第1方向X、第2方向Y、及び、第3方向Zは、互いに直交しているが、互いに90度以外の角度で交差していてもよい。本明細書において、第3方向Zを示す矢印の先端に向かう方向を上方(あるいは、単に上)と称し、矢印の先端から逆に向かう方向を下方(あるいは、単に下)と称する。また、第3方向Zを示す矢印の先端側に表示装置DSPを観察する観察位置があるものとし、この観察位置から、第1方向X及び第2方向Yで規定されるX−Y平面に向かって見ることを平面視という。
FIG. 1 is a plan view showing a configuration example of a display device DSP of the present embodiment.
In the drawing, the first direction X and the second direction Y are directions intersecting each other, and the third direction Z is a direction intersecting the first direction X and the second direction Y. In one example, the first direction X, the second direction Y, and the third direction Z are orthogonal to each other, but may intersect each other at an angle other than 90 degrees. In the present specification, the direction toward the tip of the arrow indicating the third direction Z is referred to as upper (or simply upward), and the direction from the tip of the arrow to the reverse is referred to as downward (or simply downward). In addition, it is assumed that there is an observation position for observing the display device DSP on the tip end side of the arrow indicating the third direction Z, and from this observation position toward the XY plane defined in the first direction X and the second direction Y. It is called a plan view to look at.

表示装置DSPは、第1基板SUB1と、第2基板SUB2と、を備えている。表示装置DSPは、画像を表示する表示部DAと、表示部DAの周囲の非表示部NDAと、を備えている。非表示部NDAは、額縁状に形成されている。表示部DAは、平面視で第1基板SUB1及び第2基板SUB2が重畳する領域に位置している。表示部DAは、マトリクス状に配置された複数の画素PXを備えている。   The display device DSP includes a first substrate SUB1 and a second substrate SUB2. The display device DSP includes a display unit DA for displaying an image, and a non-display unit NDA around the display unit DA. The non-display portion NDA is formed in a frame shape. The display unit DA is located in a region where the first substrate SUB1 and the second substrate SUB2 overlap in plan view. The display unit DA includes a plurality of pixels PX arranged in a matrix.

図2は、図1に示した表示装置DSPの画素PXを示す平面図である。
ここでは、画素PXのうち、図1に示した第1基板SUB1が備える主な要素のみを図示している。画素PXは、スイッチング素子SWと、反射膜Mと、画素電極PEと、透明導電膜TEと、を備えている。
FIG. 2 is a plan view showing the pixel PX of the display device DSP shown in FIG.
Here, among the pixels PX, only main elements included in the first substrate SUB1 shown in FIG. 1 are illustrated. The pixel PX includes a switching element SW, a reflective film M, a pixel electrode PE, and a transparent conductive film TE.

スイッチング素子SWは、ゲート電極GE1及びGE2と、半導体層SCと、ソース電極SEと、ドレイン電極DEと、を備えている。図示したスイッチング素子SWは、ダブルゲート構造であるが、シングルゲート構造であってもよい。また、スイッチング素子SWは、半導体層SCの上にゲート電極GE1及びGE2が配置されるトップゲート構造であってもよいし、半導体層SCの下にゲート電極GE1及びGE2が配置されるボトムゲート構造であってもよい。   The switching element SW includes gate electrodes GE1 and GE2, a semiconductor layer SC, a source electrode SE, and a drain electrode DE. The illustrated switching element SW has a double gate structure, but may have a single gate structure. The switching element SW may have a top gate structure in which the gate electrodes GE1 and GE2 are disposed on the semiconductor layer SC, or a bottom gate structure in which the gate electrodes GE1 and GE2 are disposed below the semiconductor layer SC. It may be

半導体層SCは、その一端部SCAにおいてコンタクトホールCH1を通じてソース線S1と電気的に接続され、また、その他端部SCBにおいてコンタクトホールCH2を通じてドレイン電極DEと電気的に接続されている。半導体層SCは、一端部SCAと他端部SCBとの間において、ゲート線G1と交差している。   The semiconductor layer SC is electrically connected to the source line S1 through the contact hole CH1 at one end portion SCA, and is electrically connected to the drain electrode DE through the contact hole CH2 at the other end portion SCB. The semiconductor layer SC intersects with the gate line G1 between the one end portion SCA and the other end portion SCB.

ゲート電極GE1及びGE2は、ゲート線G1のうち、半導体層SCと重畳する領域に相当する。図示した例では、ゲート線G1は、第1方向Xに沿って延出し、画素PXの中央部を横切っている。ソース電極SEは、ソース線S1のうち、半導体層SCにコンタクトした領域を含む。図示した例では、ソース線S1は、第2方向Yに沿って延出し、画素PXの左側端部に位置している。ドレイン電極DEは、島状に形成され、ソース線S1及びS2の間に配置されている。   The gate electrodes GE1 and GE2 correspond to regions overlapping the semiconductor layer SC in the gate line G1. In the illustrated example, the gate line G1 extends along the first direction X and crosses the central portion of the pixel PX. Source electrode SE includes a region of source line S1 in contact with semiconductor layer SC. In the illustrated example, the source line S1 extends along the second direction Y and is located at the left end of the pixel PX. The drain electrode DE is formed in an island shape and is disposed between the source lines S1 and S2.

反射膜Mは、画素PXにおいて、画素電極PE、透明導電膜TE、スイッチング素子SW、ゲート線G1、及び、ソース線S1と重畳している。反射膜Mは、各画素PXにおいて島状に形成されている。また、反射膜Mは、第2方向Yに延出した側面ME1及びME2と、第1方向Xに延出した側面ME3及びME4と、を有している。図示した例では、反射膜Mは、側面ME1及びME2の第2方向Yに沿った長さと、側面ME3及びME4の第1方向Xに沿った長さが等しい正方形状である。なお、反射膜Mは、第1方向X又は第2方向Yに延びた長方形状であってもよいし、その他の多角形であってもよい。   The reflective film M overlaps the pixel electrode PE, the transparent conductive film TE, the switching element SW, the gate line G1, and the source line S1 in the pixel PX. The reflective film M is formed in an island shape in each pixel PX. The reflective film M further includes side surfaces ME1 and ME2 extending in the second direction Y, and side surfaces ME3 and ME4 extending in the first direction X. In the illustrated example, the reflective film M has a square shape in which the lengths of the side surfaces ME1 and ME2 in the second direction Y are equal to the lengths of the side surfaces ME3 and ME4 in the first direction X. The reflective film M may have a rectangular shape extending in the first direction X or the second direction Y, or may have another polygonal shape.

透明導電膜TEは、第1方向X及び第2方向Yに並んだ複数の画素PXと重畳し、また、ゲート線G1及びソース線S1のいずれとも重畳している。透明導電膜TEは、図1に示した表示部DAの略全域に亘って形成されている。透明導電膜TEは、例えば、非表示部NDAにおいてコモン電位が供給される。透明導電膜TE及び反射膜Mは、各画素PXにおいて、ドレイン電極DEと重畳する位置に開口部OPを有している。開口部OPは、スイッチング素子SWに繋がっている。   The transparent conductive film TE overlaps with the plurality of pixels PX aligned in the first direction X and the second direction Y, and overlaps with both the gate line G1 and the source line S1. The transparent conductive film TE is formed over substantially the entire area of the display portion DA shown in FIG. The transparent conductive film TE is supplied with a common potential, for example, in the non-display area NDA. The transparent conductive film TE and the reflective film M have an opening OP at a position overlapping the drain electrode DE in each pixel PX. The opening OP is connected to the switching element SW.

画素電極PEは、画素PXにおいて、透明導電膜TE、反射膜M、スイッチング素子SW、ゲート線G1、及び、ソース線S1と重畳している。画素電極PEは、コンタクトホールCH3及び開口部OPを通じてドレイン電極DEと電気的に接続されている。図示した例では、画素電極PEは、第1方向Xに沿った長さと第2方向Yに沿った長さとが等しい正方形状に形成されているが、この例に限らない。画素電極PEは、第1方向Xまたは第2方向Yに延びた長方形状であってもよいし、その他の多角形であってもよい。また、図示した例では、画素電極PE及び反射膜Mは、略同等の面積であり略同一形状であるが、画素電極PEの面積及び反射膜Mの面積は、互いに異なっていても良い。   The pixel electrode PE overlaps the transparent conductive film TE, the reflective film M, the switching element SW, the gate line G1, and the source line S1 in the pixel PX. The pixel electrode PE is electrically connected to the drain electrode DE through the contact hole CH3 and the opening OP. In the illustrated example, the pixel electrode PE is formed in a square shape in which the length along the first direction X and the length along the second direction Y are equal, but the invention is not limited to this example. The pixel electrode PE may have a rectangular shape extending in the first direction X or the second direction Y, or may have another polygonal shape. In the illustrated example, the pixel electrode PE and the reflective film M have substantially the same area and the same shape, but the area of the pixel electrode PE and the area of the reflective film M may be different from each other.

平面視で、画素電極PEと透明導電膜TEとが重畳する部分は、各画素PXの画素容量に相当する。図示した例では、透明導電膜TEが画素PXの略全面に亘って形成されているため、画素電極PEが形成された領域の略全体が透明導電膜TEと重畳し、画素容量を形成している。   The portion where the pixel electrode PE and the transparent conductive film TE overlap in plan view corresponds to the pixel capacitance of each pixel PX. In the illustrated example, since the transparent conductive film TE is formed over substantially the entire surface of the pixel PX, substantially the entire region where the pixel electrode PE is formed overlaps the transparent conductive film TE to form a pixel capacitance. There is.

図3は、図2に示した画素PXのA−A’線に沿った断面図である。
第1基板SUB1及び第2基板SUB2は、粘着層40によって貼合されている。図示した断面において、表示装置DSPの観察位置は、第2基板SUB2の上方にあるものとする。第1基板SUB1は、基材10と、絶縁膜11乃至13と、スイッチング素子SWと、透明導電膜TEと、反射膜Mと、容量絶縁膜14と、画素電極PEと、を備えている。
FIG. 3 is a cross-sectional view of the pixel PX shown in FIG. 2 along the line AA '.
The first substrate SUB1 and the second substrate SUB2 are bonded by an adhesive layer 40. In the illustrated cross section, the observation position of the display device DSP is assumed to be above the second substrate SUB2. The first substrate SUB1 includes the base material 10, the insulating films 11 to 13, the switching element SW, the transparent conductive film TE, the reflective film M, the capacitive insulating film 14, and the pixel electrode PE.

基材10は、絶縁性のガラスや樹脂などで形成されている。基材10は、観察位置の反対側に位置しているため、不透明であってもよい。ゲート線G1と一体のゲート電極GE1及びGE2は、基材10の上に位置し、絶縁膜11によって覆われている。ゲート線G1、ゲート電極GE1及びGE2は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、積層構造であってもよい。   The base 10 is formed of insulating glass, resin or the like. The substrate 10 may be opaque because it is located on the opposite side of the observation position. The gate electrodes GE1 and GE2 integrated with the gate line G1 are located on the base 10 and covered with the insulating film 11. The gate line G1 and the gate electrodes GE1 and GE2 are metal materials such as aluminum (Al), titanium (Ti), silver (Ag), molybdenum (Mo), tungsten (W), copper (Cu), chromium (Cr) or the like A single layer structure may be formed by an alloy or the like in which these metal materials are combined, and may be a laminated structure.

半導体層SCは、絶縁膜11の上に位置し、絶縁膜12によって覆われている。半導体層SCは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されてもよい。ソース線S1と一体のソース電極SE及びドレイン電極DEは、絶縁膜12の上に位置し、絶縁膜13によって覆われている。すなわち、スイッチング素子SWは、絶縁膜13によって覆われている。ソース線S1、ソース電極SE及びドレイン電極DEは、同一材料によって形成され、例えば、上記の金属材料を用いて形成されている。ソース電極SEは、絶縁膜12を貫通するコンタクトホールCH1を通じて、半導体層SCにコンタクトしている。ドレイン電極DEは、絶縁膜12を貫通するコンタクトホールCH2を通じて、半導体層SCにコンタクトしている。   The semiconductor layer SC is located on the insulating film 11 and covered with the insulating film 12. The semiconductor layer SC is formed of, for example, polycrystalline silicon, but may be formed of amorphous silicon or an oxide semiconductor. The source electrode SE and the drain electrode DE which are integrated with the source line S1 are located on the insulating film 12 and covered with the insulating film 13. That is, the switching element SW is covered by the insulating film 13. The source line S1, the source electrode SE, and the drain electrode DE are formed of the same material, and are formed of, for example, the above-described metal material. The source electrode SE is in contact with the semiconductor layer SC through the contact hole CH1 penetrating the insulating film 12. The drain electrode DE is in contact with the semiconductor layer SC through the contact hole CH2 penetrating the insulating film 12.

透明導電膜TEは、絶縁膜13の上に配置され、絶縁膜13に接している。透明導電膜TEは、画素容量を確保するための容量電極として機能する。透明導電膜TEは、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)などの透明導電材料によって形成されている。   The transparent conductive film TE is disposed on the insulating film 13 and in contact with the insulating film 13. The transparent conductive film TE functions as a capacitance electrode for securing a pixel capacitance. The transparent conductive film TE is formed of, for example, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

反射膜Mは、透明導電膜TEの上に配置されている。反射膜Mは、例えば、第2基板SUB2側からの入射光を反射する反射膜として機能するとともに、第2基板SUB2側からスイッチング素子SWに向かう光を遮る遮光膜としても機能する。反射膜Mは、例えば、アルミニウムなどの金属材料によって形成されている。具体例としては、反射膜Mは、アルミニウムとチタンとの積層体や、アルミニウムとモリブデンとの積層体などで形成されている。図示したように、反射膜Mは、透明導電膜TEに接しているため、反射膜M及び透明導電膜TEは電気的に接続されている。反射膜Mは、透明導電膜TEに接することで、例えば、コモン電位が供給される。反射膜M及び透明導電膜TEは、容量絶縁膜14によって覆われている。反射膜Mは、開口部OPにおいて、順テーパー状の側面ME5を有している。図3の中で一部拡大して示すように、反射膜Mの開口部OPに面した側面ME5と透明導電膜TEとのなす角度θは鋭角である。   The reflective film M is disposed on the transparent conductive film TE. The reflective film M functions as, for example, a reflective film that reflects incident light from the second substrate SUB2 side, and also functions as a light shielding film that blocks light traveling from the second substrate SUB2 side to the switching element SW. The reflective film M is formed of, for example, a metal material such as aluminum. As a specific example, the reflective film M is formed of a stacked body of aluminum and titanium, a stacked body of aluminum and molybdenum, or the like. As illustrated, since the reflective film M is in contact with the transparent conductive film TE, the reflective film M and the transparent conductive film TE are electrically connected. The reflective film M is supplied with, for example, a common potential by being in contact with the transparent conductive film TE. The reflective film M and the transparent conductive film TE are covered with a capacitive insulating film 14. The reflective film M has a side surface ME5 in a forward tapered shape at the opening OP. As shown in a partially enlarged view in FIG. 3, an angle θ between the side surface ME5 facing the opening OP of the reflective film M and the transparent conductive film TE is an acute angle.

画素電極PEは、容量絶縁膜14の上に位置している。画素電極PEは、例えば、ITOやIZOなどの透明導電材料によって形成されている。画素電極PEは、容量絶縁膜14を介して透明導電膜TEと対向している。画素電極PEは、開口部OPと重畳する位置において、絶縁膜13及び容量絶縁膜14を貫通するコンタクトホールCH3を通じて、スイッチング素子SWと電気的に接続されている。コンタクトホールCH3を形成するに際しては、絶縁膜13及び容量絶縁膜14を一括してエッチングしてもよいし、絶縁膜13をエッチングした後に、容量絶縁膜14にエッチングしてもよい。絶縁膜13及び容量絶縁膜14を一括してエッチングする場合、図示したように、容量絶縁膜14が絶縁膜13の端部を覆うことはなく、絶縁膜13及び容量絶縁膜14の端部がほぼ揃った断面となる。   The pixel electrode PE is located on the capacitive insulating film 14. The pixel electrode PE is formed of, for example, a transparent conductive material such as ITO or IZO. The pixel electrode PE is opposed to the transparent conductive film TE via the capacitive insulating film 14. The pixel electrode PE is electrically connected to the switching element SW through a contact hole CH3 penetrating the insulating film 13 and the capacitive insulating film 14 at a position overlapping the opening OP. When the contact hole CH3 is formed, the insulating film 13 and the capacitive insulating film 14 may be etched at once, or after the insulating film 13 is etched, the capacitive insulating film 14 may be etched. When the insulating film 13 and the capacitive insulating film 14 are collectively etched, as illustrated, the capacitive insulating film 14 does not cover the end of the insulating film 13 and the end of the insulating film 13 and the capacitive insulating film 14 It becomes an almost uniform cross section.

本実施形態においては、絶縁膜11、12と容量絶縁膜14は、いずれも、シリコン酸化物(SiO)、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)などの無機絶縁材料によって形成されている。これらの絶縁膜11、12、容量絶縁膜14は、それぞれが単層構造であってもよいし、積層構造であってもよい。容量絶縁膜14は、透明導電膜TEと画素電極PEとの間に介在する容量絶縁膜に相当する。一例では、容量絶縁膜14は、シリコン窒化物によって形成されている。絶縁膜13は、有機絶縁材料によって形成されている。   In the present embodiment, each of the insulating films 11 and 12 and the capacitive insulating film 14 is formed of an inorganic insulating material such as silicon oxide (SiO), silicon nitride (SiN), or silicon oxynitride (SiON). ing. Each of the insulating films 11 and 12 and the capacitive insulating film 14 may have a single-layer structure or a stacked structure. The capacitive insulating film 14 corresponds to a capacitive insulating film interposed between the transparent conductive film TE and the pixel electrode PE. In one example, the capacitive insulating film 14 is formed of silicon nitride. The insulating film 13 is formed of an organic insulating material.

第2基板SUB2は、基材20と、共通電極CEと、電気泳動素子21と、を備えている。基材20は、絶縁性のガラスや樹脂などで形成されている。基材20は、観察位置側に位置しているため、透明である。共通電極CEは、電気泳動素子21の上に配置されている。共通電極CEは、ITOやIZOなどの透明導電材料によって形成された透明電極である。共通電極CEは、図1に示した表示部DAの略全域に亘って形成されている。共通電極CEは、例えば、非表示部NDAにおいてコモン電位が供給される。電気泳動素子21は、画素電極PEの上に配置されている。電気泳動素子21は、ほとんど隙間なく配列された複数のマイクロカプセル30によって形成されている。粘着層40は、画素電極PEと電気泳動素子21との間に位置している。   The second substrate SUB2 includes a base 20, a common electrode CE, and the electrophoretic element 21. The base 20 is formed of insulating glass, resin or the like. The substrate 20 is transparent because it is located on the observation position side. The common electrode CE is disposed on the electrophoretic element 21. The common electrode CE is a transparent electrode formed of a transparent conductive material such as ITO or IZO. The common electrode CE is formed over substantially the entire area of the display unit DA shown in FIG. The common electrode CE is supplied with a common potential, for example, in the non-display area NDA. The electrophoretic element 21 is disposed on the pixel electrode PE. The electrophoretic element 21 is formed of a plurality of microcapsules 30 arranged almost without gaps. The adhesive layer 40 is located between the pixel electrode PE and the electrophoretic element 21.

マイクロカプセル30は、例えば50μm〜100μm程度の粒径を有する球状体である。図示した例では、スケールの関係上、1つの画素電極PEと共通電極CEとの間に、多くのマイクロカプセル30が配置されているが、1辺の長さが数百μm程度の正方形状の画素PXにおいては、1個〜10個程度のマイクロカプセル30が配置されている。   The microcapsules 30 are spherical bodies having a particle diameter of, for example, about 50 μm to 100 μm. In the illustrated example, a large number of microcapsules 30 are disposed between one pixel electrode PE and the common electrode CE due to the scale, but a square shape having a side length of about several hundred μm About one to ten microcapsules 30 are disposed in the pixel PX.

マイクロカプセル30は、分散媒31と、複数の黒色粒子32と、複数の白色粒子33とを備えている。黒色粒子32及び白色粒子33は、電気泳動粒子と称される場合もある。マイクロカプセル30の外殻部(壁膜)34は、例えば、アクリル樹脂等の透明な樹脂を用いて形成されている。分散媒31は、マイクロカプセル30内において、黒色粒子32と、白色粒子33とを分散させる液体である。黒色粒子32は、例えば、アニリンブラック等の黒色顔料からなる粒子(高分子あるいはコロイド)であり、例えば正に帯電されている。白色粒子33は、例えば、二酸化チタン等の白色顔料からなる粒子(高分子あるいはコロイド)であり、例えば負に帯電されている。これらの顔料には、必要に応じて各種添加剤を添加することができる。また、黒色粒子32及び白色粒子33の代わりに、例えば赤色、緑色、青色、イエロー、シアン、マゼンタなどの顔料を用いてもよい。   The microcapsules 30 include a dispersion medium 31, a plurality of black particles 32, and a plurality of white particles 33. The black particles 32 and the white particles 33 may be referred to as electrophoretic particles. The outer shell (wall film) 34 of the microcapsule 30 is formed using, for example, a transparent resin such as an acrylic resin. The dispersion medium 31 is a liquid in which the black particles 32 and the white particles 33 are dispersed in the microcapsules 30. The black particles 32 are, for example, particles (polymer or colloid) made of a black pigment such as aniline black, and are, for example, positively charged. The white particles 33 are, for example, particles (polymer or colloid) made of a white pigment such as titanium dioxide, and are negatively charged, for example. Various additives can be added to these pigments as required. Further, instead of the black particles 32 and the white particles 33, for example, pigments such as red, green, blue, yellow, cyan and magenta may be used.

上記構成の電気泳動素子21において、画素PXを黒表示させる場合、画素電極PEが共通電極CEよりも相対的に高電位に保持される。すなわち、共通電極CEの電位を基準電位としたとき、画素電極PEが正極性に保持される。これにより、正に帯電した黒色粒子32が共通電極CEに引き寄せられる一方、負に帯電した白色粒子33が画素電極PEに引き寄せられる。その結果、共通電極CE側からこの画素PXを観察すると黒色が視認される。一方、画素PXを白表示させる場合には、共通電極CEの電位を基準電位としたとき、画素電極PEが負極性に保持される。これにより、負に帯電した白色粒子33が共通電極CE側へ引き寄せられる一方、正に帯電した黒色粒子32が画素電極PEに引き寄せられる。その結果、この画素PXを観察すると白色が視認される。   In the electrophoretic element 21 configured as described above, when displaying the pixel PX in black, the pixel electrode PE is held at a relatively higher potential than the common electrode CE. That is, when the potential of the common electrode CE is set to the reference potential, the pixel electrode PE is held at the positive polarity. Thus, the positively charged black particles 32 are attracted to the common electrode CE, while the negatively charged white particles 33 are attracted to the pixel electrode PE. As a result, when the pixel PX is observed from the common electrode CE side, black is visually recognized. On the other hand, in the case of displaying the pixel PX in white, the pixel electrode PE is held in the negative polarity when the potential of the common electrode CE is set to the reference potential. As a result, the negatively charged white particles 33 are attracted to the common electrode CE side, while the positively charged black particles 32 are attracted to the pixel electrode PE. As a result, when the pixel PX is observed, white is visually recognized.

図4は、図2に示した画素PXのソース線S1と交差するB−B’線に沿った断面図である。
反射膜Mの側面ME1及びME2は、透明導電膜TEに接し、容量絶縁膜14によって覆われている。側面ME1及びME2は、上記した側面ME5と同様に順テーパー状である。すなわち、側面ME1と透明導電膜TEとのなす角度θ1と、側面ME2と透明導電膜TEとのなす角度θ2は共に鋭角である。反射膜Mは、第3方向Zにおいて、画素電極PEと重畳する位置に配置される。なお、図示した例においては、反射膜Mの第1方向Xに沿った幅と、画素電極PEの第1方向Xに沿った幅は等しいが、反射膜Mの第1方向Xに沿った幅は、反射率等を考慮して画素電極PEの第1方向Xに沿った幅とは関係無く設定できる。したがって、反射膜Mの幅は、画素電極PEの幅より小さくても大きくても良い。
FIG. 4 is a cross-sectional view taken along the line BB ′ intersecting the source line S1 of the pixel PX shown in FIG.
The side surfaces ME1 and ME2 of the reflective film M are in contact with the transparent conductive film TE and covered with the capacitive insulating film 14. The side surfaces ME1 and ME2 are similarly forward tapered as the side surface ME5 described above. That is, the angle θ1 between the side surface ME1 and the transparent conductive film TE and the angle θ2 between the side surface ME2 and the transparent conductive film TE are both acute angles. The reflective film M is disposed at a position overlapping the pixel electrode PE in the third direction Z. In the illustrated example, the width along the first direction X of the reflective film M is equal to the width along the first direction X of the pixel electrode PE, but the width along the first direction X of the reflective film M Can be set independently of the width along the first direction X of the pixel electrode PE in consideration of the reflectance and the like. Therefore, the width of the reflective film M may be smaller or larger than the width of the pixel electrode PE.

図5は、図2に示した画素PXのゲート線G1と交差するC−C’線に沿った断面図である。
反射膜Mの端部ME3及びME4は、透明導電膜TEに接し、容量絶縁膜14によって覆われている。側面ME3及びME4は、上記した側面ME5と同様に順テーパー状である。すなわち、側面ME3と透明導電膜TEとのなす角度θ3と、側面ME4と透明導電膜TEとのなす角度θ4は共に鋭角である。反射膜Mは、第3方向Zにおいて、画素電極PEと重畳する位置に配置される。なお、図示した例においては、反射膜Mの第2方向Yに沿った幅と、画素電極PEの第2方向Yに沿った幅は等しいが、反射膜Mの第2方向Yに沿った幅は、画素電極PEの第2方向Yに沿った幅より小さくても良い。
FIG. 5 is a cross-sectional view taken along the line CC ′ intersecting the gate line G1 of the pixel PX shown in FIG.
The end portions ME3 and ME4 of the reflective film M are in contact with the transparent conductive film TE and covered with the capacitive insulating film 14. The side surfaces ME3 and ME4 are normally tapered similarly to the above-described side surface ME5. That is, the angle θ3 between the side surface ME3 and the transparent conductive film TE and the angle θ4 between the side surface ME4 and the transparent conductive film TE are both acute angles. The reflective film M is disposed at a position overlapping the pixel electrode PE in the third direction Z. In the illustrated example, the width along the second direction Y of the reflective film M is equal to the width along the second direction Y of the pixel electrode PE, but the width along the second direction Y of the reflective film M May be smaller than the width along the second direction Y of the pixel electrode PE.

本実施形態によれば、透明導電膜TEは、反射膜Mと絶縁膜13との間に配置されている。ITOで形成された透明導電膜TEと金属材料で形成された反射膜Mとの密着性は、有機絶縁材料で形成された絶縁膜13と反射膜Mとの密着性より高い。そのため、本実施形態の構成では、反射膜Mを形成する際に反射膜Mを絶縁膜13の上に形成する場合と比較して、側面ME1乃至ME5の形状の乱れが生じるのを抑制することができる。反射膜Mを透明導電膜TEの上に形成することによって、例えば、上記したような順テーパー状の側面ME1乃至ME5を形成することができる。側面ME1乃至ME5が順テーパー状となることによって、容量絶縁膜14のカバレッジ性を向上させることができる。このため、容量絶縁膜14の膜厚を薄くしたとしても、容量絶縁膜14の膜切れが生じるのを抑制することができ、画素電極PEと反射膜Mとの間のショートを抑制することができる。また、容量絶縁膜14の膜厚を薄くすることにより、画素電極PE及び透明導電膜TEの重畳する面積を変えることなく、画素電極PE及び透明導電膜TEによって形成される画素容量を増大することができる。よって、高精細化することが可能である。   According to the present embodiment, the transparent conductive film TE is disposed between the reflective film M and the insulating film 13. The adhesion between the transparent conductive film TE formed of ITO and the reflective film M formed of a metal material is higher than the adhesion of the insulating film 13 formed of an organic insulating material and the reflective film M. Therefore, in the configuration of the present embodiment, the formation of the reflection film M is inhibited from being disturbed in the shapes of the side surfaces ME1 to ME5 as compared to the case where the reflection film M is formed on the insulating film 13. Can. By forming the reflective film M on the transparent conductive film TE, for example, the side surfaces ME1 to ME5 in the forward tapered shape as described above can be formed. By forming the side surfaces ME1 to ME5 in a forward tapered shape, the coverage of the capacitive insulating film 14 can be improved. Therefore, even when the film thickness of the capacitive insulating film 14 is reduced, generation of film breakage of the capacitive insulating film 14 can be suppressed, and a short circuit between the pixel electrode PE and the reflective film M can be suppressed. it can. Further, by reducing the film thickness of the capacitive insulating film 14, the pixel capacitance formed by the pixel electrode PE and the transparent conductive film TE can be increased without changing the overlapping area of the pixel electrode PE and the transparent conductive film TE. Can. Therefore, high definition can be achieved.

また、例えば、画素電極PE及び反射膜Mで画素容量が形成されている場合には、反射膜Mの面積を変更すると、画素容量も変更されてしまうため、反射率と画素容量の独立した設計が困難であった。本実施形態においては、画素容量は、画素電極PEと透明導電膜TEとの間で形成されるため、反射膜Mの面積を変更して反射率を調整したとしても、画素容量に影響することなく、所望の反射率及び画素容量を得ることができる。   Also, for example, when the pixel capacitance is formed by the pixel electrode PE and the reflective film M, if the area of the reflective film M is changed, the pixel capacitance is also changed. Was difficult. In the present embodiment, since the pixel capacitance is formed between the pixel electrode PE and the transparent conductive film TE, it affects the pixel capacitance even if the reflectance is adjusted by changing the area of the reflective film M. Instead, desired reflectance and pixel capacitance can be obtained.

また、透明導電膜TEは、絶縁膜13と比べて透湿性が低い。そのため、反射膜Mが絶縁膜13に接する場合と比較して、反射膜Mの腐食を抑制することができる。   In addition, the transparent conductive film TE has lower moisture permeability than the insulating film 13. Therefore, compared to the case where the reflective film M is in contact with the insulating film 13, corrosion of the reflective film M can be suppressed.

図6は、図1に示した表示装置DSPの画素PXの変形例を示す平面図である。図6は、図2に示した構成と比較して、反射膜Mの面積が、平面視において画素電極PEの面積とは異なっている点で相違している。
すなわち、反射膜Mの第1方向Xに沿った幅は、画素電極PEの第1方向Xに沿った幅より小さい。また、反射膜Mの第2方向Yに沿った幅は、画素電極PEの第2方向Yに沿った幅より小さい。反射膜Mは、平面視において全領域が画素電極PEと重なっている。
FIG. 6 is a plan view showing a modification of the pixel PX of the display device DSP shown in FIG. 6 is different from the configuration shown in FIG. 2 in that the area of the reflective film M is different from the area of the pixel electrode PE in a plan view.
That is, the width along the first direction X of the reflective film M is smaller than the width along the first direction X of the pixel electrode PE. The width of the reflective film M in the second direction Y is smaller than the width of the pixel electrode PE in the second direction Y. The entire area of the reflective film M overlaps the pixel electrode PE in plan view.

図7は、図6に示した画素PXのゲート線G1と交差するD−D’線に沿った断面図である。
画素電極PEと重なる位置において、容量絶縁膜14は、透明導電膜TEに接している。このように、反射膜Mの面積を変更することによって、反射率を調整することが可能である。また、上記したように、画素容量は透明導電膜TEと画素電極PEによって形成されるため、反射膜Mの面積を変更しても画素容量へは影響しない。よって、反射膜Mの面積を自在に変更することができる。
このような変形例においても、上記したのと同様の効果を得ることができる。
FIG. 7 is a cross-sectional view taken along the line DD 'intersecting the gate line G1 of the pixel PX shown in FIG.
The capacitive insulating film 14 is in contact with the transparent conductive film TE at a position overlapping with the pixel electrode PE. Thus, by changing the area of the reflective film M, it is possible to adjust the reflectance. Further, as described above, since the pixel capacitance is formed by the transparent conductive film TE and the pixel electrode PE, changing the area of the reflective film M does not affect the pixel capacitance. Therefore, the area of the reflective film M can be freely changed.
Also in such a modification, the same effect as described above can be obtained.

図8は、図2に示した画素PXのA−A’線に沿った変形例を示す断面図である。図8は、図3に示した構成と比較して、第1基板SUB1がコンタクトホールCH3に配置された島部ISを有している点で相違している。
島部ISは、ドレイン電極DE、容量絶縁膜14、画素電極PEに接している。島部ISは、ドレイン電極DEと画素電極PEとを電気的に接続している。島部ISは、透明導電膜TEと同一材料によって形成され、例えば、ITOやIZOを用いて形成されている。島部ISは、透明導電膜TEとは離間しており、互いに電気的に絶縁されている。反射膜Mを形成する際には、透明導電膜TEをパターニングした後、透明導電膜TEの上に金属膜を形成し、金属膜をパターニングすることによって反射膜Mが形成される。図示したように、コンタクトホールCH3内に島部ISを配置することにより、反射膜Mを形成する際のエッチングによって、ドレイン電極DEへダメージが及ぶのを抑制することができる。
FIG. 8 is a cross-sectional view showing a modification of the pixel PX shown in FIG. 2 along the line AA '. FIG. 8 is different from the configuration shown in FIG. 3 in that the first substrate SUB1 has an island portion IS disposed in the contact hole CH3.
The island portion IS is in contact with the drain electrode DE, the capacitive insulating film 14 and the pixel electrode PE. The island portion IS electrically connects the drain electrode DE and the pixel electrode PE. The island portion IS is formed of the same material as the transparent conductive film TE, and is formed of, for example, ITO or IZO. The island portion IS is separated from the transparent conductive film TE and is electrically insulated from each other. When forming the reflective film M, after patterning the transparent conductive film TE, a metal film is formed on the transparent conductive film TE, and the reflective film M is formed by patterning the metal film. As illustrated, by arranging the island portion IS in the contact hole CH3, it is possible to suppress the damage to the drain electrode DE by the etching at the time of forming the reflective film M.

図9は、図1に示した表示装置DSPの画素PXの変形例を示す平面図である。図9は、図2に示した構成と比較して、反射膜Mが第1反射膜M1及び第2反射膜M2を有している点で相違している。
第1反射膜M1は、画素電極PEと重なっている。第2反射膜M2は、画素電極PE、ソース線S1と重なっている。第2反射膜M2は、コンタクトホールCH4を介してソース線S1と電気的に接続され、ソース線S1に沿って第2方向Yに延出している。第1反射膜M1及び第2反射膜M2は、互いに離間し、平面視において異なる位置に配置されている。ソース線Sと金属材料によって形成された第2反射膜M2を電気的に接続することによって、ソース線Sを低抵抗化することができる。なお、第2反射膜M2及びソース線Sを電気的に接続するコンタクトホールCH4は、1対の第2反射膜M2及びソース線Sに対して複数形成されていても良い。
FIG. 9 is a plan view showing a modification of the pixel PX of the display device DSP shown in FIG. FIG. 9 is different from the configuration shown in FIG. 2 in that the reflective film M includes the first reflective film M1 and the second reflective film M2.
The first reflective film M1 overlaps the pixel electrode PE. The second reflective film M2 overlaps the pixel electrode PE and the source line S1. The second reflective film M2 is electrically connected to the source line S1 via the contact hole CH4, and extends in the second direction Y along the source line S1. The first reflective film M1 and the second reflective film M2 are spaced apart from each other and arranged at different positions in plan view. By electrically connecting the source line S and the second reflective film M2 formed of a metal material, the resistance of the source line S can be reduced. A plurality of contact holes CH4 electrically connecting the second reflective film M2 and the source line S may be formed for the pair of second reflective film M2 and the source line S.

図10は、図9に示した画素PXにおける透明導電膜TEの位置を示す平面図である。図10は、図2に示した構成と比較して、透明導電膜TEが第1透明導電膜TE1及び第2透明導電膜TE2を有している点で相違している。
第1透明導電膜TE1は、画素電極PEと重なっている。第2透明導電膜TE2は、画素電極PE及びソース線S1と重なり、ソース線S1に沿って第2方向Yに延出している。第1透明導電膜TE1及び第2透明導電膜TE2は、互いに離間し、平面視において異なる位置に配置されている。
FIG. 10 is a plan view showing the position of the transparent conductive film TE in the pixel PX shown in FIG. FIG. 10 is different from the configuration shown in FIG. 2 in that the transparent conductive film TE includes the first transparent conductive film TE1 and the second transparent conductive film TE2.
The first transparent conductive film TE1 overlaps the pixel electrode PE. The second transparent conductive film TE2 overlaps the pixel electrode PE and the source line S1, and extends in the second direction Y along the source line S1. The first transparent conductive film TE <b> 1 and the second transparent conductive film TE <b> 2 are separated from each other and arranged at different positions in plan view.

図11は、図9及び図10に示した画素PXのソース線S1と交差するE−E’線に沿った断面図である。
第1反射膜M1は、第1透明導電膜TE1に接している。第2反射膜M2は、第2透明導電膜TE2に接している。第1透明導電膜TE1及び第2透明導電膜TE2の間には、スリットSLが形成されている。容量絶縁膜14は、スリットSLにおいて絶縁膜13に接している。第2反射膜M2は、第2透明導電膜TE2及び絶縁膜13を貫通するコンタクトホールCH4を介してソース線S1と電気的に接続されている。画素電極PEは、第1透明導電膜TE1、第2透明導電膜TE2、第1反射膜M1、第2反射膜M2、スリットSLと重なっている。
FIG. 11 is a cross-sectional view of the pixel PX shown in FIG. 9 and FIG. 10 along the line EE 'intersecting the source line S1.
The first reflective film M1 is in contact with the first transparent conductive film TE1. The second reflective film M2 is in contact with the second transparent conductive film TE2. A slit SL is formed between the first transparent conductive film TE1 and the second transparent conductive film TE2. The capacitive insulating film 14 is in contact with the insulating film 13 at the slit SL. The second reflective film M2 is electrically connected to the source line S1 via a contact hole CH4 penetrating the second transparent conductive film TE2 and the insulating film 13. The pixel electrode PE overlaps the first transparent conductive film TE1, the second transparent conductive film TE2, the first reflective film M1, the second reflective film M2, and the slit SL.

第1透明導電膜TE1は、例えば、非表示部NDAにおいてコモン電位が供給される。第1反射膜M1は、第1透明導電膜TE1と接しているため、コモン電位が供給される。第2反射膜M2は、ソース線S1と接続されているため、ソース線S1と同電位である。第2透明導電膜TE2は、第2反射膜M2と接しているため、ソース線S1と同電位である。   For example, a common potential is supplied to the first transparent conductive film TE1 in the non-display area NDA. Since the first reflective film M1 is in contact with the first transparent conductive film TE1, a common potential is supplied. Since the second reflective film M2 is connected to the source line S1, it has the same potential as the source line S1. Since the second transparent conductive film TE2 is in contact with the second reflective film M2, it has the same potential as the source line S1.

図12は、図11に示した第1透明導電膜TE1及び第2透明導電膜TE2の位置関係を示す平面図である。
第1透明導電膜TE1及び第2透明導電膜TE2は、第1方向Xに沿って交互に並んで配置されている。第1透明導電膜TE1及び第2透明導電膜TE2は、表示部DAにおいて第2方向Yに沿って延出している。第2透明導電膜TE2は、第2方向Yに沿って延出したソース線Sと重なっている。
FIG. 12 is a plan view showing the positional relationship between the first transparent conductive film TE1 and the second transparent conductive film TE2 shown in FIG.
The first transparent conductive films TE1 and the second transparent conductive films TE2 are alternately arranged along the first direction X. The first transparent conductive film TE1 and the second transparent conductive film TE2 extend along the second direction Y in the display unit DA. The second transparent conductive film TE <b> 2 overlaps the source line S extending along the second direction Y.

非表示部NDAは、第2方向Yに延出した第1領域NDA1及び第2領域NDA2と、第1方向Xに延出した第3領域NDA3及び第4領域NDA4と、を有している。第1透明導電膜TE1は、それぞれ配線WRによって駆動部2と接続されている。左から奇数番目の第1透明導電膜TE1に接続された配線WRは、第3領域NDA3において第1透明導電膜TE1と接続されている。第3領域NDA3において第1透明導電膜TE1に接続された配線WRは、第1領域NDA1及び第2領域NDA2を通って駆動部2に接続される。左から偶数番目の第1透明導電膜TE1に接続された配線WRは、第4領域NDA4において第1透明導電膜TE1と接続されている。このようなレイアウトによれば、配線WRの配置を分散させることができ、狭額縁化に好適である。   The non-display portion NDA has a first area NDA1 and a second area NDA2 extending in the second direction Y, and a third area NDA3 and a fourth area NDA4 extending in the first direction X. The first transparent conductive film TE1 is connected to the drive unit 2 by the wiring WR. The wiring WR connected to the odd first transparent conductive film TE1 from the left is connected to the first transparent conductive film TE1 in the third region NDA3. The wiring WR connected to the first transparent conductive film TE1 in the third area NDA3 is connected to the drive unit 2 through the first area NDA1 and the second area NDA2. The wiring WR connected to the even-numbered first transparent conductive film TE1 from the left is connected to the first transparent conductive film TE1 in the fourth region NDA4. According to such a layout, the arrangement of the wirings WR can be dispersed, which is suitable for narrowing the frame.

以上説明したように、本実施形態によれば、高精細化が可能な表示装置を得ることができる。   As described above, according to the present embodiment, it is possible to obtain a display device capable of achieving high definition.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   While certain embodiments of the present invention have been described, these embodiments have been presented by way of example only, and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and the gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

DSP…表示装置、SW…スイッチング素子、13…絶縁膜、14…容量絶縁膜、
PE…画素電極、21…電気泳動素子、CE…共通電極、IS…島部、
M…反射膜、M1…第1反射膜、M2…第2反射膜、
TE…透明導電膜、TE1…第1透明導電膜、TE2…第2透明導電膜。
DSP: display device, SW: switching element, 13: insulating film, 14: capacitance insulating film,
PE: pixel electrode 21: electrophoresis element CE: common electrode IS: island
M: reflection film, M1: first reflection film, M2: second reflection film,
TE: transparent conductive film, TE1: first transparent conductive film, TE2: second transparent conductive film.

Claims (6)

スイッチング素子と、
前記スイッチング素子を覆う有機絶縁膜と、
前記有機絶縁膜に接する透明導電膜と、
前記透明導電膜の上に配置された反射膜と、
前記反射膜及び前記透明導電膜を覆う容量絶縁膜と、
前記容量絶縁膜の上に配置され、前記スイッチング素子と電気的に接続された画素電極と、
前記画素電極の上に配置された電気泳動素子と、
前記電気泳動素子の上に配置された共通電極と、を備える、表示装置。
A switching element,
An organic insulating film covering the switching element;
A transparent conductive film in contact with the organic insulating film;
A reflective film disposed on the transparent conductive film;
A capacitive insulating film covering the reflective film and the transparent conductive film;
A pixel electrode disposed on the capacitive insulating film and electrically connected to the switching element;
An electrophoretic element disposed on the pixel electrode;
A common electrode disposed on the electrophoretic element.
前記反射膜の側面は順テーパー状である、請求項1に記載の表示装置。   The display device according to claim 1, wherein the side surface of the reflective film is in a forward tapered shape. 前記反射膜の面積は、平面視において、前記画素電極の面積とは異なっている、請求項1又は2に記載の表示装置。   The display device according to claim 1, wherein an area of the reflective film is different from an area of the pixel electrode in a plan view. 前記画素電極は、前記有機絶縁膜を貫通するコンタクトホールを介して前記スイッチング素子と電気的に接続され、
前記コンタクトホール内に配置され前記透明導電膜と同一材料の島部を有し、
前記透明導電膜と前記島部は電気的に絶縁されている、請求項1乃至3の何れか1項に記載の表示装置。
The pixel electrode is electrically connected to the switching element through a contact hole penetrating the organic insulating film.
It is disposed in the contact hole and has an island part of the same material as the transparent conductive film,
The display device according to any one of claims 1 to 3, wherein the transparent conductive film and the island portion are electrically insulated.
さらに、前記スイッチング素子と電気的に接続されたソース線と、
前記反射膜は、前記画素電極と重なる第1反射膜と、前記ソース線と電気的に接続され前記ソース線に沿って配置された第2反射膜と、を備える、請求項1乃至4の何れか1項に記載の表示装置。
Furthermore, a source line electrically connected to the switching element,
The said reflective film is provided with the 1st reflective film which overlaps with the said pixel electrode, and the 2nd reflective film electrically connected with the said source line, and arrange | positioned along the said source line. Or the display device according to item 1.
前記透明導電膜は、前記画素電極と重なる第1透明導電膜と、
前記ソース線に重なる第2透明導電膜と、を有する、請求項5に記載の表示装置。
The transparent conductive film is a first transparent conductive film overlapping with the pixel electrode.
The display device according to claim 5, further comprising: a second transparent conductive film overlapping the source line.
JP2017197106A 2017-09-29 2017-10-10 Display device Pending JP2019070750A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017197106A JP2019070750A (en) 2017-10-10 2017-10-10 Display device
US16/145,666 US10866474B2 (en) 2017-09-29 2018-09-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017197106A JP2019070750A (en) 2017-10-10 2017-10-10 Display device

Publications (1)

Publication Number Publication Date
JP2019070750A true JP2019070750A (en) 2019-05-09

Family

ID=66440618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017197106A Pending JP2019070750A (en) 2017-09-29 2017-10-10 Display device

Country Status (1)

Country Link
JP (1) JP2019070750A (en)

Similar Documents

Publication Publication Date Title
CN109254681B (en) Display device with touch sensor
US10490610B2 (en) Display device
KR102784354B1 (en) Flexible display device with wire having reinforced portion and manufacturing method for the same
US10903243B2 (en) Display device
JP6656907B2 (en) Liquid crystal display
US10747067B2 (en) Display device
JP2020533616A (en) Array boards, display panels and display devices
US10866474B2 (en) Display device
US10871698B2 (en) Display device
US11187958B2 (en) Display device and array substrate
CN218831225U (en) Display device
JP2019070750A (en) Display device
US10824041B2 (en) Display device
JP2019066641A (en) Display device
CN113495387B (en) Semiconductor substrate and display device
US12345996B2 (en) Semiconductor substrate usable in an electrophoretic display device
WO2021090781A1 (en) Semiconductor substrate and display device
JP2019049627A (en) Display
US11543726B2 (en) Display device
US11682732B2 (en) Semiconductor substrate and display device
US11150524B2 (en) Display device
JP2019053138A (en) Display device