JP2018194734A - 半導体装置、表示装置及びその動作方法 - Google Patents

Abstract

【課題】画像の表示の後、タッチ検出が開始可能になるまでの時間を短縮する。【解決手段】半導体装置が、ソース線を駆動するソース出力回路部と、複数の共通電極から受け取ったタッチ検出信号に基づいて液晶表示パネルへの物体の接触を検知するタッチ検出回路部とを具備する。表示装置の各垂直同期期間は、表示データに対応するソース線を駆動する表示期間と、表示期間後に設けられた遷移期間と、遷移期間後に設けらたタッチ検出期間とを含む。ソース出力回路部は、遷移期間において、ソース線のそれぞれにダミーパルスを出力する動作を行った後、ソース線を所定電位に設定し、表示期間の最後の水平同期期間において、ダミーパルス出力動作において、第２表示データに依存する電圧レベルを有する第１極性の第１ダミーパルスを第１ソース線に出力すると共に、第１表示データに依存する電圧レベルを有する第２極性の第２ダミーパルスを第２ソース線に出力する。【選択図】図８

Description

本発明は、半導体装置、表示装置及びその動作方法に関し、特に、液晶表示パネルについてタッチ検出を行うための技術に関する。

液晶表示パネルとタッチパネルとを組み合わせた表示装置は、最も広く用いられるユーザインタフェースの一つである。画像を表示する液晶表示パネルに、タッチ検出（即ち、当該液晶表示パネルへの物体（例えば、人体の指）の接触の検出）のためのタッチパネルを組み合わせることで、利便性の高いユーザインタフェースを実現することができる。

タッチ検出の最も典型的な手法の一つが、静電容量方式である。静電容量方式には、自己容量方式と相互容量方式の２種類がある。自己容量方式は、タッチパネルに設けられた検出電極の自己容量に依存する検出信号を取得する方式であり、相互容量方式は、検出電極と駆動電極との間に形成される相互容量に依存する検出信号を取得する方式である。自己容量方式と相互容量方式のいずれについても、検出電極の静電容量に基づいてタッチ検出を行うことは共通である。静電容量方式によるタッチ検出は、例えば、特開２０１５−１４１５５６号公報に開示されている。

近年では、タッチ検出に用いられる電極（検出電極又は駆動電極）が組み込まれた液晶表示パネルも広く使用されている。このような液晶表示パネルの構成は、インセル（in-cell）構成とも呼ばれている。インセル構成の液晶表示パネルは、典型的には、行列に配置された共通電極を有しており、その共通電極が、タッチ検出における検出電極又は駆動電極に用いられる。インセル構成の液晶表示パネルの使用は、表示装置全体の体積の低減に有効であり、特に、携帯端末への応用に好適である。

タッチ検出は、最も典型的には、画像の表示が停止されるブランク期間に行われる。詳細には、表示データに応じて各画素回路を駆動する表示期間が終了した後、各ソース線を所定の電位（最も典型的には、接地電位）に設定して液晶表示パネルの電気的状態を安定化し、その後、検出電極から取得された検出信号に基づいてタッチ検出を行う。

このようなタッチ検出において発明者が認識した問題は、検出電極に印加されるノイズである。表示期間の完了の後でソース線を所定の電位に設定する動作を行うと、液晶表示パネルのアクティブ領域においてソース線の電位が変化する。ソース線の電位が変化すると、アクティブ領域においてソース線に近接して設けられる導体（例えば、ゲート線）の電位を変動させる。この電位の変動は、検出電極に印加されるノイズの原因になる。精度よくタッチ検出を行うために、一般的には、ノイズが十分に減衰した後でタッチ検出が行われる。

一つの問題は、アクティブ領域に設けられる導体の電位の変化の時定数が比較的大きいことである。アクティブ領域に設けられる導体の時定数が大きいと、タッチ検出に用いられる検出電極にノイズが長時間印加される。ノイズが十分に減衰した後でタッチ検出を行う動作では、画像の表示の後、タッチ検出が開始可能になるまでの時間が長くなる。これは、タッチ検出の時間を十分に確保する上で好ましくない。

特開２０１５−１４１５５６号

したがって、本発明の目的の一つは、画像の表示の後、タッチ検出が開始可能になるまでの時間を短縮することにある。本発明の他の目的及び新規な特徴は、下記の開示から当業者には理解されるであろう。

本発明の一の観点では、複数のソース線と複数の共通電極とを備える液晶表示パネルを備える表示装置において液晶表示パネルを駆動する半導体装置が提供される。当該半導体装置は、ソース線を駆動するソース出力回路部と、複数の共通電極から受け取ったタッチ検出信号に基づいて液晶表示パネルへの物体の接触を検知するタッチ検出を行うように構成されたタッチ検出回路部とを具備する。表示装置の各垂直同期期間は、表示データに対応する駆動電圧をソース線に供給してソース線を駆動する表示期間と、表示期間の後に設けられた遷移期間と、遷移期間の後に設けられ、タッチ検出信号を取得してタッチ検出を行うタッチ検出期間とを含む。ソース出力回路部は、遷移期間において、ソース線のそれぞれにダミーパルスを出力するダミーパルス出力動作を行い、ダミーパルス出力動作を行った後、ソース線を所定電位に設定するように構成されている。表示期間の最後の水平同期期間において、複数のソース線のうちの第１ソース線を第１表示データに応答して第１極性の駆動電圧で駆動し、複数のソース線のうちの第２ソース線を第２表示データに応答して第１極性と異なる第２極性の駆動電圧で駆動した場合、ソース出力回路部は、遷移期間において、第２表示データに依存する電圧レベルを有する第１極性の第１ダミーパルスを第１ソース線に出力すると共に、第１表示データに依存する電圧レベルを有する第２極性の第２ダミーパルスを第２ソース線に出力するように構成されている。

本発明の他の観点では、複数のソース線と複数の共通電極とを備える液晶表示パネルを備える表示装置の動作方法が提供される。当該動作方法は、
表示装置の各垂直同期期間の表示期間において、表示データに対応する駆動電圧をソース線に供給してソース線を駆動するステップと、
各垂直同期期間の表示期間の後の遷移期間において、ソース線のそれぞれにダミーパルスを出力するダミーパルス出力動作を行うステップと、
遷移期間において、ダミーパルス出力動作を行った後、ソース線を所定電位に設定するステップと、
遷移期間の後のタッチ検出期間において、複数の共通電極からタッチ検出信号を取得し、タッチ検出信号に基づいて液晶表示パネルへの物体の接触を検知するタッチ検出を行うステップ
とを含む。ダミーパルス出力動作を行うステップは、表示期間の最後の水平同期期間において、複数のソース線のうちの第１ソース線が第１表示データに応答して第１極性の駆動電圧で駆動され、複数のソース線のうちの第２ソース線が第２表示データに応答して第１極性と異なる第２極性の駆動電圧で駆動された場合、遷移期間において、第２表示データに依存する電圧レベルを有する第１極性の第１ダミーパルスを第１ソース線に出力すると共に、第１表示データに依存する電圧レベルを有する第２極性の第２ダミーパルスを第２ソース線に出力するステップを含む。

本発明によれば、画像の表示の後、タッチ検出が開始可能になるまでの時間を短縮することができる。

一実施形態における表示装置の構成を概略的に示すブロック図である。 各画素の構成を示す図である。 図１Ａの構成の表示装置の動作の一例を示すタイミングチャートである。 本実施形態における、表示データに記述された階調値と、「正極性」の駆動電圧及び「負極性」の駆動電圧との対応の一例を示している。 各垂直同期期間において各画素回路８に書き込まれる駆動電圧の極性のパターンの一例を示している。 図５は、カラム反転駆動が行われる場合に、各水平同期期間におけるソース線７の平均の電圧が接地電位から大きくずれる場合の一例を示している。 アクティブ領域に位置する導体の第１のモデルを図示している。 アクティブ領域に位置する導体の第２のモデルを図示している。 表示期間に続く遷移期間にソース線が接地電位に設定される場合における、アクティブ領域に位置する導体の電位の変動の例を示している。 第１の実施形態におけるタッチコントローラ内蔵表示ドライバの構成を示すブロック図である。 ソース出力回路部のうち、２つのソース出力に対応する部分の構成を示す回路図である。 第１の実施形態における表示ドライバの動作を示すタイミングチャートである。 表示期間の最後の水平同期期間におけるソース出力回路部の動作を示す回路図である。 最後の水平同期期間に続いて行われるダミーパルス出力動作におけるソース出力回路部の動作を示している。 ダミーパルス出力動作に続いて行われる遷移動作におけるソース出力回路部の動作を示している。 表示期間及び遷移期間における各ソース線の電圧、及び、ソース線の平均電圧の変化の一例を示している。 第２の実施形態における表示ドライバの構成を示すブロック図である。 レジスタに保存されているレジスタ値と、ダミー表示データの生成において参照される表示データとの関係を示す表である。 表示期間の最後の水平同期期間におけるソース出力回路部の動作を示す回路図である。 最後の水平同期期間に続いて行われるダミーパルス出力動作におけるソース出力回路部の動作を示している。 ダミーパルス出力動作に続いて行われる遷移動作におけるソース出力回路部の動作を示している。 液晶表示パネルに表示される画像の全体でＧ−Ｍ縦ストライプ画像が表示される場合に発生するノイズを図示するタイミングチャートである。 最後の所定数の水平同期期間において単色の画像が表示され、それ以外の部分においてＧ−Ｍ縦ストライプ画像が表示される場合に発生するノイズを図示するタイミングチャートである。 第３の実施形態における表示ドライバの構成を示すブロック図である。 第４の実施形態における表示ドライバの構成を示すブロック図である。 第４の実施形態において演算回路がダミー表示データの算出に用いる表示データのフォーマットを示す図である。 ブロックデータのフォーマットを概念的に示す図である。 第４の実施形態における演算回路の構成を示すブロック図である。 正側重み付け平均データ算出回路の加算器及び除算器、並びに、負側重み付け平均データ算出回路の加算器及び除算器の動作を概念的に示す図である。 正側重み付け平均データ及び負側重み付け平均データに応答して、各ソース線にダミーパルスを出力するダミーパルス出力動作を示す図である。

以下、添付図面を参照しながら実施形態を説明する。以下の説明において、同一又は対応する構成要素を、同一又は対応する参照符号によって参照することがあることに留意されたい。

図１Ａは、一実施形態における表示装置１００の構成を概略的に示すブロック図である。表示装置１００は、液晶表示パネル１と、タッチコントローラ内蔵表示ドライバ２とを備えている。表示装置１００は、アプリケーションプロセッサ３から表示データを受け取り、受け取った表示データに対応する画像を液晶表示パネル１に表示するように構成されている。加えて、表示装置１００は、液晶表示パネル１に導電体（典型的には、人体の指）が接触している位置を検出するタッチ検出を行うように構成されている。

液晶表示パネル１は、アクティブ領域４とＧＩＰ回路５とを備えている。アクティブ領域４には、複数のゲート線６と複数のソース線７と複数の画素回路８と複数の共通電極９とが配置される。画素回路８は、行列に配置されており、各画素回路８は、対応するゲート線６とソース線７とが交差する位置に設けられている。共通電極９も、行列に配置されている。一実施形態では、画素回路８は、選択トランジスタと、画素電極と、保持容量とを含んでいてもよい。この場合、各画素回路８の画素電極と共通電極９の間に駆動電圧が印加され、画素電極と共通電極９の間に存在する液晶の配向が、該画素電極と共通電極９の間に発生する電界によって制御される。

図１Ｂは、液晶表示パネル１の各画素１０の構成を示す図である。各画素１０は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）をそれぞれ表示する３つの画素回路８を含んでいる。赤を表示する画素回路８は、Ｒ副画素として用いられ、緑を表示する画素回路８は、Ｇ副画素として用いられ、青を表示する画素回路８は、Ｂ副画素として用いられる。本実施形態では、各ソース線７は、同一の色を表示する画素回路８に接続されている。詳細には、赤を表示する画素回路８に接続されたソース線７、緑を表示する画素回路８に接続されたソース線７、及び、青を表示する画素回路８に接続されたソース線７が、繰り返して配置されている。

以下においては、同一のゲート線６に接続された画素回路８を、総称して“水平ライン”と記載することがある。即ち、画素回路８は、複数の水平ラインを構成するように液晶表示パネル１に配置されている。

図１Ａに戻り、ＧＩＰ回路５は、タッチコントローラ内蔵表示ドライバ２から受け取った制御信号に応じてゲート線６を駆動するゲートドライバ回路として動作する。本実施形態では、アクティブ領域４の左右に一対のＧＩＰ回路５が設けられている。ＧＩＰ回路５は、ＳｏＧ（System on Glass）技術によって液晶表示パネル１に集積化されている。

本実施形態では、アクティブ領域４に行列に配置された共通電極９が、タッチ検出の検出電極として用いられる。自己容量方式によるタッチ検出が行われる場合、各共通電極９の自己容量が検出される。一方、相互容量方式によるタッチ検出が行われる場合、液晶表示パネル１に駆動電極（図示されない）が設けられ、共通電極９と該駆動電極の間に形成される相互容量が検出される。

タッチコントローラ内蔵表示ドライバ２は、下記のように動作する半導体装置である。第１に、タッチコントローラ内蔵表示ドライバ２は、液晶表示パネル１のソース線７に接続されたソース出力を有しており、アプリケーションプロセッサ３から受け取った表示データに応じて液晶表示パネル１のソース線７を駆動する。第２に、タッチコントローラ内蔵表示ドライバ２は、アプリケーションプロセッサ３から受け取った制御データに応じてゲート制御信号をＧＩＰ回路５に供給してＧＩＰ回路５を制御する。

加えて、タッチコントローラ内蔵表示ドライバ２は、タッチ検出のための動作を行う。より具体的には、タッチコントローラ内蔵表示ドライバ２は、液晶表示パネル１の各共通電極９の静電容量を検出し、検出された各共通電極９の静電容量から、液晶表示パネル１に導電体が接触している位置を検出する。自己容量方式によるタッチ検出が行われる場合、タッチコントローラ内蔵表示ドライバ２は、共通電極９の自己容量を検出し、検出された自己容量から液晶表示パネル１に導電体が接触している位置を検出する。相互容量方式によるタッチ検出が行われる場合、タッチコントローラ内蔵表示ドライバ２は、駆動電極と共通電極９との間に形成される相互容量を検出し、検出された相互容量に基づいて液晶表示パネル１に導電体が接触している位置を検出する。タッチコントローラ内蔵表示ドライバ２は、液晶表示パネル１に導電体が接触している位置を示すタッチ検出データを生成し、生成したタッチ検出データをアプリケーションプロセッサ３に送信する。

図２は、図１Ａの構成の表示装置１００の動作の一例を示すタイミングチャートである。各垂直同期期間（フレーム期間）は、表示期間、遷移期間及びタッチ検出期間を含んでいる。表示期間とは、表示データに応じて各画素回路８を駆動する期間である。遷移期間とは、各ソース線７を所定の電位（最も典型的には、接地電位）に設定して液晶表示パネルの電気的状態を安定化する機関である。タッチ検出期間とは、共通電極９の静電容量に基づいてタッチ検出を行う期間である。また、図２には、タッチ検出期間が各垂直同期期間の最後に設けられているとして表示装置１００の動作が図示されているが、実際の実装においては、各垂直同期期間（６０Ｈｚ周期の場合は約１６ｍｓ）の間に、数個〜数十個のタッチ検出期間が設けられ得ることに留意されたい。

本実施形態では、表示期間において各画素回路８に供給される駆動電圧に、２つの「極性」がある。本明細書では、駆動電圧の「極性」は、表示期間における共通電極９の電圧（「共通レベルＶ_ＣＯＭ」と呼ばれる。）を基準として定義される。「正極性」の駆動電圧とは、共通レベルＶ_ＣＯＭよりも高い駆動電圧を意味しており、「負極性」の駆動電圧とは、共通レベルＶ_ＣＯＭよりも低い駆動電圧を意味している。本実施形態では、共通レベルＶ_ＣＯＭが、タッチコントローラ内蔵表示ドライバ２の回路接地の電位（接地電位ＧＮＤ）に一致される。この場合、駆動電圧の極性は、タッチコントローラ内蔵表示ドライバ２の回路接地を基準として定義した極性に一致する。

図３は、本実施形態における、表示データに記述された階調値と、「正極性」の駆動電圧及び「負極性」の駆動電圧との対応の一例を示している。本実施形態では、表示データは、各画素回路８の階調値を８ビットの値で記述している。図３において、Ｖ０^＋〜Ｖ２５５^＋は、それぞれ、階調値“０”〜“２５５”に対応する「正極性」の駆動電圧を示しており、Ｖ０⁻〜Ｖ２５５⁻は、それぞれ、階調値“０”〜“２５５”に対応する「負極性」の駆動電圧を示している。「正極性」の駆動電圧Ｖ０^＋〜Ｖ２５５^＋は、いずれも、接地電位ＧＮＤよりも高く、対応する階調値が小さいほど高い電圧レベルを有している。一方、「負極性」の駆動電圧Ｖ０⁻〜Ｖ２５５⁻は、いずれも、接地電位ＧＮＤよりも低く、対応する階調値が小さいほど低い電圧レベルを有している。

本実施形態では、表示期間において反転駆動が行われる。反転駆動とは、各画素回路８に供給される駆動電圧の極性を、特定の周期で反転させる駆動方法である。最も典型的には、各画素回路８に供給される駆動電圧の極性が、時間的に隣接する垂直同期期間の間で反転され、この場合、各画素回路８に供給される駆動電圧の極性が反転される周期は、２垂直同期期間になる。反転駆動を行う場合、各垂直同期期間において、正極性の駆動電圧で駆動される画素回路８の数と、負極性の駆動電圧で駆動される画素回路８の数とが、なるべく近くなるように、最も典型的には、同一であるように、各画素回路８に供給される駆動電圧の極性が選択される。これは、液晶表示パネル１の平均の電圧の変動を抑制するためである。

本実施形態では、水平方向（ゲート線６が延伸する方向）において隣接する画素回路８に供給される駆動電圧の極性が逆であるように、各画素回路８に供給される駆動電圧の極性が設定される。図４は、各垂直同期期間において各画素回路８に書き込まれる駆動電圧の極性のパターンの一例を示している。図４は、いわゆるカラム反転駆動により液晶表示パネル１が駆動される場合に各画素回路８に書き込まれる駆動電圧の極性のパターンを示している。ここで、図４の左図は、奇数番目の垂直同期期間において各画素回路８に書き込まれる駆動電圧の極性のパターンを示し、右図は、偶数番目の垂直同期期間において各画素回路８に書き込まれる駆動電圧の極性のパターンを示している。カラム反転駆動では、同一カラムの画素回路８（同一のソース線７に接続される画素回路８）が同一の極性の駆動電圧で駆動され、隣接するカラムの画素回路８（隣接するソース線７に接続される画素回路８）は、反対の極性の駆動電圧で駆動される。

なお、図４には、カラム反転駆動が図示されているが、他の反転駆動、例えば、ドット反転駆動が用いられてもよい。ドット反転駆動では、水平方向（ゲート線６が延伸される方向）に隣接する画素回路８が反対の極性の駆動電圧で駆動され、更に、垂直方向（ソース線７が延伸される方向）に隣接する画素回路８が反対の極性の駆動電圧で駆動される。

反転駆動を行う場合、各水平同期期間において、正極性の駆動電圧で駆動される画素回路８の数と、負極性の駆動電圧で駆動される画素回路８の数とが、なるべく近くなるように（通常は同一であるように）、各画素回路８に供給される駆動電圧の極性が選択されることが好ましい。これは、液晶表示パネル１全体についてのソース線７の平均の電圧をなるべく共通レベルＶ_ＣＯＭ（本実施形態では、接地電位）に近づけるためである。

ただし、表示データの内容によっては、各水平同期期間におけるソース線７の平均の電圧が、接地電位から大きくずれてしまうことがある。図５は、カラム反転駆動が行われる場合に、各水平同期期間におけるソース線７の平均の電圧が接地電位から大きくずれる場合の一例を示している。図５の例では、最大階調値に対応する正極性の駆動電圧は０．２Ｖであり、最小階調値に対応する正極性の駆動電圧は５．２Ｖである。同様に、最大階調値に対応する負極性の駆動電圧は−０．２Ｖであり、最小階調値に対応する負極性の駆動電圧は−５．２Ｖである。図５において、第（ｎ−３）〜第ｎ水平ライン（図５では、「（ｎ−３）^ｔｈ Ｈライン」〜「ｎ^ｔｈ Ｈライン」と記載されている）は、最後の４水平同期期間において駆動される画素回路８の水平ラインである。

図５の動作では、表示期間全体に渡って、奇数番目のソース出力Ｓ＜６ｊ−５＞、Ｓ＜６ｊ−３＞、Ｓ＜６ｊ−１＞に接続されているソース線７は、最大階調値に対応する正極性の駆動電圧（０．２Ｖ）で駆動され、偶数番目のソース出力Ｓ＜６ｊ−４＞、Ｓ＜６ｊ−２＞、Ｓ＜６ｊ＞に接続されているソース線７は、最大階調値に対応する負極性の駆動電圧（−５．２Ｖ）で駆動される。このような動作によって表示される画像は、液晶表示パネル１の観察者には、緑の縦線とマゼンタの縦線とが交互に配置された画像として観察されるから、「Ｇ−Ｍ縦ストライプ画像」と呼ぶことにする。図５に図示されている動作の例では、全ての水平同期期間について、ソース線７に供給される駆動電圧の平均値は−２．５Ｖであり、接地電位から大きくずれていることが理解されよう。

発明者の検討によれば、表示期間の終了時点におけるソース線７の平均の電圧が接地電位から大きくずれている状態で、表示期間に続く遷移期間において各ソース線７を接地電位に設定すると、タッチ検出において検出電極として用いられる共通電極９に印加されるノイズが大きくなり、タッチ検出の精度を劣化させる。詳細には、遷移期間において各ソース線７を接地電位に設定すると、ソース線７との容量カップリングにより、アクティブ領域４に位置する導体（例えば、ゲート線６）の電位が変動する。アクティブ領域４に位置する導体の電位の変動は、共通電極９にノイズを発生させる。

一つの問題は、アクティブ領域４に位置する導体の電位の変動の時定数が大きいことである。図６Ａ、図６Ｂは、アクティブ領域４に位置する導体の２つのモデル＃１、＃２を図示している。モデル＃１は、アクティブ領域４に位置するゲート線６の電位変動のモデルを示しており、モデル＃２は、アクティブ領域４に位置する他の導体の電位変動のモデルを示している。図６Ａを参照して、モデル＃１においては、ゲート線６が、ソース線７と容量結合されると共に、ＧＩＰ回路５の出力抵抗を介して接地される。Ｒ＿ｇａｔｅは、ゲート線６の抵抗を示しており、Ｒ＿ｇａｔｅ ｄｒｉｖｅｒは、ＧＩＰ回路５の出力抵抗を示している。図６Ｂを参照して、モデル＃２においては、アクティブ領域４に位置する導体が、寄生容量によってソース線７と容量結合されると共に、寄生抵抗Ｒ＿ｐａｒａｓｉｔｉｃにより接地に接続される。

これらのモデルによれば、アクティブ領域４に位置する導体の電位変動の時定数は、相当に大きく、このため、表示期間が終了した後、相当な時間にわたって該導体の電位は変動し続ける。図７は、表示期間に続く遷移期間にソース線７が接地電位に設定される場合における、アクティブ領域４に位置する導体の電位の変動の例を示している。図７においては、表示期間の最後の水平同期期間において、正極性の駆動電圧で駆動される画素回路８に駆動電圧Ｖ２５５^＋（階調値２５５に対応する正極性の駆動電圧）が印加され、負極性の駆動電圧で駆動される画素回路８に駆動電圧Ｖ０⁻（階調値０に対応する負極性の駆動電圧）が印加される場合が図示されている。

一例としては、アクティブ領域４に位置する導体の抵抗が５００Ωであり、ソース線７とのカップリング容量は、５０ｎＦである。この場合、時定数は２５μｓである。これは、概ね７５μｓの間、アクティブ領域４に位置する導体の電位が変動し続けることを意味している。

アクティブ領域４に位置する導体の電位が変動すると、タッチ検出動作において検出電極として用いられる共通電極９にノイズが印加されるので、該導体の電位が大きく変動している間は、タッチ検出動作を行うことは困難である。これは、画像の表示の後、タッチ検出が開始可能になるまでの時間が長くなることを意味している。

なお、液晶表示パネル１の平均の電圧が接地電位から大きくずれる画像は、反転駆動の種類に依存している。ただし、どのような反転駆動が行われる場合でも、液晶表示パネル１の平均の電圧が接地電位から大きくずれる画像が存在するから、液晶表示パネル１の平均の電圧が、接地電位から大きくずれる問題は、カラム反転駆動に限定されるものではないことに留意されたい。

以下に述べられる実施形態では、アクティブ領域４に位置する導体の電位の変動を短時間で完了させ、画像の表示の後、タッチ検出が開始可能になるまでの時間を短縮するための技術が提示される。

（第１の実施形態）
図８は、第１の実施形態におけるタッチコントローラ内蔵表示ドライバ２の構成を示すブロック図である。なお、以下では、記載の簡略化のために、タッチコントローラ内蔵表示ドライバ２を、単に「表示ドライバ２」と記載する。

表示ドライバ２は、ソース出力回路部１１と、パネル制御インターフェース１２と、マルチプレクサ１３と、共通電極電源回路１４と、アナログフロントエンド１５と、タッチコントローラ１６とを備えている。

ソース出力回路部１１は、アプリケーションプロセッサ３から供給された表示データに応じて、ソース出力Ｓ＜１＞〜Ｓ＜ｍ＞に接続されたソース線７を駆動する。ソース出力回路部１１の構成及び動作は、後に詳細に説明する。

パネル制御インターフェース１２は、液晶表示パネル１のＧＩＰ回路５にゲート制御信号を供給する。

マルチプレクサ１３は、液晶表示パネル１の共通電極９に接続されており、共通電極９を共通電極電源回路１４又はアナログフロントエンド１５に接続する。詳細には、表示期間及び遷移期間においては、マルチプレクサ１３は、共通電極９を共通電極電源回路１４に接続し、タッチ検出期間においては、共通電極９をアナログフロントエンド１５に接続する。

共通電極電源回路１４は、共通電極９を所望の共通電位に維持する。本実施形態では、共通電位は、接地電位（表示ドライバ２の回路接地の電位）に設定される。表示期間及び遷移期間においては、共通電極電源回路１４が共通電極９に接続され、共通電極９が接地電位に維持される。

アナログフロントエンド１５及びタッチコントローラ１６は、共通電極９から得られた検出信号に基づいてタッチ検出を行うタッチ検出回路部を構成している。

アナログフロントエンド１５は、タッチ検出のためのアナログ処理を行う。具体的には、アナログフロントエンド１５は、タッチ検出期間において、各共通電極９から検出信号を取得し、該検出信号に対してアナログ−デジタル変換を行って容量検出データを生成する。容量検出データは、各共通電極９の静電容量に依存する値を有している。具体的には、自己容量方式によるタッチ検出が行われる場合、容量検出データは、各共通電極９の自己容量を示すデータとして生成され、相互容量方式によるタッチ検出が行われる場合、容量検出データは、各共通電極９と対応する駆動電極の間に形成される相互容量を示すデータとして生成される。相互容量方式によるタッチ検出が行われる場合、アナログフロントエンド１５は、駆動電極を駆動する駆動回路を備えていてもよい。

タッチコントローラ１６は、アナログフロントエンド１５から容量検出データを受け取り、受け取った容量検出データに対してタッチ検出のための演算を行い、該演算によって得られたタッチ検出結果（例えば、導電体が液晶表示パネル１に接触した位置）を示すタッチ検出データを生成する。生成されたタッチ検出データは、アプリケーションプロセッサ３に送信される。

続いて、ソース出力回路部１１の構成について説明する。ソース出力回路部１１は、ラインラッチ２１と、極性制御セレクタ回路２２と、ＤＡコンバータ回路２３と、出力アンプ回路２４と、出力マルチプレクサ回路２５とを備えている。

ラインラッチ２１は、表示データをラッチして保存する。ある水平ラインの画素回路８の駆動を行う水平同期期間においては、該水平ラインの画素回路８の階調値を記述する表示データがラインラッチ２１に保存される。ラインラッチ２１は、それに保存されている表示データを、極性制御セレクタ回路２２を介してＤＡコンバータ回路２３に供給する。

極性制御セレクタ回路２２は、極性信号ＰＯＬに応答して、ラインラッチ２１の出力とＤＡコンバータ回路２３の入力との間の接続関係を切り換える。ここで、極性信号ＰＯＬとは、各画素回路８に供給される駆動電圧の極性を指定する信号である。

ＤＡコンバータ回路２３は、ラインラッチ２１から受け取った表示データに対してデジタル−アナログ変換を行って各ソース線７に対応する階調電圧を生成する。

出力アンプ回路２４は、ＤＡコンバータ回路２３から各ソース線７に対応する階調電圧を受け取り、受け取った階調電圧に対応する駆動電圧を生成する。本実施形態では、出力アンプ回路２４は、受け取った階調電圧に対してインピーダンス変換を行い、受け取った階調電圧と同一の電圧レベルを有する駆動電圧を生成する。

出力マルチプレクサ回路２５は、極性信号ＰＯＬに応答して、出力アンプ回路２４の出力と、ソース出力Ｓ１〜Ｓｍの間の接続関係を切り換える。

図９は、ソース出力回路部１１のうち、２つのソース出力に対応する部分の構成を示す回路図である。図９においては、奇数番目のソース出力が、符号“Ｓ_ＯＤＤ”で示されており、偶数番目のソース出力が符号“Ｓ_ＥＶＥＮ”で示されている。極性制御セレクタ回路２２は、マルチプレクサ３１、３２を備えている。ＤＡコンバータ回路２３は、正側ＤＡコンバータ３３と負側ＤＡコンバータ３４とを備えている。出力アンプ回路２４は、正側アンプ３５と、負側アンプ３６と、接地ライン３７と、スイッチ３８とを備えている。出力マルチプレクサ回路２５は、スイッチ３９、４０を備えている。

ラインラッチ２１は、ソース出力Ｓ_ＯＤＤに接続されたソース線７に対応する表示データＤ_ＯＤＤと、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に対応する表示データＤ_ＥＶＥＮとを出力するように構成されている。

極性制御セレクタ回路２２は、マルチプレクサ３１、３２の動作により、表示データＤ_ＯＤＤ、Ｄ_ＥＶＥＮの一方を正側ＤＡコンバータ３３に供給し、他方を負側ＤＡコンバータ３４に供給する。

正側ＤＡコンバータ３３及び負側ＤＡコンバータ３４は、表示データＤ_ＯＤＤ、Ｄ_ＥＶＥＮに対応する階調電圧を生成する。詳細には、正側ＤＡコンバータ３３は、極性制御セレクタ回路２２から受け取った表示データ（表示データＤ_ＯＤＤ又はＤ_ＥＶＥＮ）に対してアナログ−デジタル変換を行って正極性の階調電圧を生成する。負側ＤＡコンバータ３４は、極性制御セレクタ回路２２から受け取った表示データ（表示データＤ_ＥＶＥＮ又はＤ_ＯＤＤ）に対してアナログ−デジタル変換を行って負極性の階調電圧を生成する。ここで、本明細書において、ソース線７に出力される駆動電圧と同様に、階調電圧の極性は、共通レベルＶ_ＣＯＭ（表示期間における共通電極９の電圧）を基準として定義される。「正極性」の階調電圧とは、共通レベルＶ_ＣＯＭよりも高い階調電圧を意味しており、「負極性」の階調電圧とは、共通レベルＶ_ＣＯＭよりも低い階調電圧を意味している。正側ＤＡコンバータ３３によって生成された正極性の階調電圧は、正側アンプ３５に供給され、負側ＤＡコンバータ３４によって生成された負極性の階調電圧は、負側アンプ３６に供給される。

正側アンプ３５は、正側ＤＡコンバータ３３から受け取った正極性の階調電圧に対応する駆動電圧を生成する。本実施形態では、正側アンプ３５がボルテッジフォロアとして構成されており、正側アンプ３５は、正側ＤＡコンバータ３３から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。即ち、正側アンプ３５から出力される駆動電圧は、正極性である。

同様に、負側アンプ３６は、負側ＤＡコンバータ３４から受け取った負極性の階調電圧に対応する駆動電圧を生成する。本実施形態では、負側アンプ３６もボルテッジフォロアとして構成されており、負側アンプ３６は、負側ＤＡコンバータ３４から受け取った階調電圧と同一の電圧レベルを有する駆動電圧を出力する。即ち、負側アンプ３６から出力される駆動電圧は、負極性である。

スイッチ３８は、正側アンプ３５の出力と接地ライン３７のうちの一方を正側出力ノードＮ_ＯＵＴＰに接続する。負側出力ノードＮ_ＯＵＴＮは、負側アンプ３６の出力に接続されている。

スイッチ３９は、正側出力ノードＮ_ＯＵＴＰと負側出力ノードＮ_ＯＵＴＮの一方をソース出力Ｓ_ＯＤＤに接続する。同様に、スイッチ４０は、正側出力ノードＮ_ＯＵＴＰと負側出力ノードＮ_ＯＵＴＮの一方をソース出力Ｓ_ＥＶＥＮに接続する。

続いて、第１の実施形態における表示ドライバ２の動作について説明する。

図１０は、第１の実施形態における表示ドライバ２の動作を示すタイミングチャートである。本実施形態では、表示ドライバ２が、遷移期間において、ソース線７を接地電位に設定する前に各ソース線７にダミーパルスを出力するダミーパルス出力動作を行う。各ソース線７に出力されるダミーパルスの極性は、表示期間の最後の水平同期期間に各ソース線７に出力される駆動電圧の極性と同一である。ここでいうダミーパルスの「極性」は、上述された駆動電圧及び階調電圧と同様に、共通レベルＶ_ＣＯＭ（表示期間における共通電極９の電圧）を基準として定義される。本実施形態では、共通レベルＶ_ＣＯＭが表示ドライバ２の回路接地と一致しているので、ダミーパルスの「極性」は、表示ドライバ２の回路接地を基準として定義した極性と一致している。

詳細には、最後の水平同期期間において正極性の駆動電圧が供給されたソース線７には、正極性のダミーパルス（即ち、共通レベルＶ_ＣＯＭよりも高い電圧レベルを有するダミーパルス）が出力され、最後の水平同期期間において負極性の駆動電圧が供給されたソース線７には、負極性のダミーパルス（即ち、共通レベルＶ_ＣＯＭよりも低い電圧レベルを有するダミーパルス）が出力される。

各ソース線７に出力されるダミーパルスの電圧レベルは、表示期間が終了した時点におけるソース線７の平均の電圧の偏りを打ち消すように決定される。詳細には、最後の水平同期期間において正極性の駆動電圧で駆動されたソース線７に出力されるダミーパルスの電圧レベルは、最後の水平同期期間において負極性の駆動電圧で駆動されたソース線７の表示データに応じて決定される。また、最後の水平同期期間において負極性の駆動電圧で駆動されたソース線７に出力されるダミーパルスの電圧レベルは、最後の水平同期期間において正極性の駆動電圧で駆動されたソース線７の表示データに応じて決定される。

各ソース線７にダミーパルスが出力された後、各ソース線７が、所定の電位、本実施形態では、接地電位ＧＮＤ（表示ドライバ２の回路接地の電位）に設定される。

遷移期間に続くタッチ検出期間において、タッチ検出が行われる。タッチ検出期間においては、アナログフロントエンド１５が、各共通電極９から検出信号を取得し、該検出信号に対してアナログ−デジタル変換を行って容量検出データを生成する。タッチコントローラ１６は、アナログフロントエンド１５から容量検出データを受け取り、受け取った容量検出データに対してタッチ検出のため演算を行い、該演算によって得られたタッチ検出結果（例えば、導電体が液晶表示パネル１に接触した位置）を示すタッチ検出データを生成する。生成されたタッチ検出データは、アプリケーションプロセッサ３に送信される。

図９に図示されているソース出力回路部１１の構成については、遷移期間において奇数番目のソース出力Ｓ_ＯＤＤから出力されるダミーパルスが、表示期間の最後の水平同期期間において偶数番目のソース出力Ｓ_ＥＶＥＮから出力される駆動電圧を指定する表示データに応じた電圧レベルを有するように生成され、偶数番目のソース出力Ｓ_ＯＤＤから出力されるダミーパルスが、表示期間の最後の水平同期期間において奇数番目のソース出力Ｓ_ＥＶＥＮから出力される駆動電圧を指定する表示データに応じた電圧レベルを有するように生成される。

図１１Ａ〜図１１Ｃは、表示期間及び遷移期間におけるソース出力回路部１１の動作を示す回路図である。

図１１Ａは、表示期間の最後の水平同期期間におけるソース出力回路部１１の動作を示している。最後の水平同期期間では、第ｎ水平ライン（ｎ^ｔｈ Ｈライン）の画素回路８が駆動される。以下では、第ｎ水平ラインの画素回路８のうち奇数番目のソース出力Ｓ_ＯＤＤに接続されている画素回路８が正極性の駆動電圧で駆動され、偶数番目のソース出力Ｓ_ＥＶＥＮに接続されている画素回路８が負極性の駆動電圧で駆動されるものとして説明する。

表示期間の最後の水平同期期間においては、出力マルチプレクサ回路２５のスイッチ３９、４０は、正側出力ノードＮ_ＯＵＴＰをソース出力Ｓ_ＯＤＤに接続し、負側出力ノードＮ_ＯＵＴＮをソース出力Ｓ_ＥＶＥＮに接続するように設定される。また、スイッチ３８は、正側アンプ３５の出力を正側出力ノードＮ_ＯＵＴＰに接続するように設定される。

ソース出力回路部１１の各回路は、以下のように動作する。ラインラッチ２１は、第ｎ水平ラインのソース出力Ｓ_ＯＤＤに接続されている画素回路８の駆動電圧を指定する表示データＤ_ＯＤＤ＜ｎ＞及びソース出力Ｓ_ＥＶＥＮに接続されている画素回路８の駆動電圧を指定する表示データＤ_ＥＶＥＮ＜ｎ＞を出力する。極性制御セレクタ回路２２は、表示データＤ_ＯＤＤ＜ｎ＞を正側ＤＡＣ３３に供給し、表示データＤ_ＥＶＥＮ＜ｎ＞を負側ＤＡＣ３４に供給する。正側ＤＡＣ３３は、表示データＤ_ＯＤＤ＜ｎ＞に対してデジタル−アナログ変換を行って正極性の階調電圧を生成し、負側ＤＡＣ３４は、表示データＤ_ＥＶＥＮ＜ｎ＞に対してデジタル−アナログ変換を行って負極性の階調電圧を生成する。正側アンプ３５は、正側ＤＡＣ３３から受け取った正極性の階調電圧に対応する正極性の駆動電圧を出力し、負側アンプ３６は、負側ＤＡＣ３４から受け取った負極性の階調電圧に対応する負極性の駆動電圧を出力する。正側アンプ３５から出力された正極性の駆動電圧は、ソース出力Ｓ_ＯＤＤに出力され、これにより、ソース出力Ｓ_ＯＤＤに接続された第ｎ水平ラインの画素回路８が正極性の駆動電圧で駆動される。また、負側アンプ３６から出力された負極性の駆動電圧は、ソース出力Ｓ_ＥＶＥＮに出力され、これにより、ソース出力Ｓ_ＥＶＥＮに接続された第ｎ水平ラインの画素回路８が負極性の駆動電圧で駆動される。

図１１Ｂは、最後の水平同期期間に続いて行われるダミーパルス出力動作におけるソース出力回路部１１の動作を示している。ダミーパルス出力動作においては、ラインラッチ２１は、引き続き、第ｎ水平ラインのソース出力Ｓ_ＯＤＤに接続されている画素回路８の駆動電圧を指定する表示データＤ_ＯＤＤ＜ｎ＞及びソース出力Ｓ_ＥＶＥＮに接続されている画素回路８の駆動電圧を指定する表示データＤ_ＥＶＥＮ＜ｎ＞を出力し続ける。

一方で、ダミーパルス出力動作では、極性制御セレクタ回路２２が、表示データＤ_ＥＶＥＮ＜ｎ＞を正側ＤＡＣ３３に供給し、表示データＤ_ＯＤＤ＜ｎ＞を負側ＤＡＣ３４に供給する。ここで、表示データＤ_ＥＶＥＮ＜ｎ＞は、最後の水平同期期間において負極性の駆動電圧で駆動される画素回路８に供給される駆動電圧を指定するものであり、表示データＤ_ＯＤＤ＜ｎ＞は、最後の水平同期期間において第ｎ水平ラインの正極性の駆動電圧で駆動される画素回路８に供給される駆動電圧を指定するものであることに留意されたい。

正側ＤＡＣ３３は、表示データＤ_ＥＶＥＮ＜ｎ＞に対してデジタル−アナログ変換を行って正極性の階調電圧を生成し、負側ＤＡＣ３４は、表示データＤ_ＯＤＤ＜ｎ＞に対してデジタル−アナログ変換を行って負極性の階調電圧を生成する。

正側アンプ３５は、正側ＤＡＣ３３から受け取った正極性の階調電圧に対応する正極性の駆動電圧を出力する。正側アンプ３５から出力された正極性の駆動電圧はソース出力Ｓ_ＯＤＤに出力され、これにより、ダミーパルス出力動作において、ソース出力Ｓ_ＯＤＤに接続されたソース線７が正極性のダミーパルスで駆動される。このような動作においては、ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給されるダミーパルスの電圧レベルが、表示データＤ_ＥＶＥＮ＜ｎ＞によって決定されることになる。

負側アンプ３６は、負側ＤＡＣ３４から受け取った負極性の階調電圧に対応する負極性の駆動電圧を出力する。負側アンプ３６から出力された負極性の駆動電圧は、ソース出力Ｓ_ＥＶＥＮに出力され、これにより、ダミーパルス出力動作において、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７が負極性のダミーパルスで駆動される。このような動作においては、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給されるダミーパルスの電圧レベルが、表示データＤ_ＯＤＤ＜ｎ＞によって決定されることになる。

図１１Ｃは、ダミーパルス出力動作に続いて行われる遷移動作におけるソース出力回路部１１の動作を示している。遷移動作では、スイッチ３８が、接地ライン３７を正側出力ノードＮ_ＯＵＴＰに接続するように設定される。また、出力マルチプレクサ回路２５のスイッチ３９、４０は、ソース出力Ｓ_ＯＤＤ及びソース出力Ｓ_ＥＶＥＮの両方を、正側出力ノードＮ_ＯＵＴＰに接続するように設定される。これにより、ソース出力Ｓ_ＯＤＤ及びソース出力Ｓ_ＥＶＥＮの両方に接続されたソース線７が、接地電位に設定される。

図１２は、表示期間及び遷移期間における各ソース線７の電圧、及び、ソース線７の平均電圧の変化の一例を示している。図１２の例においても、カラム反転駆動が行われる。図１２の例では、最大階調値に対応する正極性の駆動電圧は０．２Ｖであり、最小階調値に対応する正極性の駆動電圧は５．２Ｖである。同様に、最大階調値に対応する負極性の駆動電圧は−０．２Ｖであり、最小階調値に対応する負極性の駆動電圧は−５．２Ｖである。図１２において、第（ｎ−３）〜第ｎ水平ライン（図１２では、「（ｎ−３）^ｔｈ Ｈライン」〜「ｎ^ｔｈ Ｈライン」と記載されている）は、最後の４水平同期期間において駆動される画素回路８の水平ラインである。

図１２に図示されている動作では、表示期間全体にわたって、奇数番目のソース出力Ｓ＜６ｊ−５＞、Ｓ＜６ｊ−３＞、Ｓ＜６ｊ−１＞に接続されているソース線７は、最大階調値に対応する正極性の駆動電圧（０．２Ｖ）で駆動され、偶数番目のソース出力Ｓ＜６ｊ−４＞、Ｓ＜６ｊ−２＞、Ｓ＜６ｊ＞に接続されているソース線７は、最大階調値に対応する負極性の駆動電圧（−５．２Ｖ）で駆動される。このような動作では、上述された「Ｇ−Ｍ縦ストライプ画像」が表示されることになる。図１２に図示されている動作の例では、全ての水平同期期間において、ソース線７に供給される駆動電圧の平均値は−２．５Ｖであり、表示期間が終了する時点におけるソース線７の平均の電圧は、接地電位から大きくずれていることが理解されよう。

ここで、図１２に図示されている動作では、表示期間の後に行われるダミーパルス出力動作において、奇数番目のソース出力Ｓ＜６ｊ−５＞、Ｓ＜６ｊ−３＞、Ｓ＜６ｊ−１＞に接続されているソース線７が、最後の水平同期期間において偶数番目のソース出力Ｓ＜６ｊ−４＞、Ｓ＜６ｊ−２＞、Ｓ＜６ｊ＞に出力される駆動電圧を指定する表示データ、即ち、最小階調値を指定する表示データに応じたダミーパルスで駆動される。一方で、偶数番目のソース出力Ｓ＜６ｊ−４＞、Ｓ＜６ｊ−２＞、Ｓ＜６ｊ＞に接続されているソース線７が、最後の水平同期期間において奇数番目のソース出力Ｓ＜６ｊ−５＞、Ｓ＜６ｊ−３＞、Ｓ＜６ｊ−１＞に出力される駆動電圧を指定する表示データ、即ち、最大階調値を指定する表示データに応じたダミーパルスで駆動される。

上述されている動作によれば、ダミーパルスが各ソース線７に出力されることによって、表示期間の終了時点におけるソース線７の平均の電圧のずれが打ち消され、アクティブ領域４に位置する導体の電位が、遷移期間においてソース線７が接地電位に設定されたときに最終的に移行する電位に早く近づく。よって、本実施形態の動作によれば、アクティブ領域４に位置する導体の電位の変動を短時間で完了させ、画像の表示の後、タッチ検出が開始可能になるまでの時間を短縮することができる。

（第２の実施形態）
図１３は、第２の実施形態における表示ドライバ２Ａの構成を示すブロック図である。第２の実施形態の表示ドライバ２Ａは、第１の実施形態の表示ドライバ２と類似した構成を有している。ただし、第２の実施形態の表示ドライバ２Ａは、ダミー表示データ生成回路４１と、セレクタ４２と、レジスタ４３とを備えている。なお、図１３においては、図面の見易さの観点から、パネル制御インターフェース１２と、マルチプレクサ１３と、共通電極電源回路１４と、アナログフロントエンド１５と、タッチコントローラ１６は図示されていない。

ダミー表示データ生成回路４１は、ダミーパルス出力動作において各ソース線７に出力されるダミーパルスの電圧レベルを指定する階調値を記述するダミー表示データを生成する。セレクタ４２は、表示期間においては、液晶表示パネル１に表示すべき画像に対応する表示データをソース出力回路部１１のラインラッチ２１に供給すると共に、ダミー出力動作を行う場合にダミー表示データをラインラッチ２１に供給する。レジスタ４３は、ダミー表示データ生成回路４１を制御するレジスタ値を保持している。

本実施形態では、ダミー表示データ生成回路４１は、Ｎラインメモリ４４と演算回路４５とを備えている。Ｎラインメモリ４４は、Ｎ水平ラインの画素回路８に対応する表示データを格納する容量を有している（Ｎは、２以上の整数）。演算回路４５は、Ｎラインメモリ４４に格納されている表示データに対して演算を行ってダミー表示データを生成する。ダミー表示データは、ダミーパルス出力動作が行われる直前にラインラッチ２１に送られ、ダミーパルス出力動作においては、ダミー表示データに記述された階調値によって指定された電圧レベルを有するダミーパルスが各ソース線７に供給される。

本実施形態では、表示期間の最後のＭ個の水平同期期間における表示データに基づいてダミー表示データが生成される（Ｍは、１以上Ｎ以下の整数）。Ｍは、レジスタ４３のレジスタ値によって指定される。図１４は、レジスタ４３に保存されているレジスタ値と、ダミー表示データの生成において参照される表示データとの関係を示す表である。一実施形態では、レジスタ４３に保存されているレジスタ値がｋである場合、ダミー表示データは、最後の（ｋ＋１）水平同期期間における表示データに基づいてダミー表示データが生成される。

表示期間の最後の複数の水平同期期間における表示データに基づいてダミー表示データを生成すること（即ち、Ｍが２以上であること）は、より適正な電圧レベルを有するダミーパルスを生成するために有効である。発明者の検討によれば、遷移期間においてソース線７が接地電位に設定されたときにおけるアクティブ領域４に位置する導体の電位の変動は、最後の水平同期期間においてソース線７に供給された駆動電圧のみならず、その前の水平同期期間においてソース線７に供給された駆動電圧にも依存する。本実施形態の構成によれば、表示期間の最後の複数の水平同期期間における表示データに基づいてダミー表示データが生成可能なので、より適正な電圧レベルを有するダミーパルスを各ソース線７に供給することができる。

なお、Ｍが１である場合には、表示期間の最後の水平同期期間における表示データに基づいてダミー表示データが生成される。この場合は、第１の実施形態におけるダミーパルス出力動作と同様にしてダミーパルスが生成される。

図１５Ａ〜図１５Ｃは、本実施形態におけるソース出力回路部１１の動作を示す回路図である。

図１５Ａは、表示期間の最後の水平同期期間におけるソース出力回路部１１の動作を示している。最後の水平同期期間では、第ｎ水平ライン（ｎ^ｔｈ Ｈライン）の画素回路８が駆動される。第１の実施形態と同様に、以下では、第ｎ水平ラインの画素回路８のうち奇数番目のソース出力Ｓ_ＯＤＤに接続されている画素回路８が正極性の駆動電圧で駆動され、偶数番目のソース出力Ｓ_ＥＶＥＮに接続されている画素回路８が負極性の駆動電圧で駆動されるものとして説明する。

第２の実施形態におけるソース出力回路部１１の表示期間の最後の水平同期期間における動作は、第１の実施形態と同様である。最後の水平同期期間においては、出力マルチプレクサ回路２５のスイッチ３９、４０は、正側出力ノードＮ_ＯＵＴＰをソース出力Ｓ_ＯＤＤに接続し、負側出力ノードＮ_ＯＵＴＮをソース出力Ｓ_ＥＶＥＮに接続するように設定される。また、スイッチ３８は、正側アンプ３５の出力を正側出力ノードＮ_ＯＵＴＰに接続するように設定される。

ソース出力回路部１１の各回路は、以下のように動作する。ラインラッチ２１は、第ｎ水平ラインのソース出力Ｓ_ＯＤＤに接続されている画素回路８の駆動電圧を指定する表示データＤ_ＯＤＤ＜ｎ＞及びソース出力Ｓ_ＥＶＥＮに接続されている画素回路８の駆動電圧を指定する表示データＤ_ＥＶＥＮ＜ｎ＞を出力する。極性制御セレクタ回路２２は、表示データＤ_ＯＤＤ＜ｎ＞を正側ＤＡＣ３３に供給し、表示データＤ_ＥＶＥＮ＜ｎ＞を負側ＤＡＣ３４に供給する。正側ＤＡＣ３３は、表示データＤ_ＯＤＤ＜ｎ＞に対してデジタル−アナログ変換を行って正極性の階調電圧を生成し、負側ＤＡＣ３４は、表示データＤ_ＥＶＥＮ＜ｎ＞に対してデジタル−アナログ変換を行って負極性の階調電圧を生成する。正側アンプ３５は、正側ＤＡＣ３３から受け取った正極性の階調電圧に対応する正極性の駆動電圧を出力し、負側アンプ３６は、負側ＤＡＣ３４から受け取った負極性の階調電圧に対応する負極性の駆動電圧を出力する。正側アンプ３５から出力された正極性の駆動電圧は、ソース出力Ｓ_ＯＤＤに出力され、これにより、ソース出力Ｓ_ＯＤＤに接続された第ｎ水平ラインの画素回路８が正極性の駆動電圧で駆動される。また、負側アンプ３６から出力された負極性の駆動電圧は、ソース出力Ｓ_ＥＶＥＮに出力され、これにより、ソース出力Ｓ_ＥＶＥＮに接続された第ｎ水平ラインの画素回路８が負極性の駆動電圧で駆動される。

図１５Ｂは、最後の水平同期期間に続いて行われるダミーパルス出力動作におけるソース出力回路部１１の動作を示している。ダミーパルス出力動作が開始される直前に、ダミー表示データ生成回路４１は、ダミー表示データをラインラッチ２１に供給し、ダミーパルス出力動作においては、ラインラッチ２１は、供給されたダミー表示データを出力する。ソース出力Ｓ_ＯＤＤ、Ｓ_ＥＶＥＮに対応するダミー表示データは、図１５Ｂにおいて、ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ、}Ｄ_{ＮＥＧＡ＿ＡＶＥ}として示されている。

極性制御セレクタ回路２２は、ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}を正側ＤＡＣ３３に供給し、ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}を負側ＤＡＣ３４に供給する。正側ＤＡＣ３３は、ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}に対してデジタル−アナログ変換を行って正極性の階調電圧を生成し、負側ＤＡＣ３４は、ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}に対してデジタル−アナログ変換を行って負極性の階調電圧を生成する。

正側アンプ３５は、正側ＤＡＣ３３から受け取った正極性の階調電圧に対応する正極性の駆動電圧を出力する。正側アンプ３５から出力された正極性の駆動電圧はソース出力Ｓ_ＯＤＤに出力され、これにより、ダミーパルス出力動作において、ソース出力Ｓ_ＯＤＤに接続されたソース線７が正極性のダミーパルスで駆動される。負側アンプ３６は、負側ＤＡＣ３４から受け取った負極性の階調電圧に対応する負極性の駆動電圧を出力する。負側アンプ３６から出力された負極性の駆動電圧は、ソース出力Ｓ_ＥＶＥＮに出力され、これにより、ダミーパルス出力動作において、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７が負極性のダミーパルスで駆動される。

上述の動作では、ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給されるダミーパルスの電圧レベルが、ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}によって設定され、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給されるダミーパルスの電圧レベルが、ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}によって設定される。ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}、Ｄ_{ＮＥＧＡ＿ＡＶＥ}は、以下のようにして算出される。なお、以下の説明においては、最後の水平同期期間において、ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される駆動電圧の極性が正極性であり、最後の水平同期期間においてソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧の極性（即ち、ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給されるダミーパルスの極性）が、負極性であるとして説明を行う。この場合、ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給されるダミーパルスは正極性であり、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給されるダミーパルスは負極性である。

ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される正極性のダミーパルスの電圧レベルを指定するダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}は、最後のＭ個の水平同期期間において、最後のＭ個の水平同期期間においてソース出力Ｓ_ＯＤＤ、Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データのうち、負極性の駆動電圧に対応する表示データに基づいて生成される。同様に、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される負極性のダミーパルスの電圧レベルを指定するダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}は、最後のＭ個の水平同期期間において、最後のＭ個の水平同期期間においてソース出力Ｓ_ＯＤＤ、Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データのうち、正極性の駆動電圧に対応する表示データに基づいて生成される。

例えば、カラム反転駆動が行われる場合には、最後のＭ個の水平同期期間のいずれにおいても、ソース出力Ｓ_ＯＤＤに接続されたソース線７には正極性の駆動電圧が供給され、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７には負極性の駆動電圧が供給される。

このような場合、ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される正極性のダミーパルスの電圧レベルを指定するダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データに基づいて算出される。最も簡単には、ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データの平均値として算出してもよい。

一方、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される負極性のダミーパルスの電圧レベルを指定するダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される駆動電圧を指定する表示データに基づいて算出される。最も簡単には、ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される駆動電圧を指定する表示データの平均値として算出してもよい。

ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}、Ｄ_{ＮＥＧＡ＿ＡＶＥ}の算出においては、各表示データに対応する水平同期期間に基づく重み付けを行ってもよい。例えば、カラム反転駆動が行われ、ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}が、最後のＭ個の水平同期期間においてソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データから算出される場合を考える。ここで、最後のＭ個の水平同期期間において、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データを、それぞれ、Ｄ_ＥＶＥＮ＜ｎ−（Ｍ−１）＞〜Ｄ_ＥＶＥＮ＜ｎ＞とすると、ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}は、下記式（１ａ）に従って算出してもよい。

ここで、ｗ_ｋは、重み付け係数である。

なお、重み付け係数ｗ_ｋが、ｎ−Ｍ−１以上、ｎ以下のｋについていずれも１であれば、ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データの平均値として算出されることになる。

ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}についても、同様に、最後のＭ個の水平同期期間において、ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される駆動電圧を指定する表示データを、それぞれ、Ｄ_ＯＤＤ＜ｎ−（Ｍ−１）＞〜Ｄ_ＯＤＤ＜ｎ＞とすると、ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}は、下記式（１ｂ）に従って算出してもよい。

この場合も、重み付け係数ｗ_ｋが、ｎ−Ｍ−１以上、ｎ以下のｋについていずれも１であれば、ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される駆動電圧を指定する表示データの平均値として算出されることになる。

ダミーパルス出力動作の後、各ソース線７を接地電位に設定する遷移動作が行われる。図１５Ｃは、遷移動作におけるソース出力回路部１１の動作を示している。遷移動作では、スイッチ３８が、接地ライン３７を正側出力ノードＮ_ＯＵＴＰに接続するように設定される。また、出力マルチプレクサ回路２５のスイッチ３９、４０は、ソース出力Ｓ_ＯＤＤ及びソース出力Ｓ_ＥＶＥＮの両方を、正側出力ノードＮ_ＯＵＴＰに接続するように設定される。これにより、ソース出力Ｓ_ＯＤＤ及びソース出力Ｓ_ＥＶＥＮの両方に接続されたソース線７が、接地電位に設定される。

本実施形態のダミーパルス出力動作は、表示期間が終了するタイミングよりも前における表示データの変化により発生するノイズに対応できるという利点がある。図１６Ａは、液晶表示パネル１に表示される画像の全体でＧ−Ｍ縦ストライプ画像が表示される場合に発生するノイズを図示するタイミングチャートであり、図１６Ｂは、最後の所定数の水平同期期間（具体的には、５水平同期期間）において単色の画像が表示され、それ以外の部分においてＧ−Ｍ縦ストライプ画像が表示される場合に発生するノイズを図示するタイミングチャートである。

上述されているように、第１の実施形態のダミーパルス出力動作は、表示期間の最後の水平同期期間の表示データに基づいてダミーパルスの電圧レベルを決定するので、図１６Ａに図示されているような、全画面で表示データが変更されない場合に有効である。しかしながら、最後の水平同期期間よりも前の水平同期期間において表示データが変更されると、有効なダミーパルスが生成されないことがある。

一方、第２の実施形態のダミーパルス出力動作によれば、図１６Ｂに図示されているように、遷移期間が開始されるよりも前のタイミングで表示データが変更されることで発生したノイズに対して有効なダミーパルスを発生することができる。

（第３の実施形態）
図１７は、第３の実施形態における表示ドライバ２Ｂの構成を示すブロック図である。第３の実施形態の表示ドライバ２Ｂは、第２の実施形態の表示ドライバ２Ａと類似した構成を有している。ただし、第３の実施形態の表示ドライバ２Ｂは、第２の実施形態の表示ドライバ２Ａのダミー表示データ生成回路４１とは異なる構成のダミー表示データ生成回路５１を備えている。なお、図１７においては、図面の見易さの観点から、表示ドライバ２Ｂが備えているパネル制御インターフェース１２と、マルチプレクサ１３と、共通電極電源回路１４と、アナログフロントエンド１５と、タッチコントローラ１６は図示されていない。

第３の実施形態のダミー表示データ生成回路５１は、ダミー表示データの算出において用いられるラインメモリの容量を低減するように構成されている。図１３に図示されているように、第２の実施形態のダミー表示データ生成回路４１は、Ｎ個の水平ラインに対応する表示データを格納可能に構成されたＮラインメモリ４４を備えている（Ｎは、２以上の整数）。しかしながら、このような構成では、大容量のＮラインメモリ４４が必要であり、回路規模が増大してしまう。第３の実施形態のダミー表示データ生成回路５１は、小さな規模のラインメモリしか用いずにダミー表示データの算出ができるように構成されている。

より具体的には、第３の実施形態では、ダミー表示データ生成回路５１が、演算回路５２と、ラインメモリ５３と、ラインカウンタ５４とを備えている。

演算回路５２は、各水平同期期間に受け取った表示データとラインメモリ５３に格納された表示データとに対して必要な演算を行って演算後表示データを生成し、生成した演算後表示データをラインメモリ５３に供給するように構成されている。この演算において、演算回路５２は、ラインカウンタ５４のカウンタ値から、各水平同期期間に送られてきた表示データをダミー表示データの生成において参照すべきか否かを判断する。なお、演算回路５２において行われる演算の詳細については後述する。

ラインメモリ５３は、ダミー表示データの生成のワークエリアとして用いられる。ラインメモリ５３は、演算回路５２から受け取った演算後表示データを格納するように構成されている。本実施形態では、ラインメモリ５３は、１水平ラインの表示データに対応する容量しか有していない。

ラインカウンタ５４は、水平同期期間をカウントしてカウント値を出力する。ラインカウンタ５４のカウント値は、現在の水平同期期間が何番目の水平同期期間かを示している。

第３の実施形態においても、表示期間の最後のＭ個の水平同期期間における表示データに基づいてダミー表示データが生成される（Ｍは、１以上の整数）。Ｍは、レジスタ４３のレジスタ値によって指定される。一実施形態では、レジスタ４３に保存されているレジスタ値がｋである場合、ダミー表示データは、最後の（ｋ＋１）水平同期期間における表示データに基づいてダミー表示データが生成される（図１４参照）。

ただし、本実施形態では、演算回路５２における演算により、各水平同期期間において、ラインメモリ５３に単一の水平ラインに対応する容量の表示データしか保持しなくてもダミー表示データが生成可能である。以下、本実施形態におけるダミー表示データ生成回路５１の動作について説明する。

ラインメモリ５３は、初期的には（即ち、各垂直同期期間が開始されると）、リセットされる。即ち、各ソース線７について、階調値が０である表示データが、初期的にラインメモリ５３に格納される。

各水平同期期間において、表示データは、ラインラッチ２１に供給されると共に、演算回路５２にも供給される。

ラインカウンタ５４のカウント値とレジスタ４３に格納されているレジスタ値から、現在の水平同期期間が、ダミー表示データの生成において参照すべき表示データに対応する水平同期期間であると判断すると、演算回路５２は、現在の水平同期期間に受け取った表示データに対して所定の演算を行い、その演算によって得られる表示データと、ラインメモリ５３に格納されている表示データとを加算して演算後表示データを生成する。

詳細には、演算回路５２は、ラインカウンタ５４のカウント値とレジスタ４３に格納されているレジスタ値から、現在の水平同期期間が、ダミー表示データの生成において参照すべき表示データに対応する最初の水平同期期間であると判断すると、演算回路５２は、現在の水平同期期間に受け取った表示データに対して所定の演算を行って得られる表示データと、ラインメモリ５３に格納されている表示データとを加算して演算後表示データを生成する。生成された演算後表示データは、ラインメモリ５３に格納される。ダミー表示データの生成において参照すべき表示データに対応する最初の水平同期期間においては、ラインメモリ５３には階調値が０である表示データが格納されているから、結果として、ラインメモリ５３には、受け取った表示データに対して所定の演算を行って得られる表示データが演算後表示データとして格納されることになる。

次の水平同期期間においても、演算回路５２は、該次の水平同期期間に受け取った表示データに対して所定の演算を行って得られる表示データと、ラインメモリ５３に格納されている表示データとを加算して演算後表示データを生成し、生成した演算後表示データをラインメモリ５３に格納する。以上の動作が、最後の水平同期期間まで繰り返して行われる。最後の水平同期期間が終了した時点でラインメモリ５３に格納されている表示データが、ダミーパルス出力動作において用いられるダミー表示データとして、ラインラッチ２１に送られる。

例えば、図９のような構成のソース出力回路部１１について、カラム反転駆動が行われ、最後のＭ個の水平同期期間のいずれにおいても、ソース出力Ｓ_ＯＤＤに接続されたソース線７には正極性の駆動電圧が供給され、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７には負極性の駆動電圧が供給される場合について考える。このような場合、ソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される正極性のダミーパルスの電圧レベルを指定するダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データに基づいて算出される。

最も簡単には、ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される駆動電圧を指定する表示データの平均値として算出してもよい。この場合、最後のＭ個の水平同期期間のそれぞれにおいて、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７について、現在の水平同期期間に受け取った表示データをＭで除算して得られる表示データとラインメモリ５３に格納されている表示データとを加算することで演算後表示データが生成され、その演算後表示データがラインメモリ５３に格納される。ソース出力Ｓ_ＥＶＥＮに接続されたソース線７について、最後の水平同期期間が完了した時点でラインメモリ５３に格納されている表示データが、ソース出力Ｓ_ＯＤＤに接続されたソース線７に出力すべきダミーパルスの電圧レベルを指定するダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}である。このダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}が、ラインラッチ２１に送られ、ソース出力Ｓ_ＯＤＤに接続されたソース線７に出力すべきダミーパルスの生成に用いられる。

ダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}の算出において、水平同期期間に基づく重み付けを行ってもよい。最後のＭ個の水平同期期間のそれぞれにおいて、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７について、受け取った第ｋ水平ラインの表示データにｗ_ｋ・Ｍを乗じて得られる表示データとラインメモリ５３に格納されている表示データとを加算することで演算後表示データを生成し、生成した演算後表示データをラインメモリ５３に格納することで、水平同期期間に基づく重み付けを行うことができる。ここで、ｋは、ｎ−Ｍ−１以上、ｎ以下の値であり、ｗ_ｋは、重み付け係数である。このような演算により、上記の式（１ａ）で与えられるダミー表示データＤ_{ＮＥＧＡ＿ＡＶＥ}を算出可能であることは、当業者には理解されよう。

ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に供給される負極性のダミーパルスの電圧レベルを指定するダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}についても同様である。ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される駆動電圧を指定する表示データに基づいて算出される。

最も簡単には、ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}は、最後のＭ個の水平同期期間においてソース出力Ｓ_ＯＤＤに接続されたソース線７に供給される駆動電圧を指定する表示データの平均値として算出してもよい。この場合、最後のＭ個の水平同期期間のそれぞれにおいて、ソース出力Ｓ_ＯＤＤに接続されたソース線７について、現在の水平同期期間に受け取った表示データをＭで除算して得られる表示データとラインメモリ５３に格納されている表示データとを加算することで演算後表示データが生成され、その演算後表示データがラインメモリ５３に格納される。ソース出力Ｓ_ＥＶＥＮに接続されたソース線７について、最後の水平同期期間が完了した時点でラインメモリ５３に格納されている表示データが、ソース出力Ｓ_ＯＤＤに接続されたソース線７に出力すべきダミーパルスの電圧レベルを指定するダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}である。このダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}が、ラインラッチ２１に送られ、ソース出力Ｓ_ＥＶＥＮに接続されたソース線７に出力すべきダミーパルスの生成に用いられる。

ダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}の算出においても、水平同期期間に基づく重み付けを行ってもよい。最後のＭ個の水平同期期間のそれぞれにおいて、ソース出力Ｓ_ＯＤＤに接続されたソース線７について、受け取った第ｋ水平ラインの表示データにｗ_ｋ・Ｍを乗じて得られる表示データとラインメモリ５３に格納されている表示データとを加算することで演算後表示データを生成し、生成した演算後表示データをラインメモリ５３に格納することで、水平同期期間に基づく重み付けを行うことができる。ここで、ｋは、ｎ−Ｍ−１以上、ｎ以下の値であり、ｗ_ｋは、重み付け係数である。このような演算により、上記の式（１ｂ）で与えられるダミー表示データＤ_{ＰＯＳＩ＿ＡＶＥ}を算出可能であることは、当業者には理解されよう。

ダミーパルス出力動作の後、各ソース線７を接地電位に設定する遷移動作が行われる。図１５Ｃは、遷移動作におけるソース出力回路部１１の動作を示している。遷移動作では、スイッチ３８が、接地ライン３７を正側出力ノードＮ_ＯＵＴＰに接続するように設定される。また、出力マルチプレクサ回路２５のスイッチ３９、４０は、ソース出力Ｓ_ＯＤＤ及びソース出力Ｓ_ＥＶＥＮの両方を、正側出力ノードＮ_ＯＵＴＰに接続するように設定される。これにより、ソース出力Ｓ_ＯＤＤ及びソース出力Ｓ_ＥＶＥＮの両方に接続されたソース線７が、接地電位に設定される。

第３の実施形態の表示ドライバ２Ｂは、ラインメモリの容量を低減させながら、第２の実施形態と同様に、遷移期間が開始されるよりも前のタイミングで表示データが変更されることで発生したノイズに対して有効なダミーパルスを発生することができる。

（第４の実施形態）
図１８は、第４の実施形態における表示ドライバ２Ｃの構成を示すブロック図である。第４の実施形態の表示ドライバ２Ｃは、第２の実施形態の表示ドライバ２Ａ及び第３の実施形態の表示ドライバ２Ｂと類似した構成を有している。ただし、第３の実施形態の表示ドライバ２Ｃは、第２及び第３の実施形態の表示ドライバ２Ａ、２Ｂのダミー表示データ生成回路４１、５１とは異なる構成のダミー表示データ生成回路６１を備えている。なお、図１８においては、図面の見易さの観点から、表示ドライバ２Ｂが備えているパネル制御インターフェース１２と、マルチプレクサ１３と、共通電極電源回路１４と、アナログフロントエンド１５と、タッチコントローラ１６は図示されていない。

第４の実施形態のダミー表示データ生成回路６１は、ダミー表示データの算出において用いられるメモリの容量を更に低減するように構成されている。具体的には、第４の実施形態では、ダミー表示データ生成回路６１が、演算回路６２と、ラインカウンタ６３とを備えている。演算回路６２は、最後のＭ個の水平同期期間の表示データに基づいてダミー表示データを生成する。上述のように、Ｍは、レジスタ４３に格納されているレジスタ値によって指定される。ラインカウンタ６３は、水平同期期間をカウントしてカウント値を出力する。ラインカウンタ６３のカウント値は、現在の水平同期期間が何番目の水平同期期間かを示している。演算回路６２は、ダミー表示データの生成において、ラインカウンタ６３のカウント値を参照する。

図１９Ａは、本実施形態において演算回路６２がダミー表示データの算出に用いる表示データのフォーマットを示している。本実施形態では、演算回路６２は、４画素を単位として演算処理を行う。以下では、演算処理の単位として用いられる４画素をブロックと呼び、各ブロックに対応する表示データをブロックデータと呼ぶ。各水平ラインの画素１０の数が１０８０である場合（即ち、各水平ラインの画素回路８の数が３２４０である場合）、各水平ラインの表示データは、２７０のブロックデータで構成されることになる。図１９Ａには、最後の８個の水平同期期間の表示データに基づいてダミー表示データを生成する場合、即ち、Ｍ＝８である場合が図示されている。この場合、第（ｎ−７）水平ライン（図１９Ａでは、（ｎ−７）^ｔｈ Ｈライン）〜第ｎ水平ライン（図１９Ａでは、ｎ^ｔｈ Ｈライン）の表示データが、ダミー表示データの生成に用いられることになる。

図１９Ｂは、ブロックデータのフォーマットを概念的に示す図である。本実施形態では、各画素１０が３つの画素回路８を含んでいるから、ブロックデータは、１２個の画素回路８の階調値を記述しているデータである。各画素回路８の階調値が８ビットで記述される場合には、各ブロックに対応するブロックデータは、９６ビットデータである。各ブロックの４つの画素１０のうちの２つ（図１９Ｂでは、画素＃１、＃３）は、赤（Ｒ）、青（Ｂ）を表示する画素回路８が正極性の駆動電圧で駆動され、緑（Ｇ）を表示する画素回路８が、負極性の駆動電圧で駆動される。他の２つ（図１９Ｂでは、画素＃２、＃４）は、赤（Ｒ）、青（Ｂ）を表示する画素回路８が負極性の駆動電圧で駆動され、緑（Ｇ）を表示する画素回路８が、正極性の駆動電圧で駆動される。よって、１２個の画素回路８のうちの６つの表示データは、正極性の駆動電圧を指定するものであり、残りの６つの表示データは負極性の駆動電圧を指定するものである。

本実施形態では、各ソース線７に供給されるダミーパルスのうち、正極性のダミーパルスの電圧レベルが互いに同一であり、負極性のダミーパルスの電圧レベルが互いに同一である。液晶表示パネル１においては、ゲート線６は、全てのソース線７に交差しており、容量カップリングによって電気的に結合されているから、全てのソース線７の電位の変動が、各ゲート線６の電位の変動に影響する。このような場合、各ソース線７に供給されるダミーパルスのうち、正極性のダミーパルスの電圧レベルが互いに同一であり、負極性のダミーパルスの電圧レベルが互いに同一であっても、ノイズの影響を有効に低減できる。

そして、正極性のダミーパルスの電圧レベルを指定するダミー表示データは、最後のＭ個の水平同期期間の表示データのうち、負極性の駆動電圧に対応する表示データに基づいて生成される。また、負極性のダミーパルスの電圧レベルを指定するダミー表示データは、最後のＭ個の水平同期期間の表示データのうち、正極性の駆動電圧に対応する表示データに基づいて生成される。これにより、適正な電圧レベルを有するダミーパルスを生成することができる。

以下では、本実施形態における演算回路６２の構成と動作について詳細に説明する。

図２０は、本実施形態における演算回路６２の構成を示すブロック図である。演算回路６２は、正側重み付け平均データ算出回路７０と、負側重み付け平均データ算出回路８０とを備えている。

本実施形態では、正側重み付け平均データ算出回路７０は、最後のＭ個の水平同期期間の表示データのうち、正極性の駆動電圧に対応する表示データの重み付け平均を、正側重み付け平均データＰｏｓｉ＿ａｖｅとして算出する。重み付け平均の算出において表示データに乗じられる重み付け係数は、該表示データが対応する水平同期期間（水平ライン）に依存して、即ち、該表示データがどの水平同期期間（即ち、どの水平ライン）の表示データであるかに応じて決定される。なお、全ての表示データの重み付け係数を１に設定することで、正側重み付け平均データＰｏｓｉ＿ａｖｅを、正極性の駆動電圧に対応する表示データの平均として算出することも可能である。後述されるように、正側重み付け平均データＰｏｓｉ＿ａｖｅは、負極性のダミーパルスの電圧レベルを示すダミー表示データとして用いられる。

同様に、負側重み付け平均データ算出回路８０は、最後のＭ個の水平同期期間の表示データのうち、負極性の駆動電圧に対応する表示データの重み付け平均を、負側重み付け平均データＮｅｇａ＿ａｖｅとして算出する。重み付け平均の算出において表示データに乗じられる重み付け係数は、該表示データが対応する水平同期期間（水平ライン）に依存して、即ち、該表示データがどの水平同期期間（即ち、どの水平ライン）の表示データであるかに依存して決定される。なお、全ての表示データの重み付け係数を１に設定することで、負側重み付け平均データを、負極性の駆動電圧に対応する表示データの平均として算出することも可能である。後述されるように、負側重み付け平均データＮｅｇａ＿ａｖｅは、正極性のダミーパルスの電圧レベルを示すダミー表示データとして用いられる。

正側重み付け平均データ算出回路７０は、加算器７１と、除算器７２と、加算器７３と、除算器７４と、重み付け演算器７５と、加算器７６と、除算器７７とを備えている。同様に、負側重み付け平均データ算出回路８０は、加算器８１と、除算器８２と、加算器８３と、除算器８４と、重み付け演算器８５と、加算器８６と、除算器８７とを備えている。

演算回路６２は、下記のような動作を行う。演算回路６２は、ラインカウンタ６３のカウント値から、最後のＭ個の水平同期期間のうちの最先の水平同期期間になったことを認識すると、ダミー表示データの算出を開始する。以後、演算回路６２には、Ｍ個の水平同期期間のブロックデータが順次に入力される。ここで、図２０には、Ｍが８であるとして演算回路６２の動作が図示されており、以下では、Ｍが８であるとして説明を行う。この場合、各水平ラインのブロックデータの数は２７０であり、８つの水平ラインのブロックデータが演算回路６２に供給されるから、２７０×８のブロックデータが順次に演算回路６２に入力されることになる。

図２１は、正側重み付け平均データ算出回路７０の加算器７１及び除算器７２、並びに、負側重み付け平均データ算出回路８０の加算器８１及び除算器８２の動作を概念的に示す図である。各ブロックデータのうち、正極性の駆動電圧に対応する表示データは、正側重み付け平均データ算出回路７０の加算器７１に供給され、負極性の駆動電圧に対応する表示データは、負側重み付け平均データ算出回路８０の加算器８１に供給される。

正側重み付け平均データ算出回路７０の加算器７１は、各ブロックデータについて、該ブロックデータのうちの正極性の駆動電圧に対応する表示データの和を算出する。除算器７２は、各ブロックデータについて算出された和を６で割ることにより、正側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）を得る。正側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）は、該ブロックデータのうちの正極性の駆動電圧に対応する表示データの平均を示している。

同様に、負側重み付け平均データ算出回路８０の加算器８１は、各ブロックデータについて、該ブロックデータのうちの正極性の駆動電圧に対応する表示データの和を算出する。除算器８２は、各ブロックデータについて算出された和を６で割ることにより、各ブロックデータについて負側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｎ）を得る。負側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｎ）は、該ブロックデータのうちの負極性の駆動電圧に対応する表示データの平均を示している。

図２０に戻り、正側重み付け平均データ算出回路７０の加算器７３は、各ブロックデータについて算出された正側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）を順次に受け取り、各水平ラインについての正側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）の和を算出する。本実施形態では、各水平ラインの表示データは、２７０のブロックのブロックデータで構成されるから、加算器７３は、２７０のブロックの正側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）の和を算出することになる。除算器７４は、加算器７３から出力される和を２７０で割ることにより、各水平ラインの正側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）の平均を示す正側水平ライン平均データを算出する。

同様に、負側重み付け平均データ算出回路８０の加算器８３は、各ブロックデータについて算出された正側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）を順次に受け取り、各水平ラインについての正側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）の和を算出する。除算器８４は、加算器８３から出力される和を２７０で割ることにより、各水平ラインの負側ブロック平均データＢｌｏｃｋ＿ａｖｅ（Ｐ）の平均を示す負側水平ライン平均データを算出する。

正側重み付け平均データ算出回路７０の重み付け演算器７５は、各水平ラインについて、正側水平ライン平均データに重み付け係数を乗じた積を算出する。重み付け係数は、対応する水平ラインに依存して決められる。図２０には、重み付け係数の例が図示されている。図２０の例では、第（ｎ−７）水平ラインに対応する正側水平ライン平均データには、重み付け係数０．４が乗じられ、第（ｎ−６）水平ラインに対応する正側水平ライン平均データには、重み付け係数０．６が乗じられる。他の水平ラインについても同様である。

同様に、負側重み付け平均データ算出回路８０の重み付け演算器８５は、各水平ラインについて、負側水平ライン平均データに重み付け係数を乗じた積を算出する。重み付け係数は、対応する水平ラインに依存して決められる。図２０には、重み付け係数の例が図示されている。図２０の例では、第（ｎ−７）水平ラインに対応する負側水平ライン平均データには、重み付け係数０．４が乗じられ、第（ｎ−６）水平ラインに対応する負側水平ライン平均データには、重み付け係数０．６が乗じられる。他の水平ラインについても同様である。

正側重み付け平均データ算出回路７０の加算器７６は、第（ｎ−７）〜第ｎ水平ラインについて算出された正側水平ライン平均データに重み付け係数を乗じた積の和を算出する。除算器７７は、加算器７６によって算出された和を８で割ることにより、正側重み付け平均データＰｏｓｉ＿ａｖｅを算出する。

同様に、負側重み付け平均データ算出回路８０の加算器８６は、第（ｎ−７）〜第ｎ水平ラインについて算出された負側水平ライン平均データに重み付け係数を乗じた積の和を算出する。除算器８７は、加算器８６によって算出された和を８で割ることにより、負側重み付け平均データＮｅｇａ＿ａｖｅを算出する。

算出された正側重み付け平均データＰｏｓｉ＿ａｖｅ及び負側重み付け平均データＮｅｇａ＿ａｖｅは、ラインラッチ２１に送られて、ダミーパルスの電圧レベルを示すダミー表示データとして用いられる。ここで、正側重み付け平均データＰｏｓｉ＿ａｖｅは、負極性のダミーパルスの電圧レベルを示すダミー表示データとして用いられ、負側重み付け平均データＮｅｇａ＿ａｖｅは、正極性のダミーパルスの電圧レベルを示すダミー表示データとして用いられる。

図２２は、正側重み付け平均データＰｏｓｉ＿ａｖｅ及び負側重み付け平均データＮｅｇａ＿ａｖｅに応答して、各ソース線７にダミーパルスを出力するダミーパルス出力動作を示している。本実施形態では、全てのソース線７に供給されるダミーパルスのうち、正極性のダミーパルスの電圧レベルは、いずれも、負側重み付け平均データＮｅｇａ＿ａｖｅによって指定される。即ち、負側重み付け平均データＮｅｇａ＿ａｖｅは、正極性のダミーパルスの電圧レベルを指定するダミー表示データとして用いられる。また、負極性のダミーパルスの電圧レベルは、いずれも、正側重み付け平均データＰｏｓｉ＿ａｖｅによって指定される。即ち、正側重み付け平均データＰｏｓｉ＿ａｖｅは、負極性のダミーパルスの電圧レベルを指定するダミー表示データとして用いられる。

このような動作によってダミー表示データ（即ち、正側重み付け平均データＰｏｓｉ＿ａｖｅ及び負側重み付け平均データＮｅｇａ＿ａｖｅ）を生成することにより、本実施形態の表示ドライバ２Ｃのダミー表示データ生成回路６１は、大きな容量のメモリ（例えば、ラインメモリ）を用いずにダミー表示データを生成することができる。

以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されない。本発明が種々の変更と共に実施され得ることは、当業者には理解されよう。

１００ ：表示装置
１ ：液晶表示パネル
２、２Ａ、２Ｂ、２Ｃ：タッチコントローラ内蔵表示ドライバ
３ ：アプリケーションプロセッサ
４ ：アクティブ領域
５ ：ＧＩＰ回路
６ ：ゲート線
７ ：ソース線
８ ：画素回路
９ ：共通電極
１０ ：画素
１１ ：ソース出力回路部
１２ ：パネル制御インターフェース
１３ ：マルチプレクサ
１４ ：共通電極電源回路
１５ ：アナログフロントエンド
１６ ：タッチコントローラ
２１ ：ラインラッチ
２２ ：極性制御セレクタ回路
２３ ：ＤＡコンバータ回路
２４ ：出力アンプ回路
２５ ：出力マルチプレクサ回路
３１ ：マルチプレクサ
３２ ：マルチプレクサ
３３ ：正側ＤＡコンバータ
３４ ：負側ＤＡコンバータ
３５ ：正側アンプ
３６ ：負側アンプ
３７ ：接地ライン
３８、３９、４０：スイッチ
４１ ：ダミー表示データ生成回路
４２ ：セレクタ
４３ ：レジスタ
４４ ：Ｎラインメモリ
４５ ：演算回路
５１ ：ダミー表示データ生成回路
５２ ：演算回路
５３ ：ラインメモリ
５４ ：ラインカウンタ
６１ ：ダミー表示データ生成回路
６２ ：演算回路
６３ ：ラインカウンタ
７０ ：正側重み付け平均データ算出回路
７１ ：加算器
７２ ：除算器
７３ ：加算器
７４ ：除算器
７５ ：重み付け演算器
７６ ：加算器
７７ ：除算器
８０ ：負側重み付け平均データ算出回路
８１ ：加算器
８２ ：除算器
８３ ：加算器
８４ ：除算器
８５ ：重み付け演算器
８６ ：加算器
８７ ：除算器

Claims (15)

1. 複数のソース線と複数の共通電極とを備える液晶表示パネルを備える表示装置において前記液晶表示パネルを駆動する半導体装置であって、
   ソース線を駆動するソース出力回路部と、
   前記複数の共通電極から受け取ったタッチ検出信号に基づいて前記液晶表示パネルへの物体の接触を検知するタッチ検出を行うように構成されたタッチ検出回路部
   とを具備し、
   前記表示装置の各垂直同期期間は、
   表示データに対応する駆動電圧を前記ソース線に供給して前記ソース線を駆動する表示期間と、
   前記表示期間の後に設けられた遷移期間と、
   前記遷移期間の後に設けられ、前記タッチ検出信号を取得して前記タッチ検出を行うタッチ検出期間
   とを含み、
   前記ソース出力回路部は、前記遷移期間において、前記ソース線のそれぞれにダミーパルスを出力するダミーパルス出力動作を行い、前記ダミーパルス出力動作を行った後、前記ソース線を所定電位に設定するように構成され、
   前記表示期間の最後の水平同期期間において、前記複数のソース線のうちの第１ソース線を第１表示データに応答して第１極性の駆動電圧で駆動し、前記複数のソース線のうちの第２ソース線を第２表示データに応答して前記第１極性と異なる第２極性の駆動電圧で駆動した場合、前記ソース出力回路部は、前記ダミーパルス出力動作において、前記第２表示データに依存する電圧レベルを有する前記第１極性の第１ダミーパルスを前記第１ソース線に出力すると共に、前記第１表示データに依存する電圧レベルを有する前記第２極性の第２ダミーパルスを前記第２ソース線に出力するように構成された
   半導体装置。
2. 請求項１に記載の半導体装置であって、
   更に、前記ソース線のそれぞれに出力される前記ダミーパルスの電圧レベルを指定するダミー表示データを生成するダミー表示データ生成回路部を備えており、
   前記ソース出力回路部は、前記遷移期間において、前記ダミー表示データに応答して前記ソース線のそれぞれに前記ダミーパルスを出力するように構成され、
   前記ダミー表示データは、
   前記遷移期間において前記第１ソース線に出力される前記第１ダミーパルスの電圧レベルを指定する第１ダミー表示データと、
   前記遷移期間において前記第２ソース線に出力される前記第２ダミーパルスの電圧レベルを指定する第２ダミー表示データ
   とを含み、
   前記ダミー表示データ生成回路部は、前記第１ダミー表示データを、前記表示期間の最後のＭ個の水平同期期間（Ｍは２以上の整数）において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうち、前記第２極性の駆動電圧に対応する表示データに依存して生成し、前記第２ダミー表示データを、前記Ｍ個の水平同期期間において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうちの前記第１極性の駆動電圧に対応する表示データに依存して生成するように構成された
   半導体装置。
3. 請求項１に記載の半導体装置であって、
   更に、
   前記ソース線のそれぞれに出力される前記ダミーパルスの電圧レベルを指定するダミー表示データを生成するダミー表示データ生成回路部と、
   レジスタ値を保持するレジスタ
   とを具備し、
   前記ソース出力回路部は、前記遷移期間において、前記ダミー表示データに応答して前記ソース線のそれぞれに前記ダミーパルスを出力するように構成され、
   前記ダミー表示データは、
   前記遷移期間において前記第１ソース線に出力される前記第１ダミーパルスの電圧レベルを指定する第１ダミー表示データと、
   前記遷移期間において前記第２ソース線に出力される前記第２ダミーパルスの電圧レベルを指定する第２ダミー表示データ
   とを含み、
   前記ダミー表示データ生成回路部は、前記第１ダミー表示データを、前記表示期間の最後のＭ個の水平同期期間（Ｍは１以上の整数）において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうち、前記第２極性の駆動電圧に対応する表示データに依存して生成し、前記第２ダミー表示データを、前記Ｍ個の水平同期期間において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうちの前記第１極性の駆動電圧に対応する表示データに依存して生成するように構成され、
   前記Ｍが、前記レジスタ値によって指定される
   半導体装置。
4. 請求項２に記載の半導体装置であって、
   前記ダミー表示データ生成回路部は、前記第１ダミー表示データを、前記Ｍ個の水平同期期間において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する前記表示データのうちの前記第２極性の駆動電圧に対応する表示データの第１重み付け平均として算出し、前記第２ダミー表示データを、前記Ｍ個の水平同期期間において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうちの前記第１極性の駆動電圧に対応する前記表示データの第２重み付け平均として算出し、
   前記第１重み付け平均及び前記第２重み付け平均の算出において前記表示データに与えられる重み付け係数が、前記表示データが対応する水平同期期間に依存して決定されている
   半導体装置。
5. 請求項２又は３に記載の半導体装置であって、
   前記ダミー表示データ生成回路部は、
   前記表示期間における水平同期期間をカウントするカウンタと、
   １水平ラインの表示データを格納可能な容量を有するラインメモリと、
   演算回路
   とを備え、
   前記演算回路は、前記カウンタから受け取ったカウンタ値に応じて、各水平同期期間に前記演算回路に供給される表示データと前記ラインメモリに格納されている前記表示データとを演算して演算後表示データを算出し、前記演算後表示データで前記ラインメモリに格納されている前記表示データを更新するように構成され、
   前記遷移期間においては、前記ラインメモリに格納されている前記表示データが、前記ダミー表示データとして前記ソース出力回路部に供給される
   半導体装置。
6. 請求項１に記載の半導体装置であって、
   更に、前記第１ダミーパルスの電圧レベルを指定する第１ダミー表示データと前記第２ダミーパルスの電圧レベルを指定する第２ダミー表示データとを生成するダミー表示データ生成回路部を備えており、
   前記ダミー表示データ生成回路部は、表示期間の最後のＮ個の水平同期期間（Ｎは１以上の整数）において前記複数のソース線の駆動電圧を指定する表示データのうち前記第２極性の駆動電圧に対応する表示データに依存して前記第１ダミー表示データを生成し、前記Ｎ個の水平同期期間において前記複数のソース線の駆動電圧を指定する表示データのうち前記第１極性の駆動電圧に対応する表示データに依存して第２ダミー表示データを生成するように構成された
   半導体装置。
7. 請求項６に記載の半導体装置であって、
   前記ダミー表示データ生成回路部は、前記第１ダミー表示データを、前記Ｍ個の水平同期期間において前記複数のソース線の駆動電圧を指定する前記表示データのうちの前記第２極性の駆動電圧に対応する表示データの第１重み付け平均として算出し、前記第２ダミー表示データを、前記Ｍ個の水平同期期間において前記複数のソース線の駆動電圧を指定する前記表示データのうちの前記第１極性の駆動電圧に対応する前記表示データの第２重み付け平均として算出し、
   前記第１重み付け平均及び前記第２重み付け平均の算出において前記表示データに与えられる重み付け係数が、前記表示データが対応する水平同期期間に依存して決定されている
   半導体装置。
8. 複数のソース線と複数の共通電極とを備える液晶表示パネルと、
   ソース線を駆動するソース出力回路部と、
   前記複数の共通電極から受け取ったタッチ検出信号に基づいて前記液晶表示パネルへの物体の接触を検知するタッチ検出を行うように構成されたタッチ検出回路部
   とを具備する表示装置であって、
   前記表示装置の各垂直同期期間は、
   表示データに対応する駆動電圧を前記ソース線に供給して前記ソース線を駆動する表示期間と、
   前記表示期間の後に設けられた遷移期間と、
   前記遷移期間の後に設けられ、前記タッチ検出信号を取得して前記タッチ検出を行うタッチ検出期間
   とを含み、
   前記ソース出力回路部は、前記遷移期間において、前記ソース線のそれぞれにダミーパルスを出力するダミーパルス出力動作を行い、前記ダミーパルス出力動作を行った後、前記ソース線を所定電位に設定するように構成され、
   前記表示期間の最後の水平同期期間において、前記複数のソース線のうちの第１ソース線を第１表示データに応答して第１極性の駆動電圧で駆動し、前記複数のソース線のうちの第２ソース線を第２表示データに応答して前記第１極性と異なる第２極性の駆動電圧で駆動した場合、前記ソース出力回路部は、前記ダミーパルス出力動作において、前記第２表示データに依存する電圧レベルを有する前記第１極性の第１ダミーパルスで前記第１ソース線を駆動すると共に、前記第１表示データに依存する電圧レベルを有する前記第２極性の第２ダミーパルスで前記第２ソース線を駆動するように構成された
   表示装置。
9. 請求項８に記載の表示装置であって、
   更に、前記ソース線のそれぞれに出力される前記ダミーパルスの電圧レベルを指定するダミー表示データを生成するダミー表示データ生成回路部を備えており、
   前記ソース出力回路部は、前記遷移期間において、前記ダミー表示データに応答して前記ソース線のそれぞれに前記ダミーパルスを出力するように構成され、
   前記ダミー表示データは、
   前記遷移期間において前記第１ソース線に出力される前記第１ダミーパルスの電圧レベルを指定する第１ダミー表示データと、
   前記遷移期間において前記第２ソース線に出力される前記第２ダミーパルスの電圧レベルを指定する第１ダミー表示データ
   とを含み、
   前記ダミー表示データ生成回路部は、前記第１ダミー表示データを、前記表示期間の最後のＭ個の水平同期期間（Ｍは２以上の整数）において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうち、前記第２極性の駆動電圧に対応する表示データに依存して生成し、前記Ｍ個の水平同期期間において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうちの前記第１極性の駆動電圧に対応する表示データに依存して第２ダミー表示データを生成するように構成された
   表示装置。
10. 請求項８に記載の表示装置であって、
    更に、
    前記ソース線のそれぞれに出力される前記ダミーパルスの電圧レベルを指定するダミー表示データを生成するダミー表示データ生成回路部と、
    レジスタ値を保持するレジスタ
    とを具備し、
    前記ソース出力回路部は、前記遷移期間において、前記ダミー表示データに応答して前記ソース線のそれぞれに前記ダミーパルスを出力するように構成され、
    前記ダミー表示データは、
    前記遷移期間において前記第１ソース線に出力される前記第１ダミーパルスの電圧レベルを指定する第１ダミー表示データと、
    前記遷移期間において前記第２ソース線に出力される前記第２ダミーパルスの電圧レベルを指定する第２ダミー表示データ
    とを含み、
    前記ダミー表示データ生成回路部は、前記第１ダミー表示データを、前記表示期間の最後のＭ個の水平同期期間（Ｍは１以上の整数）において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうち、前記第２極性の駆動電圧に対応する表示データに依存して生成し、前記Ｍ個の水平同期期間において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうちの前記第１極性の駆動電圧に対応する表示データに依存して第２ダミー表示データを生成するように構成され、
    前記Ｍが、前記レジスタ値によって指定される
    表示装置。
11. 請求項９に記載の表示装置であって、
    前記ダミー表示データ生成回路部は、前記第１ダミー表示データを、前記Ｍ個の水平同期期間において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する前記表示データのうちの前記第２極性の駆動電圧に対応する表示データの第１重み付け平均として算出し、前記第２ダミー表示データを、前記Ｍ個の水平同期期間において前記第１ソース線及び前記第２ソース線の駆動電圧を指定する表示データのうちの前記第１極性の駆動電圧に対応する前記表示データの第２重み付け平均として算出し、
    前記第１重み付け平均及び前記第２重み付け平均の算出において前記表示データに与えられる重み付け係数が、前記表示データが対応する水平同期期間に依存して決定されている
    表示装置。
12. 請求項９又は１０に記載の表示装置であって、
    前記ダミー表示データ生成回路部は、
    前記表示期間における水平同期期間をカウントするカウンタと、
    １水平ラインの表示データを格納可能な容量を有するラインメモリと、
    演算回路
    とを備え、
    前記演算回路は、前記カウンタから受け取ったカウンタ値に応じて、各水平同期期間に前記演算回路に供給される表示データと前記ラインメモリに格納されている前記表示データとを演算して演算後表示データを算出し、前記演算後表示データで前記ラインメモリに格納されている前記表示データを更新するように構成され、
    前記遷移期間においては、前記ラインメモリに格納されている前記表示データが、前記ダミー表示データとして前記ソース出力回路部に供給される
    表示装置。
13. 請求項８に記載の表示装置であって、
    更に、前記第１ダミーパルスの電圧レベルを指定する第１ダミー表示データと前記第２ダミーパルスの電圧レベルを指定する第２ダミー表示データとを生成するダミー表示データ生成回路部を備えており、
    前記ダミー表示データ生成回路部は、表示期間の最後のＮ個の水平同期期間（Ｎは１以上の整数）において前記複数のソース線の駆動電圧を指定する表示データのうち前記第２極性の駆動電圧に対応する表示データに依存して前記第１ダミー表示データを生成し、前記Ｎ個の水平同期期間において前記複数のソース線の駆動電圧を指定する表示データのうち前記第１極性の駆動電圧に対応する表示データに依存して第２ダミー表示データを生成するように構成された
    表示装置。
14. 請求項１３に記載の表示装置であって、
    前記ダミー表示データ生成回路部は、前記第１ダミー表示データを、前記Ｍ個の水平同期期間において前記複数のソース線の駆動電圧を指定する前記表示データのうちの前記第２極性の駆動電圧に対応する表示データの第１重み付け平均として算出し、前記第２ダミー表示データを、前記Ｍ個の水平同期期間において前記複数のソース線の駆動電圧を指定する前記表示データのうちの前記第１極性の駆動電圧に対応する前記表示データの第２重み付け平均として算出し、
    前記第１重み付け平均及び前記第２重み付け平均の算出において前記表示データに与えられる重み付け係数が、前記表示データが対応する水平同期期間に依存して決定されている
    半導体装置。
15. 複数のソース線と複数の共通電極とを備える液晶表示パネルを備える表示装置の動作方法であって、
    前記表示装置の各垂直同期期間の表示期間において、表示データに対応する駆動電圧を前記ソース線に供給して前記ソース線を駆動するステップと、
    各垂直同期期間の前記表示期間の後の遷移期間において、前記ソース線のそれぞれにダミーパルスを出力するダミーパルス出力動作を行うステップと、
    前記遷移期間において、前記ダミーパルス出力動作を行った後、前記ソース線を所定電位に設定するステップと、
    前記遷移期間の後のタッチ検出期間において、前記複数の共通電極からタッチ検出信号を取得し、前記タッチ検出信号に基づいて前記液晶表示パネルへの物体の接触を検知するタッチ検出を行うステップ
    とを含み、
    前記ダミーパルス出力動作を行うステップは、前記表示期間の最後の水平同期期間において、前記複数のソース線のうちの第１ソース線が第１表示データに応答して第１極性の駆動電圧で駆動され、前記複数のソース線のうちの第２ソース線が第２表示データに応答して前記第１極性と異なる第２極性の駆動電圧で駆動された場合、前記ダミーパルス出力動作において、前記第２表示データに依存する電圧レベルを有する前記第１極性の第１ダミーパルスを前記第１ソース線に出力すると共に、前記第１表示データに依存する電圧レベルを有する前記第２極性の第２ダミーパルスを前記第２ソース線に出力するステップを含む
    表示装置の動作方法。
    

Images