[go: up one dir, main page]

JP2018037564A - 高周波半導体用パッケージおよび高周波半導体装置 - Google Patents

高周波半導体用パッケージおよび高周波半導体装置 Download PDF

Info

Publication number
JP2018037564A
JP2018037564A JP2016170549A JP2016170549A JP2018037564A JP 2018037564 A JP2018037564 A JP 2018037564A JP 2016170549 A JP2016170549 A JP 2016170549A JP 2016170549 A JP2016170549 A JP 2016170549A JP 2018037564 A JP2018037564 A JP 2018037564A
Authority
JP
Japan
Prior art keywords
copper base
frequency semiconductor
terminal portion
buffer plate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016170549A
Other languages
English (en)
Inventor
一考 高木
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2016170549A priority Critical patent/JP2018037564A/ja
Publication of JP2018037564A publication Critical patent/JP2018037564A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】回路基板の割れが抑制可能な高周波半導体用パッケージ、および放熱性が高められた高周波半導体装置を提供する。【解決手段】高周波半導体用パッケージは、銅ベースと、枠体と、端子部と、ロウ材と、緩衝板と、金属粒子層と、を有する。前記枠体は、上面と下面とを有しかつ金属からなる。前記枠体は、前記下面の側から開口され前記上面までは到達しない開口部を有する。前記端子部は、セラミック部材と導電部とを含む。前記ロウ材は、前記開口部の内壁と前記端子部との間、前記端子部の下面と前記銅ベースの上面との間、および枠体の前記下面と前記銅ベースの前記上面の外周部との間、を接合する。前記緩衝板は、前記銅ベースの線膨張率よりも小さい線膨張率を有しかつ金属からなる。前記金属粒子層は、前記銅ベースの前記上面のうち前記外周部の内側領域と前記緩衝板とを接合する。【選択図】図4

Description

本発明の実施形態は、高周波半導体用パッケージおよび高周波半導体装置に関する。
レーダ装置やマイクロ波通信機器には、放熱性が良好な高周波半導体装置が用いられる。
端子部はセラミック部材と導電部とからなり、枠体との接合時に過剰な応力が端子部にかからないように枠体はセラミックと線膨張率が近いFeNiCo材などを用いる。高周波半導体増幅素子を銅ベースのパッケージに搭載すると、放熱性が良好な高周波半導体装置とすることができる。
しかしながら、高周波整合回路を含む入出力回路を搭載したセラミック基板を銅ベースに直接接合すると、線膨張率の違いによりパッケージに反りを生じる。パッケージや基板が大きくなり、かつ反り量が大きいとセラミック基板に割れを生じることがある。割れを回避するためにセラミック基板と銅ベースの間に、銅ベースの線熱膨張率よりも小さい線熱膨張率を有しかつ金属からなる緩衝板を挟む。
特開2010−27953号公報
セラミック基板と銅ベースの間に緩衝板を挟むことでセラミック基板の割れは回避できるが、FeNiCoなどの枠体と銅ベースには線膨張率差があるとともに、FeNiCoの枠体は剛性が高いために、銅ベースには引っ張り応力が残留している。この結果、反り量の温度依存性は複雑な挙動を示す。とくに緩衝板の接合温度とセラミック基板の接合温度が同じ場合、セラミック基板の接合時に緩衝板と銅ベースの接合材が再溶融し、緩衝板と銅ベースとが一度剥離すると、割れが生じやすくなる。セラミック基板の接合時に緩衝板と銅ベースの接合材が再溶融しないためには、緩衝板と銅ベースの接合に、セラミック基板と緩衝板の接合材よりも融点が高い接合材を用いればよい。しかしながら、緩衝板と銅ベースの接合温度を高くすると銅ベースの反りが大きくなり、パッケージと外部の筐体との間に隙間を生じ放熱性が損なわれる。本発明は、セラミック基板の割れが抑制可能であり、かつ反り量が小さい高周波半導体用パッケージ、および放熱性が高められた高周波半導体装置を提供する。
実施形態の高周波半導体用パッケージは、銅ベースと、枠体と、端子部と、ロウ材と、緩衝板と、金属粒子層と、を有する。前記枠体は、上面と下面とを有しかつ金属からなる。前記枠体は、前記下面の側から開口され前記上面までは到達しない開口部を有する。前記端子部は、セラミック部材と導電部とを含む。前記ロウ材は、前記開口部の内壁と前記端子部との間、前記端子部の下面と前記銅ベースの上面との間、および枠体の前記下面と前記銅ベースの前記上面の外周部との間、を接合する。前記緩衝板は、前記銅ベースの線膨張率よりも小さい線膨張率を有しかつ金属からなる。前記金属粒子層は、前記銅ベースの前記上面のうち前記外周部の内側領域と前記緩衝板とを接合する。
図1(a)は第1の実施形態にかかる高周波半導体用パッケージの製造プロセスを説明する模式斜視図、図1(b)は枠体の模式側面図、図1(c)は端子部の模式斜視図、図1(d)はA−A線に沿った模式断面図、である。 図2(a)は銅ベースの上面に金属ナノ粒子ペーストを塗布したのちの模式斜視図、図2(b)は第1の実施形態にかかる高周波半導体用パッケージの模式斜視図、である。 図3(a)〜(c)は、実施形態にかかる高周波半導体装置の組み立てプロセスを説明する模式図であり、図3(a)は緩衝板の上に入出力回路を接合した模式斜視図、図3(b)は高周波半導体増幅素子と入出力回路との間、および入出力端子と入出力回路とをワイヤボンディングした模式斜視図、図3(c)は蓋部と枠体と接合するプロセスを説明する模式斜視図、である。 C−C線に沿った部分模式断面図である。 パッケージの変形例の模式断面図である。 図6(a)は第1の実施形態の高周波半導体用パッケージの模式斜視図、図6(b)はB−B線に沿った反り量を説明する模式断面図、である。 図7(a)は入出力回路および高周波半導体増幅素子をAuSn半田材で接合中の模式斜視図、図7(b)はB−B線に沿った反り量を説明する模式断面図、である。 図8(a)は入出力回路および高周波半導体増幅素子をAuSn半田材で接合したのちの模式斜視図、図8(b)はB−B線に沿った反り量を説明する模式断面図、である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
図1(a)は第1の実施形態にかかる高周波半導体用パッケージの製造プロセスを説明する模式斜視図、図1(b)は枠体の模式側面図、図1(c)は端子部の模式斜視図、図1(d)はA−A線に沿った模式断面図、である。
図1(a)〜(d)に表すように、高周波半導体用パッケージは、枠体20と、銅ベース30と、端子部40と、ロウ材34と、を少なくとも有する。
図1(b)に表すように、枠体20は、下面20aと上面20bとを有しかつ金属からなる。枠体20は、開口部20cを有する。開口部20cは、下面20aの側から開口されるが上面20bまでは到達しない。
図1(c)に表すように、端子部40は、セラミック部材42と、セラミック部材42に設けられた導電部44と、を含む。導電部44には、パッケージの外側に向かって突出するリード45が接合可能である。
図1(d)に表すようにロウ材34は、開口部20cの内壁20dと端子部40a、40bとの間、端子部40a、40bの下面40cと銅ベース30の上面との間、および枠体20の下面20aと銅ベース30の上面の外周部OPとの間、を接合する。
ロウ材34としては、銀ロウなどを用いることができる。たとえば、Ag(50%)、Cu(15.5%)、Zn(16.5%、Cd(18%)の成分とすると、ロウ付け温度を635〜760℃などとすることができる。また、Ag(72%)、Cu(28%)などの成分とすると、ロウ付け温度は780〜900℃などの共晶合金とすることができる。
銅ベース30の中央部には、凸部30aが設けられてもよい。図1(a)に表すように、凸部30aは、銅ベース30の上面の内側領域の中央部に、第1の直線32に沿って延在して設けられる。
図2(a)は銅ベースの上面に金属ナノ粒子ペーストを塗布したのちの模式斜視図、図2(b)は第1の実施形態にかかる高周波半導体用パッケージの模式斜視図、である。
端子部40は、入力端子部40aと、第1の直線32に関して入力端子部40aとは反対の位置に配置された出力端子部40bと、を含むことができる。
図2(a)に表すように、液状の金属ナノ粒子ペースト50は、銅ベース30の内部領域のうち、入力端子部40aと凸部30aとの間、および凸部30aと出力端子部40bとの間に、ディスペンサで走査するか、インクジェットを用いるなどにより塗布される。
金属ナノ粒子ペースト50は、銀(Ag)、金(Au)、白金(Pt)、パラジウム(Pd)などの金属ナノ粒子と、エステルアルコールなどの有機溶剤とを所望の比率で混合して調整される。金属ナノ粒子の粒径は、数nm〜1μmなどとされる。金属ナノ粒子の割合は、たとえば、85〜93重量%などとされる。また、有機溶媒の割合は、5〜15重量%などとされる。
塗布された液状の金属ナノ粒子ペースト50は、たとえば120℃で加熱されると、有機溶媒が揮発して厚さが減少するが、金属ナノ粒子間の反応は生じない。
図2(b)に表すように、緩衝板60(第1緩衝板60a、および第2緩衝板60bを含む)を金属ナノ粒子ペースト50の上に載置し、たとえば、180〜250℃で加熱(必要に応じてさらに加圧)すると、金属ナノ粒子間で反応が進み互いに焼結され、一回り大きな粒径がつながった状態の金属粒子層となる。このようにして生じた金属粒子層は、その金属の融点近傍まで溶融しない。このため、半導体の接合時や蓋部の接合時にAuSnなどの高い温度に晒しても、金属粒子層が再溶融することがなく、緩衝板と同ベース間の接合を保つことができる。このあと、洗浄を行い有機溶媒の残渣を除去する。このため、封止されたパッケージ内部の高周波半導体増幅素子の表面などが有機物により汚染することが抑制され、信頼性を高めることができる。また、高周波半導体増幅素子のマウントやワイヤボンディングなどの組み立てプロセスの作業性を高めることができる。
緩衝板60の線膨張率は、Alなどのセラミック板の線膨張率に近い。このため、線膨張率の大きい銅ベース30と線膨張率が小さいセラミック板とを直接接合すると、降温過程で生じる応力により脆性破壊を生じセラミック板が割れる。第1の実施形態では、緩衝板60は、モリブデン(Mo)またはタングステン(W)などとすることができる。
緩衝板60の厚さは、0.15〜0.3mmなどとすることができる。薄すぎると、熱膨張に対する緩衝効果が不十分となり銅ベース30の反り量を十分には抑制できない。第1の実施形態にかかる高周波半導体装置では、緩衝板60により降温時のパッケージの反り量が抑制される。
図3(a)〜(c)は、第1の実施形態にかかる高周波半導体装置の組み立てプロセスを説明する模式斜視図である。すなわち、図3(a)は緩衝板の上に入出力回路を接合したのちの模式斜視図、図3(b)は高周波半導体増幅素子と入出力回路との間、および入出力端子と入出力回路とをワイヤボンディングしたのちの模式斜視図、図3(c)は蓋部と枠体と接合するプロセスを説明する模式斜視図、である。
また、図4は、C−C線に沿った部分模式断面図である。
第1の実施形態にかかる高周波半導体装置は、高周波半導体用パッケージ5と、高周波半導体増幅素子80と、高周波半導体増幅素子80と銅ベース30の凸部30aの上面30dとを接合する第1AuSn半田材53と、枠体20の上面20bと接合される蓋部90と、を有する。また、高周波半導体装置は、第1緩衝板60aに接合された入力回路70aと、第2緩衝板60bに接合された出力回路70bと、をさらに有することができる。
高周波半導体増幅素子80は、HEMT(High Electron Mobility Transistor)やMESFET(Metal Semiconductor Field Effect Transistor)などとすることができる。
図4に表すように、高周波半導体増幅素子80は、第1AuSn半田材53を用いて銅ベース30の凸部30aの上面30dに接合される。たとえば、AuSn(Sn:20重量%)の共晶点である約280℃またはそれよりも少し高い温度で接合ができる。この場合、入力回路70aおよび出力回路70bと、第1および第2の緩衝板60a、60bと、は第2AuSn半田材52で接合される。第1AuSn半田材53と第2AuSn半田材52とを同一の組成とすると、同一接合プロセスとすることができるのでより好ましい。
図4に表すように、入力回路70a、出力回路70bは、Alなどのセラミック板72a(第1セラミック板)、72b(第2セラミック板)と、セラミック板72a、72bの表面に設けられ厚膜などを含む導電部71a(第1導電部)、71b(第2導電部)と、を含むことができる。
入力回路70aは、図3(a)に表すようにマイクロストリップ分配器73などを含むことができる。出力回路70bは、図3(a)に表すように、マイクロストリップ合成器75などを含むことができる。セラミック板72aとセラミック板72bとは異なる材料であってもよい。
入力端子部40aと入力回路70aとの間は、ボンディングワイヤで接続される。入力回路70aと高周波半導体増幅素子80との間はボンディングワイヤ84で接続される。高周波半導体増幅素子80と出力回路70bとの間、はボンディングワイヤ85で接続される。また、出力回路70bと出力端子部40bとの間はボンディングワイヤで接続される。
さらに、枠体20の上面20bと蓋部90とをAuSnなどの接合材で接合する。この結果、パッケージ内部において気密性が良好に保たれる。
たとえば、銅ベース30の下面30eと凸部30aの上面30dとの間の厚さT1は、0.8〜1.5mmなどとする。入力回路70aを構成するセラミック板72aおよび出力回路70bを構成するセラミック板72bの厚さT3は、0.25mmなどとする。高周波半導体増幅素子80の厚さT4は、50μmなどとする。
図5は、パッケージの変形例の模式断面図である。
銅ベース30の凸部30aは、高周波半導体増幅素子80が配置される第1領域30bと、第1領域30bの両側に設けられ高さが低い第2領域30cと、を有する。第1領域30bには高周波半導体増幅素子80が配置され、第2領域30cには強誘電体基板76a、76bが配置される。強誘電体基板76a、76bの比誘電率は、たとえば、40〜140などとされる。
強誘電体基板76a、76bの上面に導電体層(図示せず)を設けるとキャパシタとなる。たとえば、強誘電体基板76a、76bの厚さT5を100μmなどとすることにより、マイクロ波において、インピーダンス整合が容易になる。100μmと薄い強誘電体基板76a、76bはパッケージの反り量が大きいと割れやすくなる。本変形例のパッケージを用いると、パッケージの反り量が低減されるので、強誘電体基板76a、76bの割れが抑制される。
次に、高周波半導体増幅素子の組み立てプロセスにおいて生じるパッケージの反りについて説明する。
図6(a)は高周波半導体用パッケージの模式斜視図、図6(b)はB−B線に沿った反り量を説明する模式断面図、である。
無酸素銅(Cuが99.96重量%、JIS No.1020)の線膨張率(300K)は約17.7×10−6/K、熱伝導率(300K)は約391W/(m・K)である。Cuは、Zn、Sn、Ni、Siなどと混合され合金となる。たとえば、Cuを95重量%、Znを5重量%とした合金(JIS No.2100)において、線膨張率(300K)は約18.1×10−6/Kであり、熱伝導率(300K)は約234W/(m・K)となる。すなわち、Cuの重量%が低下するに従って、概ね熱伝導度が低下する。本実施形態において、熱伝導率を300W/(m・K)以上とし、高周波半導体増幅素子80から熱放散を高めることが好ましい。本願明細書において、銅ベース30のCu重量%は、99.6以上であるものとする。また、本願明細書において、線膨張率は、熱膨張率(または熱膨張係数)のうち物体の長さが熱膨張する割合を表すものとする。
枠体20はFeNiCoからなるものとする(線膨張率:約7×10−6/K)。モリブデン(Mo)の線膨張率(20〜100℃)は3.7〜5.3×10−6/Kである。96%Alの線膨張率は、約6.4×10−6/Kであり、FeNiCoの線膨張率に近い。
以下において、緩衝板60をモリブデンとするがタングステンであってもよい。銅ベース30とモリブデン板60とが、AuSn(20重量%のSnの融点:約280℃)、AuSi(3.15重量%のSiの融点は約363℃)、で接合されるものとする。なお、AuSiに代えて、AuGe(12重量%のGeの融点は約356℃)でもよい。銅ベース30の平面サイズは、10mm×10mmなどとする。
銅ベース30とモリブデン板60とは、界面がAg粒子層50a、AuSn半田材、AuSi半田材で、それぞれ接合された構造が比較されるものとする。
加圧・加熱(250℃)された銀粒子層(図示せず)により接合が終了したのち、250℃から室温(約27℃)までの温度降下過程で、線膨張率が大きい銅ベース30は線膨張率が小さいモリブデン板60よりも収縮量が大きい。このため、接合されたパッケージは、曲率中心O1の円弧の一部となるように上方に凸となるように反る(反り量S11)。反り量S11は、たとえば、30μmである。
銅ベース30とモリブデン板60とがAuSn(接合温度:約300℃)で接合されたパッケージは、曲率中心O2の円弧の一部となるように上方に凸となるように反る(反り量S12)。反り量S12は、たとえば、50μmである。
銅ベースと30とモリブデン板60とがAuSi(接合温度:約380℃)で接合されたパッケージは、曲率中心O3の円弧の一部となるように上方に凸となるように反る(反り量S13)。反り量S13は、たとえば、80μmとなる。反り量が50μm以上になると、サーマルシートなどを挟んでも高周波半導体装置と筐体との間に生じた隙間を埋めきれず熱抵抗が高くなる。
図7(a)は入出力回路および高周波半導体増幅素子をAuSn半田材で接合する過程での模式斜視図、図7(b)はB−B線に沿った反り量を説明する模式断面図、である。
接合温度が300℃でAuSn半田材が溶融している期間、モリブデン板と銅ベース間の接合層も300℃に晒される。
銀ナノ粒子を加圧、加熱してモリブデン板が接合されたパッケージの場合は、一旦接合された銀粒子層は、銀粒子の融点近傍までは溶融しない(銀の融点:約962℃)ので、銅ベース30とモリブデン板60とは分離しない。このため、室温では上に凸状態から、接合温度250℃付近で平坦となったのち、300℃付近では銅ベース30は曲率中心O1の円弧の一部となるように下に凸となるように反った状態となる(反り量S21)。
AuSn半田材でモリブデン板が接合されたパッケージの場合は、AuSnの再溶融により、銅ベース30とモリブデン板60とが分離する。分離するので反り量S22は約ゼロとなるが、銅ベース30とモリブデン板60とが一度分離したため、降温時にセラミック基板の割れが生じやすくなる。
AuSi半田材を用いてモリブデン板が接合温度380℃で接合されたパッケージは、300℃ではAuSiが再溶融しないので分離しない。室温から300℃までの温度上昇に対応して銅ベース30側が伸びようとする。しかし、線膨張率の小さいモリブデン板60により銅ベース30の伸びが抑制され、平坦に近づくが接合温度の380℃よりもまだ低いので、わずかにパッケージが上に向かって凸となるように反った状態を保つ(反り量S23)。その円弧は、たとえば、曲率中心O3の円の一部のようになる。
図8(a)は入出力回路および高周波半導体増幅素子をAuSn半田材で接合したのちの模式斜視図、図8(b)はB−B線に沿った反り量を説明する模式断面図、である。
銀ナノ粒子を加圧、加熱してモリブデン板が接合されたパッケージは、AuSn半田材の融点である300℃から室温に降温する過程で、図7(b)に表すような下に凸である状態から平坦な状態を経て図8(b)表すように上に凸である状態に戻る。
室温に降温したのち反り量S31は、昇温前の室温での反り量S11の近傍に戻る。なお、モリブデンなどの金属は、脆性破壊を生じる応力レベルは、弾性限界の応力レベルよりも十分に高い。このため、熱膨張や熱収縮により応力が加わって反りを生じても、破壊は生じにくい。
他方、AuSn半田材でモリブデン板が接合されたパッケージの場合も、降温過程において、再溶融していたAuSn(図7(b))が再凝固する。この場合、降温後のパッケージの反り量S32は、図6(b)に表す反り量S12にほぼ戻る。また、AuSi半田材を用いて380℃で接合されたパッケージの反り量S33は、300℃から室温までの降温過程において、線膨張率の差により反りが増え、図6(b)の状態の反り量S13に近づく。
銅ベース30とモリブデン板60とをAuSn半田材で接合すると銅ベース30とセラミック板とを直接に接合する場合よりもパッケージの反り量を低減できる。しかしながら入出力回路および高周波半導体増幅素子をAuSn半田材で接合する過程で、銅ベース30とモリブデン板60とが分離する。銅ベース30とモリブデン板60とが一度分離したため、降温時にセラミック基板の割れが生じやすくなる。銅ベース30とモリブデン板60とをAuSi半田材などで接合すると、銅ベース30とセラミック板とを直接に接合する場合よりもパッケージの反り量を低減でき、入出力回路および高周波半導体増幅素子80をAuSn半田材で接合する過程で、銅ベース30とモリブデン板60とが分離することもない。しかしながら反り量を50μmよりも小さくすることは困難であり、サーマルシートなどを挟んでも高周波半導体装置と筐体との間に生じた隙間を埋めきれず、熱抵抗が高くなる。
これに対して、第1の実施形態の高周波半導体用パッケージでは、銅ベースと線膨張率が低い金属からなる緩衝板とを金属ナノ粒子ペーストを用いて、250℃などと低い温度で接合できる。このため、高周波半導体装置の反り量を低減し、セラミック基板、強誘電体基板、高周波半導体増幅素子の割れを抑制できる。また、反りがサーマルシートなどで吸収できる程度に小さいので、高周波半導体装置と、取り付ける筐体と、の間の熱抵抗を低減できる。
本実施形態によれば、回路基板の割れが抑制可能な高周波半導体用パッケージ、および放熱性が高められた高周波半導体装置が提供される。本実施形態にかかる高周波半導体装置は、レーダ装置やマイクロ波通信機器に広く使用される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
5 高周波半導体用パッケージ、20 枠体、20a 下面、20b 上面、20c 開口部、20d 側壁、30 銅ベース、30a 凸部、32 第1の直線、34 ロウ材、40、40a、40b 端子部、50 金属ナノ粒子ペースト、50a 金属粒子層、52 第2AuSn半田材、53 第1AuSn半田材、60、60a、60b 緩衝板、70a 入力回路、70b 出力回路、72a 第1セラミック板、72b 第2セラミック板、90 蓋部、OP 外周部

しかしながら、高周波整合回路を含む入出力回路を搭載したセラミック基板を銅ベースに直接接合すると、線膨張率の違いによりパッケージに反りを生じる。パッケージや基板が大きくなり、かつ反り量が大きいとセラミック基板に割れを生じることがある。割れを回避するためにセラミック基板と銅ベースの間に、銅ベースの線熱膨張率よりも小さい線熱膨張率を有しかつ金属からなる緩衝板を挟む。

Claims (5)

  1. 銅ベースと、
    上面と下面とを有しかつ金属からなる枠体であって、前記下面の側から開口され前記上面までは到達しない開口部を有する、枠体と、
    セラミック部材と導電部とを含む端子部と、
    前記開口部の内壁と前記端子部との間、前記端子部の下面と前記銅ベースの上面との間、および枠体の前記下面と前記銅ベースの前記上面の外周部との間、を接合するロウ材と、
    前記銅ベースの線膨張率よりも小さい線膨張率を有しかつ金属からなる緩衝板と、
    前記銅ベースの前記上面のうち前記外周部の内側領域と前記緩衝板とを接合する金属粒子層と、
    を備えた高周波半導体用パッケージ。
  2. 前記緩衝板は、モリブデンまたはタングステンを含む請求項1記載の高周波半導体用パッケージ。
  3. 前記銅ベースの前記内側領域の中央部には、第1の直線に沿って延在する凸部が設けられ、
    前記端子部は、第1端子部と、前記第1の直線に関して前記第1端子部とは反対の位置に配置された第2端子部と、を有し、
    前記緩衝板は、前記銅ベースの前記内部領域のうち、前記第1端子部と前記凸部との間に設けられた第1緩衝板と、前記凸部と前記第2端子部との間に設けられた第2緩衝板と、を有する請求項1または2に記載の高周波半導体用パッケージ。
  4. 請求項3記載の高周波半導体用パッケージと、
    高周波半導体増幅素子と、
    前記高周波半導体増幅素子と前記凸部の上面とを接合する第1金錫半田材と、
    前記枠体の前記上面に接合された蓋部と、
    第1セラミック板と前記第1セラミック板の上面に設けられた第1導電部とを含む入力回路と、
    第2セラミック板と前記第2セラミック板の上面に設けられた第2導電部とを含む出力回路と、
    前記入力回路と前記第1緩衝板との間、および前記出力回路と前記第2緩衝板との間を接合する第2金錫半田材と、
    を備え、
    前記高周波半導体増幅素子は、前記枠体と前記銅ベースと前記蓋部とで構成される内部空間内に封止された高周波半導体装置。
  5. 前記第1金錫半田材の組成と、前記第2金錫半田材の組成と、は、同一である請求項4記載の高周波半導体装置。
JP2016170549A 2016-09-01 2016-09-01 高周波半導体用パッケージおよび高周波半導体装置 Pending JP2018037564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016170549A JP2018037564A (ja) 2016-09-01 2016-09-01 高周波半導体用パッケージおよび高周波半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016170549A JP2018037564A (ja) 2016-09-01 2016-09-01 高周波半導体用パッケージおよび高周波半導体装置

Publications (1)

Publication Number Publication Date
JP2018037564A true JP2018037564A (ja) 2018-03-08

Family

ID=61567736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016170549A Pending JP2018037564A (ja) 2016-09-01 2016-09-01 高周波半導体用パッケージおよび高周波半導体装置

Country Status (1)

Country Link
JP (1) JP2018037564A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230064951A (ko) * 2021-11-04 2023-05-11 주식회사 웨이브피아 알에프 칩 패키지
WO2024075816A1 (ja) 2022-10-07 2024-04-11 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230064951A (ko) * 2021-11-04 2023-05-11 주식회사 웨이브피아 알에프 칩 패키지
KR102722385B1 (ko) 2021-11-04 2024-10-25 주식회사 웨이브피아 알에프 칩 패키지
WO2024075816A1 (ja) 2022-10-07 2024-04-11 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
JP5588419B2 (ja) パッケージ
JP2014049700A (ja) 部材の接合構造およびその接合方法、パッケージ
JP4412072B2 (ja) 電子部品の実装方法,半導体モジュール及び半導体装置
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2018142617A (ja) 半導体装置およびその製造方法
KR20200135378A (ko) 전자 부품 실장 모듈
JP2018037564A (ja) 高周波半導体用パッケージおよび高周波半導体装置
JP2013187303A (ja) 半導体装置およびその製造方法、並びに実装部材
US20220020905A1 (en) Semiconductor light emitting device
JP6584928B2 (ja) 電子装置
JP5982303B2 (ja) 半導体装置用パッケージ、およびその製造方法、並びに半導体装置
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JP2012064616A (ja) 高放熱型電子部品収納用パッケージ
JP2014086581A (ja) 半導体素子収納用パッケージ
JP2018032676A (ja) 高周波半導体装置
JP3527902B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2013077741A (ja) 半導体装置、接合金属層付き半導体素子、実装部材、並びに半導体装置の製造方法
JP2008198809A (ja) 電子部品収納用パッケージの製造方法
JP2001342081A (ja) セラミック部材と金属部材との接合構造および静電チャック並びに半導体素子収納用パッケージ
JP2018164047A (ja) 電子装置およびその製造方法
JP3709168B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2017162973A (ja) 高周波半導体装置
JP2009170758A (ja) 高放熱型電子部品収納用パッケージ
JP2004319831A (ja) 電子部品用パッケージおよびこれを用いた電子部品装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027