JP2013073038A - 電気光学装置、及び電子機器 - Google Patents

Abstract

【課題】電気的な信頼性や歩留まりを向上させることが可能な電気光学装置、及び電子機器を提供する。
【解決手段】液晶装置１００は、走査線駆動回路と、データ線駆動回路と、データ線駆動回路に電源を供給する第１ＶＤＤ電源配線１１１と、走査線駆動回路に電源を供給する第２ＶＤＤ電源配線１１２と、第１ＶＤＤ電源配線１１１と第２ＶＤＤ電源配線１１２とを電気的に共通化する共通配線と、を有し、共通配線は、導電体１２１，１２２と配線１０３ａとコンタクトホールＣＮＴ１３１〜ＣＮＴ１３４とを有する。
【選択図】図６

Description

本発明は、電気光学装置、及び電子機器に関する。

上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。この液晶装置は、例えば、製造過程において発生した静電気によって、周辺回路（特に電源と接続されたデータ線駆動回路や走査線駆動回路など）に設けられたトランジスターや配線に過剰な電圧が印加され静電破壊を起こすことがある。

そこで、例えば、特許文献１に記載のように、共通配線を用いてデータ線駆動回路用の電源配線と走査線駆動回路用の電源配線とを接続して共通化することにより、製造途中などにおいて発生した静電気によってトランジスターや配線などが静電破壊することを抑えている技術が開示されている。

特開２００７−６５１５７号公報

しかしながら、特許文献１に記載の方法では、共通配線をトランジスターや配線などが設けられた層より上層に配置して接続しているため、配線などをパターニングするときには電源配線が共通化されていない。これにより、パターニングの際に静電気が発生した場合、静電気を逃がす経路が無く、トランジスターや配線などに電荷が集中し、これらが破壊されるという課題がある。

本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例に係る電気光学装置は、データ線駆動回路と、走査線駆動回路と、前記データ線駆動回路に電源を供給する第１電源配線と、前記走査線駆動回路に電源を供給する第２電源配線と、前記第１電源配線と前記第２電源配線とを電気的に接続する配線と、前記第１電源配線と前記配線とを電気的に接続する第１導電体と、前記第２電源配線と前記配線とを電気的に接続する第２導電体と、を有することを特徴とする。

この構成によれば、第１導電体、第２導電体及び配線を介して、第１電源配線と第２電源配線を電気的に接続して（又は第１電源配線と第２電源配線となる部分を電気的に接続して）共通化するので、データ線駆動回路や走査線駆動回路に接続されるトランジスターや配線などをパターニングする際に静電気が発生したとしても、導電体と配線とによって冗長させて引き回してしているので、静電気が一部分に集中することを防ぐことが可能となる。よって、静電気が緩和され、電源が供給される電源配線に接続されたトランジスターや配線が静電破壊することを抑えることができる。更に、導電体を突入抵抗として用いることができ、この部分で電荷を消費させることが可能となる。

［適用例２］上記適用例に係る電気光学装置において、前記第１導電体及び前記第２導電体は、前記第１電源配線及び前記第２電源配線が設けられた層と前記配線が設けられた層との間に設けられており、前記第１電源配線と前記第２電源配線とが設けられた層と、前記第１導電体及び前記第２導電体が設けられた層との間に設けられた第１絶縁膜と、前記前記第１導電体及び前記第２導電体が設けられた層と、前記配線が設けられた層との間に設けられた第２絶縁膜を有することをことが好ましい。

この構成によれば、第１絶縁膜と第２絶縁膜との間に設けられている第１導電体及び第２導電体によって、電源配線と配線との間を離すと共に冗長させて引き回してしているので、静電気が一部分に集中することを防ぐことが可能となる。よって、静電気が緩和され、電源が供給される電源配線に接続されたトランジスターや配線が静電破壊することを抑えることができる。

［適用例３］上記適用例に係る電気光学装置において、前記第１電源配線と前記第１導電体との間、及び、前記第２電源配線と前記第２導電体との間は、前記第１絶縁層に設けられた第１コンタクトホールを介して接続されており、前記第１導電体及び前記第２導電体と前記配線は、前記第２絶縁層に設けられた第２コンタクトホールを介して接続されていることが好ましい。

この構成によれば、第１コンタクトホール及び第２コンタクトホールを用いて電源配線、導電体、配線の間を離すと共に冗長させて引き回してしているので、静電気が一部分に集中することを防ぐことが可能となる。よって、静電気が緩和され、電源が供給される電源配線に接続されたトランジスターや配線が静電破壊することを抑えることができる。

［適用例４］上記適用例に係る電気光学装置において、前記第２コンタクトホールの接続抵抗は、前記第１コンタクトホールの接続抵抗より高いことが好ましい。

この構成によれば、配線側に近い第２コンタクトホールの接続抵抗の方が高いので、配線に静電気（電荷）が流れる前に静電気（電荷）を小さくしておくことが可能となる。よって、電源配線と接続されたトランジスターや配線を静電気から保護することができる。

［適用例５］上記適用例に係る電気光学装置において、前記第１導電体及び前記第２導電体は、ゲート電極と同一膜に設けられていることが好ましい。

この構成によれば、ゲート電極と同層に導電体が設けられているので、例えば、導電体を介して接続された導電体より下層側にある配線と、ゲート電極より上層に設けられたメタル配線（第１電源配線、第２電源配線）との距離を離すことが可能となる。よって、配線が近距離で交差することを防ぐことができ、配線やトランジスターなどが静電破壊することを抑えることができる。

［適用例６］上記適用例に係る電気光学装置において、複数の画素部に対応して設けられたトランジスターと、前記トランジスターを遮光する遮光膜と、を有し、前記配線は、前記遮光膜と同一膜に設けられていることが好ましい。

この構成によれば、遮光膜と同層に配線が設けられているので、例えば、導電体を介して接続された導電体より下層側にある配線と、ゲート電極より上層に設けられたメタル配線（第１電源配線、第２電源配線）との距離を離すことが可能となる。よって、配線が近距離で交差することを防ぐことができ、配線やトランジスターなどが静電破壊することを抑えることができる。

［適用例７］上記適用例に係る電気光学装置において、前記第１電源配線及び前記第２電源配線は、データ線と同一膜であることが好ましい。

この構成によれば、データ線と同一膜で第１電源配線及び第２電源配線が設けられているので、それより下層に配置された導電体及び配線によって予め電源配線を共通化しておくことにより、第１電源配線や第２電源配線をパターニングする際に静電気が発生したとしても、導電体及び配線に電荷を流すことが可能となり、電源配線に接続されたトランジスターや配線を静電気から保護することができる。

［適用例８］本適用例に係る電子機器は、上記した電気光学装置を備えることを特徴とする。

この構成によれば、上記に記載の電気光学装置を備えているので、周辺回路に設けられた電源配線と接続されたトランジスターや配線を静電気から保護することができ、信頼性や歩留まりを向上させることが可能な電子機器を提供することができる。

電気光学装置としての液晶装置の構成を示す模式平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。 液晶装置の電気的な構成を示す等価回路図。 液晶装置の構成を示す模式断面図。 液晶装置における周辺回路の一部の構造を示す模式平面図。 図５に示す周辺回路のＥ−Ｅ'線に沿う模式断面図。 電気光学装置を備えた電子機器としての投射型表示装置（プロジェクター）の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

本実施形態では、電気光学装置として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜電気光学装置の構成＞
図１は、電気光学装置としての液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。図４は、液晶装置の構成を示す模式断面図である。以下、液晶装置の構造を、図１〜図４を参照しながら説明する。

図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基板１１、および対向基板２０を構成する第２基板１２は、例えば、ガラス基板等の透明基板、又はシリコン基板が用いられている。

素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材１４を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのギャップ材が混入されている。

対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光層１８が設けられている。遮光層１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光層１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。

第１基板１１の１辺部と、１辺部に沿ったシール材１４との間にデータ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４の内側に検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４の内側に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部のシール材１４の内側には、２つの走査線駆動回路２４を繋ぐ複数の配線（図示せず）が設けられている。

これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子６１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２と表示領域Ｅとの間のシール材１４の内側に沿った位置に設けてもよい。

図２に示すように、第１基板１１の液晶層１５側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極２７およびスイッチング素子としての薄膜トランジスター３０（以降、「ＴＦＴ３０」と称する。）と、信号配線と、これらを覆う配向膜２８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。

第２基板１２の液晶層１５側の表面には、遮光層１８と、これを覆うように成膜された層間絶縁層（図示せず）と、層間絶縁層を覆うように設けられた共通電極３１と、共通電極３１を覆う配向膜３２とが設けられている。

遮光層１８は、図１に示すように、平面的に走査線駆動回路２４、検査回路２５と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。

層間絶縁層は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光層１８を覆うように設けられている。このような層間絶縁層の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。

共通電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、層間絶縁層を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。

画素電極２７を覆う配向膜２８および共通電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。

図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。

走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域に電気的に接続されている。

データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。

データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。

保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、透明導電膜からなる容量電極および画素電極２７との間に誘電体層を有するものである。

このような液晶装置１００は、例えば透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

次に、図４を参照して、画素Ｐの構造について、さらに詳しく説明する。図４に示すように、第１基板１１上には、走査線３ａが設けられている。走査線３ａは、遮光性を有し、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができる。

走査線３ａは半導体層３０ａより下層側に配置されているので、走査線３ａをＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、液晶プロジェクター等からの光に対して、ＴＦＴ３０のチャネル領域３０ｃを殆ど或いは完全に遮光できる。その結果、液晶装置１００の動作時に、ＴＦＴ３０における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。

走査線３ａ上には、第１基板１１及び走査線３ａを覆うように、例えば、酸化シリコンなどからなる第２絶縁膜を構成する下地絶縁層１１ａが設けられている。更に、下地絶縁層１１ａ上には、島状に半導体層３０ａが設けられている。

半導体層３０ａは、例えば、多結晶シリコン膜からなり、不純物イオンが注入されて、データ線側ソースドレイン領域３０ｓ、チャネル領域３０ｃ、画素電極側ソースドレイン領域３０ｄを有する。

半導体層３０ａ上には、半導体層３０ａ及び下地絶縁層１１ａを覆うように、第２絶縁膜を構成する第１層間絶縁層（ゲート絶縁層）１１ｂが形成される。更に、第１層間絶縁層１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが設けられている。

ゲート電極３０ｇ上には、ゲート電極３０ｇ及び第１層間絶縁層１１ｂとを覆うようにして第１絶縁膜を構成する第２層間絶縁層１１ｃが設けられている。更に、平面的に半導体層３０ａの端部と重なる位置に、第１層間絶縁層１１ｂ及び第２層間絶縁層１１ｃを貫通する２つのコンタクトホールＣＮＴ４１，ＣＮＴ４２が設けられている。

具体的には、コンタクトホールＣＮＴ４１及びコンタクトホールＣＮＴ４２を埋めると共に第２層間絶縁層１１ｃを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ４１、コンタクトホールＣＮＴ４２、及びコンタクトホールＣＮＴ４２を介して画素電極側ソースドレイン領域３０ｄに繋がる中継層５１が形成される。

中継層５１は、後述するデータ線６ａと共にＴＦＴ３０を遮光している。更に、中継層５１は、ＴＦＴ３０及び画素電極２７間の一部を電気的に接続している。

中継層５１上には、中継層５１及び第２層間絶縁層１１ｃを覆うようにして、第１絶縁膜を構成する第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄには、平面的にコンタクトホールＣＮＴ４１の一部と重なるようにコンタクトホールＣＮＴ４３が設けられ、更に、中継層５１の一部と重なるようにコンタクトホールＣＮＴ４４が設けられている。

具体的には、コンタクトホールＣＮＴ４３，ＣＮＴ４４を埋めると共に第３層間絶縁層１１ｄを覆うように、Ａｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、データ線６ａ、コンタクトホールＣＮＴ４３，ＣＮＴ４４、中継電極４７が形成される。

データ線６ａ及び中継電極４７上には、データ線６ａ、中継電極４７、及び第３層間絶縁層１１ｄを覆うように、第４層間絶縁層１１ｅが設けられている。第４層間絶縁層１１ｅは、例えば、シリコンの酸化物や窒化物からなり、ＴＦＴ３０などを覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば、化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。

第４層間絶縁層１１ｅ上には、容量素子１６を構成するＩＴＯ膜などからなる第１容量電極１６ａがパターニングされて設けられている。第１容量電極１６ａ上には、容量素子１６を構成する透光性の誘電体層１６ｂがパターニングされて積層されている。

誘電体層１６ｂとしては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。

誘電体層１６ｂの上層には、容量素子１６を構成するＩＴＯ膜などからなる第２容量電極１６ｃがパターニングされて積層されている。第２容量電極１６ｃは、誘電体層１６ｂを介して第１容量電極１６ａに重なって配置されており、第１容量電極１６ａ及び誘電体層１６ｂと共に容量素子１６を構成している。

また、第２容量電極１６ｃの端部は、平面的に中継電極４７の一部と重なっており、第４層間絶縁層１１ｅに設けられたコンタクトホールＣＮＴ６５を介して中継電極４７の延在部と電気的に接続されている。

第２容量電極１６ｃ上には、第２容量電極１６ｃ及び第４層間絶縁層１１ｅを覆うように、第５層間絶縁層１１ｆが設けられている。第５層間絶縁層１１ｆは、例えば、シリコンの酸化物や窒化物からなり、配線や電極などを覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。

第５層間絶縁層１１ｆ上には、ＩＴＯ膜などからなる画素電極２７が設けられている。画素電極２７は、第５層間絶縁層１１ｆ及び第４層間絶縁層１１ｅに設けられたコンタクトホールＣＮＴ６６を介して中継電極４７の延在部と電気的に接続されている。

このようにして、画素電極２７及び第２容量電極１６ｃは、中継電極４７、コンタクトホールＣＮＴ４４、中継層５１、コンタクトホールＣＮＴ４２を介して、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄと電気的に接続されている。

画素電極２７の表面には、配向膜２８（図２参照）が設けられている。配向膜２８は、例えば、シリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜２８は、ＳｉＯ_X（ｘ＜２）、ＳｉＯ₂、ＴｉＯ₂、ＭｇＯ、Ａｌ₂Ｏ₃、Ｉｎ₂Ｏ₃、Ｓｂ₂Ｏ₃、Ｔａ₂Ｏ₅等の斜方蒸着膜からなる無機配向膜（垂直配向膜）である。

図５は、液晶装置における周辺回路の一部の構造を示す模式平面図である。図６は、図５に示す周辺回路のＥ−Ｅ'線に沿う模式断面図である。以下、周辺回路の構造を、図５及び図６を参照しながら説明する。

周辺回路１０１は、例えば、図１に示す液晶装置１００のＡ部付近に設けられている。具体的には、図５に示すように、周辺回路１０１は、例えば、データ線駆動回路２２に接続された第１電源配線としての第１ＶＤＤ電源配線１１１と、走査線駆動回路２４に接続された第２電源配線としての第２ＶＤＤ電源配線１１２と、ＶＳＳ電源配線１１３と、信号配線１１４とを有する。

これらの配線は、例えば、外部接続端子６１と繋がる電源配線であり、他の配線の平面的な面積と比較して大きな面積を有するものが多く、電荷の帯電量も他の配線と比較して多い。なお、第１ＶＤＤ電源配線１１１や第２ＶＤＤ電源配線１１２には、図示しないトランジスターなども接続されている。

図６に示すように、第１ＶＤＤ電源配線１１１と第２ＶＤＤ電源配線１１２とは、コンタクトホールＣＮＴ１３２（第１コンタクトホール）、第１導電体１２１、コンタクトホールＣＮＴ１３１（第２コンタクトホール）、走査線３ａとしても用いられる配線１０３ａ、コンタクトホールＣＮＴ１３３（第２コンタクトホール）、第２導電体１２２、コンタクトホールＣＮＴ１３４（第１コンタクトホール）を介して電気的に接続されている。つまり、第１ＶＤＤ電源配線１１１と第２ＶＤＤ電源配線１１２とは、導電体１２１，１２２及び配線１０３ａなどを介して電気的に共通化されている。なお、コンタクトホールＣＮＴ１３１〜ＣＮＴ１３４は、導電体の一部を構成している。

具体的には、上記したように、第１基板１１上には、配線１０３ａが設けられている。配線１０３ａは走査線３ａと同一膜である。したがって、配線１０３ａは、走査線３ａと同じように遮光性を有する遮光膜で構成されている。配線１０３ａ上には、配線１０３ａ及び第１基板１１を覆うように下地絶縁層１１ａ、更に、第１層間絶縁層１１ｂが設けられている。

第１層間絶縁層１１ｂ上には、第１導電体１２１及び第２導電体１２２が設けられている。なお、第１導電体１２１及び第２導電体１２２は、上記したゲート電極３０ｇと同一膜である。第１導電体１２１は、配線１０３ａの端部とコンタクトホールＣＮＴ１３１を介して電気的に接続されている。第２導電体１２２は、配線１０３ａの端部とコンタクトホールＣＮＴ１３３を介して電気的に接続されている。

第１導電体１２１及び第２導電体１２２上には、これら導電体１２１，１２２及び第１層間絶縁層１１ｂを覆うように、第２層間絶縁層１１ｃ、更に第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄ上には、第１ＶＤＤ電源配線１１１、第２ＶＤＤ電源配線１１２、ＶＳＳ電源配線１１３、信号配線１１４などが設けられている。これらの配線は、上記したデータ線６ａと同一膜である。

第１ＶＤＤ電源配線１１１は、第２層間絶縁層１１ｃ及び第３層間絶縁層１１ｄを貫通して設けられたコンタクトホールＣＮＴ１３２を介して第１導電体１２１と電気的に接続されている。また、第２ＶＤＤ電源配線１１２は、第２層間絶縁層１１ｃ及び第３層間絶縁層１１ｄを貫通して設けられたコンタクトホールＣＮＴ１３４を介して第２導電体１２２と電気的に接続されている。

上記したように、特に面積の広い電源配線である第１ＶＤＤ電源配線１１１及び第２ＶＤＤ電源配線１１２は、第１導電体１２１、配線１０３ａ、第２導電体１２２、これらを接続するコンタクトホールＣＮＴ１３１〜ＣＮＴ１３４を介して、電気的に接続されており、電気的に共通化されている。

このように、第１ＶＤＤ電源配線１１１と第２ＶＤＤ電源配線１１２とを、その下層に設けられた導電体１２１，１２２、更に、その下層に設けられた配線１０３ａを介して接続することにより、製造過程において電源配線１１１，１１２などに蓄積する静電気を逃がす経路をつくることができる。

具体的には、第１ＶＤＤ電源配線１１１、第２ＶＤＤ電源配線１１２、ＶＳＳ電源配線１１３、信号配線１１４などをパターニングした際（特に、シェーディングの際）に静電気が発生する。この静電気が特に配線の細い部分に集中すると、配線やトランジスターが静電破壊を起こす場合がある。これにより、製品の歩留まりが低下したり、製品の信頼性が低下するなどの問題が発生する。

しかしながら、導電体１２１，１２２及び配線１０３ａなどの共通配線によって電源配線１１１，１１２が電気的に共通化されていると共に、共通配線を介して冗長させて電源配線１１１，１１２間を接続することにより、例えば、製造過程においてパターニングした際に静電気が発生した場合でも、電荷が集中して配線などが破壊する前に共通配線に電荷を流すことによって電荷の集中を緩和させることが可能となる。言い換えれば、電荷を分散させることが可能となる。よって、配線やトランジスターが静電破壊するような不具合を抑えることができる。

また、導電体１２１，１２２は、電源配線１１１，１１２間を中継すると共に、突入する静電気に対する抵抗付加の役割りも兼ねている。更に、配線１０３ａに近いコンタクトホールＣＮＴ１３１，ＣＮＴ１３３の接続抵抗が、コンタクトホールＣＮＴ１３２，ＣＮＴ１３４の接続抵抗に比べて高いことが望ましい。よって、突入する電荷をより緩和させることができる。

また、導電体１２１，１２２を経由して更に下層の配線１０３ａに接続するので、メタル配線である電源配線１１１，１１２と配線１０３ａとの距離を離すことが可能となる。よって、電源配線１１１，１１２と配線１０３ａとの距離が近い場合など、電荷の集中が緩和できないなどの問題を抑えることができる。加えて、絶縁膜破壊などの発生を抑えることができる。

なお、導電体１２１，１２２は、例えば、タングステンシリサイド膜とポリシリコン膜の積層構造である。膜厚は、例えば、各々１００ｎｍである。配線１０３ａは、例えば、タングステンシリサイドで構成されている。膜厚は、例えば、２００ｎｍである。

また、第１ＶＤＤ電源配線１１１、第２ＶＤＤ電源配線１１２、ＶＳＳ電源配線１１３などは、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）・シリコン（Ｓｉ）・銅（Ｃｕ）の合金膜、窒化チタン（ＴｉＮ）の４層積層構造になっている。

＜電子機器の構成＞
図７は、上記した液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図である。以下、液晶装置を備えた投射型表示装置の構成を、図７を参照しながら説明する。

図７に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、上記した液晶装置１００が採用された液晶モジュールを介すことによって、品質の信頼性を向上させることが可能な電子機器を提供することができる。

以上詳述したように、本実施形態の液晶装置１００、及び電子機器によれば、以下に示す効果が得られる。

（１）本実施形態の液晶装置１００によれば、第１ＶＤＤ電源配線１１１と第２ＶＤＤ電源配線１１２とが、その下層に設けられた、共通配線を構成する第１導電体１２１、第２導電体１２２、配線１０３ａ、これらを接続するコンタクトホールＣＮＴ１３１〜ＣＮＴ１３４を介して、電気的に共通化されているので、電源配線１１１，１１２に接続されるトランジスターや配線などをパターニングする際に静電気が発生したとしても、これら冗長させて引き回した共通配線に電荷を流すことが可能となり、静電気が一部分に集中することを防ぐことが可能となる。よって、静電気が緩和され、電源が供給される電源配線１１１，１１２に接続されたトランジスターや配線が静電破壊することを抑えることができる。更に、導電体１２１，１２２を突入抵抗として用いることができ、この部分で電荷を消費させることが可能となる。

（２）本実施形態の電子機器によれば、上記に記載の液晶装置１００を備えているので、周辺回路１０１に設けられた電源配線１１１，１１２に接続されたトランジスターや配線を静電気から保護することができ、信頼性や歩留まりを向上させることが可能な電子機器を提供することができる。

なお、本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。

（変形例１）
上記した液晶装置１００の構造であることに限定されず、電源配線、それよりも下層に設けられた第１導電体、第２導電体、及び配線を有する構造であれば、その他の構造の電気光学装置に適用するようにしてもよい。

（変形例２）
上記したように、第１ＶＤＤ電源配線１１１と第２ＶＤＤ電源配線１１２を共通配線（コンタクトホール、導電体、配線）によって電気的に共通化（同電位）することに限定されず、その他の電源配線を電気的に共通化するようにしてもよい。例えば、データ線駆動回路２２に接続されたＶＳＳ電源配線と、走査線駆動回路２４に接続されたＶＳＳ電源配線とを、共通配線を用いて電気的に共通化するようにしてもよい。

（変形例３）
上記した電気光学装置は、液晶装置１００であることに限定されず、例えば、有機ＥＬ（Electro Luminescence）装置、電気泳動装置などの表示装置にも適用することができる。また、反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、デジタルマイクロミラーデバイス（ＤＭＤ）にも適用可能である。

（変形例４）
上記したように、電子機器として投射型表示装置１０００（プロジェクター）を例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、ＰＯＳ端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。

３ａ…走査線、３ｂ…容量線、６ａ…データ線、１０…素子基板、１１…第１基板、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…第３層間絶縁層、１１ｅ…第４層間絶縁層、１１ｆ…第５層間絶縁層、１２…第２基板、１４…シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ…誘電体層、１６ｃ…第２容量電極、１８…遮光層、２０…対向基板、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８…配向膜、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３１…共通電極、３２…配向膜、４１，４２，４３，４４，６５，６６，１３１，１３２，１３３，１３４…コンタクトホール、４７…中継電極、５１…中継層、６１…外部接続端子、１００…液晶装置、１０１…周辺回路、１０３ａ…配線、１１１…第１電源配線としての第１ＶＤＤ電源配線、１１２…第２電源配線としての第２ＶＤＤ電源配線、１１３…ＶＳＳ電源配線、１１４…信号配線、１２１…第１導電体、１２２…第２導電体、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。

Claims (8)

1. データ線駆動回路と、
   走査線駆動回路と、
   前記データ線駆動回路に電源を供給する第１電源配線と、
   前記走査線駆動回路に電源を供給する第２電源配線と、
   前記第１電源配線と前記第２電源配線とを電気的に接続する配線と、
   前記第１電源配線と前記配線とを電気的に接続する第１導電体と、
   前記第２電源配線と前記配線とを電気的に接続する第２導電体と、
   を有することを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置であって、
   前記第１導電体及び前記第２導電体は、前記第１電源配線及び前記第２電源配線が設けられた層と前記配線が設けられた層との間に設けられており、
   前記第１電源配線と前記第２電源配線とが設けられた層と、前記第１導電体及び前記第２導電体が設けられた層との間に設けられた第１絶縁膜と、
   前記前記第１導電体及び前記第２導電体が設けられた層と、前記配線が設けられた層との間に設けられた第２絶縁膜を有することを特徴とする電気光学装置。
3. 請求項１又は請求項２に記載の電気光学装置であって、
   前記第１電源配線と前記第１導電体との間、及び、前記第２電源配線と前記第２導電体との間は、前記第１絶縁層に設けられた第１コンタクトホールを介して接続されており、
   前記第１導電体及び前記第２導電体と前記配線は、前記第２絶縁層に設けられた第２コンタクトホールを介して接続されていることを特徴とする電気光学装置。
4. 請求項３に記載の電気光学装置であって、
   前記第２コンタクトホールの接続抵抗は、前記第１コンタクトホールの接続抵抗より高いことを特徴とする電気光学装置。
5. 請求項１乃至請求項４のいずれか一項に記載の電気光学装置であって、
   前記第１導電体及び前記第２導電体は、ゲート電極と同一膜に設けられていることを特徴とする電気光学装置。
6. 請求項１乃至請求項５のいずれか一項に記載の電気光学装置であって、
   複数の画素部に対応して設けられたトランジスターと、
   前記トランジスターを遮光する遮光膜と、を有し、
   前記配線は、前記遮光膜と同一膜に設けられていることを特徴とする電気光学装置。
7. 請求項１乃至請求項６のいずれか一項に記載の電気光学装置であって、
   前記第１電源配線及び前記第２電源配線は、データ線と同一膜であることを特徴とする電気光学装置。
8. 請求項１乃至請求項７のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。

Images