JP2009088150A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】複数の半導体装置を安定して積層することが可能な半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、半導体チップ２０と、半導体チップ２０を封止し第１貫通孔１７を有する樹脂部と、半導体チップ２０と電気的に接続され、樹脂部２２を貫通し第１貫通孔１７の内面の上端と下端との間に連続するように設けられた貫通電極１４と、を具備し、第１貫通孔１７内には樹脂部２２の上面に相当する面と下面に相当する面との間に連続して設けられた空洞１６が形成されている半導体装置である。
【選択図】図６

Description

本発明は、特に複数の半導体装置を積層するための半導体装置及びその製造方法に関する。

近年、電子機器の小型化、高機能化に伴い、半導体装置の実装密度を高めるための技術が多数開発されている。このような技術として、チップ・オン・チップ型の半導体装置や、パッケージ・オン・パッケージ型の半導体装置がある。

図１は従来例１に係るチップ・オン・チップ型の半導体装置の断面図である。中継基板８４の上面に、上面に回路の形成された半導体チップ８０が、接着剤８２を介して積層されている。半導体チップ８０の上面に設けられた外部電極（不図示）と中継基板８４上の接続端子（不図示）は、ワイヤ８６により電気的に接続されている。中継基板８４の下面には、外部と電気的な接続を行うための半田ボール８８が設けられている。中継基板８４の上面には、半導体チップ８０及びワイヤ８６を封止する樹脂部８９が設けられている。この構成によれば、１つのパッケージ内に複数の半導体チップ８０を設けることができるため、半導体装置の実装密度を高めることができる。

図２は従来例２に係るパッケージ・オン・パッケージ型の半導体装置の断面図である。図１と共通の構成については同一の番号を付し、説明を省略する。第１の半導体パッケージ９０及び第２の半導体パッケージ９２は、それぞれ半導体チップ８０、接着剤８２、中継基板８４ａ及び８４ｂ、ワイヤ８６、並びに樹脂部８９を有する。第１の半導体パッケージ９０における中継基板８４ａの下面に設けられた第１の半田ボール９４は、第２の半導体パッケージ９２における中継基板８４ｂの上面に接合されている。第２の半導体パッケージ９２における中継基板８４ｂの下面には、外部と電気的な接続を行うための第２の半田ボール９６が設けられている。この構成によれば、複数の半導体パッケージを縦方向に積層することができるため、半導体装置の実装密度を高めることができる。

特許文献１の図２０には、リードフレームに貫通電極を設け、その貫通電極の先端に設けられた半田ボールにより、複数の半導体パッケージを積層した半導体装置が示されている。特許文献２には、電子部品と配線とをコネクタピンを用いて電気的に接合した半導体装置が示されている。特許文献３には、クリンプ片を用いた電子部品の配線回路体への実装方法が示されている。
国際公開第９９／５６３１３号パンフレット 特表２０００−５１０９９３号公報 特開２００３−１５１７１４号公報

チップ・オン・チップ型の半導体装置では、複数の半導体チップを１つの半導体パッケージに実装している。このため、実装された半導体チップのうち１つが不良品であった場合、一緒に実装された良品の半導体チップも廃棄しなくてはならないため、実装工程における歩止まりの向上が難しく、コストが高くなるという課題がある。さらに、高密度化のために半導体チップを薄くしなくてはならないため、実装工程で不良品が発生しやすいという課題がある。

パッケージ・オン・パッケージ型の半導体装置では、半導体チップをパッケージングした後に機械的特性試験及び電気的特性試験を行い、良品の半導体パッケージのみを積層している。さらに、半導体チップが樹脂部により外部の衝撃から保護される。このため、チップ・オン・チップ型の半導体装置に比べ実装工程の歩留まりは高い。しかし、従来例２に係るパッケージ・オン・パッケージ型の半導体装置では第１の半導体パッケージ９０と第２の半導体パッケージ９２とを半田ボール９４で接続する際に、上下の半導体パッケージ９０および９２の位置ずれが発生しやすい。位置ずれが発生すると、隣の半田ボール９４同士が接触することが起こりうる。

本発明は上記課題に鑑みなされたものであり、複数の半導体装置を安定して積層することが可能な半導体装置およびその製造方法を提供することを目的とする。

本発明は、半導体チップと、前記半導体チップを封止し第１貫通孔を有する樹脂部と、前記半導体チップと電気的に接続され、前記樹脂部を貫通し前記第１貫通孔の内面の上端と下端との間に連続するように設けられた貫通電極と、を具備し、前記第１貫通孔内には前記樹脂部の上面に相当する面と下面に相当する面との間に連続して設けられた空洞が形成されていることを特徴とする半導体装置である。本発明によれば、簡単に半導体装置の積層が可能となる。よって、複数の半導体装置を安定して積層し、実装密度を高めることができる。

上記構成において、前記貫通電極は、前記第１貫通孔が前記樹脂部の上面に相当する面上で閉じるように形成されている構成とすることができる。この構成によれば、貫通電極の製造工程を簡略化することができる。

上記構成において、前記貫通電極の上面が開口している構成とすることができる。この構成によれば、半導体装置を簡単に積層することができる。

上記構成において、前記貫通電極は、前記樹脂部の上面と平坦な上面を有する構成とすることができる。この構成によれば、半導体装置を低背化することが可能となる。

上記構成において、前記貫通電極の上面は前記樹脂部の上面より高く、前記貫通電極の上面で画定される開口の断面は、前記樹脂部の上面に相当する面で画定される前記空洞の断面より小さい構成とすることができる。

上記構成において、前記貫通電極は、リードフレームのリードからなる構成とすることができる。この構成によれば、リードから貫通電極を形成できる。

上記構成において、第２貫通孔を有し、前記半導体チップを搭載する絶縁性基板を具備し、前記第１貫通孔と前記第２貫通孔とが連通し、前記貫通電極は前記樹脂部および前記絶縁性基板を貫通するように設けられている構成とすることができる。この構成によれば、基板上に半導体チップを搭載する半導体装置においても複数の半導体装置を安定して積層することができる。

本発明は、複数の上記半導体装置が積層され、前記複数の半導体装置のそれぞれの貫通電極が接触していることを特徴とする半導体装置である。本発明によれば、複数の半導体装置を安定して積層し、実装密度を高めることができる。

本発明は、複数の上記半導体装置が積層され、前記複数の半導体装置にそれぞれ設けられた空洞を貫通し、前記貫通電極と直接接することにより電気的に接続する導電性ピンを具備することを特徴とする半導体装置である。本発明によれば、熱処理を経ず半導体装置を積層できるため、より安定に半導体装置を積層することができる。

本発明は、複数の上記半導体装置が積層され、前記複数の半導体装置にそれぞれ設けられた空洞を貫通し、前記複数の半導体装置に電気的に接続する導電性ピンを具備することを特徴とする半導体装置である。

本発明は、貫通電極と半導体チップとを電気的に接続する工程と、前記半導体チップを封止し、貫通電極が樹脂部を貫通する第１貫通孔の内面の上端と下端との間に連続するように設けられ、前記第１貫通孔内には前記樹脂部の上面に相当する面と下面に相当する面との間に連続して設けられた空洞が形成されるように、前記樹脂部を形成する工程と、を有することを特徴とする半導体装置の製造方法である。発明によれば、簡単に半導体装置の積層が可能となる。よって、複数の半導体装置を安定して積層し、実装密度を高めることができる。

上記構成において、前記樹脂部を形成する工程は、前記貫通電極の上面が開口するように前記貫通電極の上部を除去する工程を含む構成とすることができる。

上記構成において、前記貫通電極の上部を除去する工程は、前記貫通電極の上面が前記樹脂部の上面と平坦となるように、前記貫通電極の上部を除去する工程である構成とすることができる。この構成によれば、半導体装置を低背化することが可能となる。

上記構成において、前記貫通電極の上部を除去する工程は、前記貫通電極の上面が前記樹脂部の上面より高く、前記貫通電極の上面で画定される開口の断面が前記樹脂部の上面に相当する面で画定される前記空洞の断面より小さくなるように、前記貫通電極の上部を除去する工程である構成とすることができる。

上記構成において、リードフレーム上に半導体チップを搭載する工程と、前記リードフレームのリードの一部を押圧し、前記リードから貫通電極を形成する工程と、を有する構成とすることができる。この構成によれば、リードから貫通電極を形成できる。

上記構成において、第２貫通孔を有する絶縁性基板上に前記半導体チップを搭載する工程を有し、前記樹脂部を形成する工程は、前記第１貫通孔と前記第２貫通孔とが連通し、前記貫通電極が前記樹脂部および前記絶縁性基板を貫通するように前記樹脂部を形成する工程である構成とすることができる。この構成によれば、基板上に半導体チップを搭載する半導体装置においても複数の半導体装置を安定して積層することができる。

本発明は、複数の上記半導体装置を、前記複数の半導体装置のそれぞれの貫通電極が接触するように積層する工程を有することを特徴とする積層半導体装置の製造方法である。本発明によれば、複数の半導体装置を安定して積層し、実装密度を高めることができる。

本発明は、複数の上記半導体装置を積層する工程と、導電性ピンと前記貫通電極とが直接接するように、前記複数の半導体装置にそれぞれ設けられた空洞に前記導電性ピンを貫通させる工程を有することを特徴とする積層半導体装置の製造方法である。本発明によれば、熱処理を経ず半導体装置を積層できるため、より安定に半導体装置を積層することができる。

本発明は、複数の上記半導体装置が複数積層する工程と、前記複数の半導体装置にそれぞれ設けられた空洞に導電性ピンを貫通させる工程と、前記導電性ピンと前記貫通電極とを電気的に接続する工程と、を有することを特徴とする積層半導体装置の製造方法である。

本発明によれば、簡単に半導体装置の積層が可能となる。よって、複数の半導体装置を安定して積層し、実装密度を高めることができる。

以下、図面を用い本発明に係る実施例について説明する。

図３（ａ）から図５（ｃ）を用い、実施例１に係る半導体装置の製造方法について説明する。図３（ａ）および図３（ｂ）を参照に、銅や鉄等からなるリード１０と半導体チップを搭載する搭載部１２からなるリードフレーム１１を準備する。

図４（ａ）および図４（ｂ）を参照に、金型５２上にリードフレーム１１の上面（半導体チップが搭載される面）を下に配置する。金型にはリード１０に凹部を形成するための穴５３が設けられている。リードフレーム１１の上面から押圧用の金型５０をリードに押圧する。金型５０は金型５２の穴５３内に嵌め込まれる。これにより、リード１０の下面（図４（ｂ）では上側の面）には凹部１５が形成され上面（図４（ｂ）では下側の面）には貫通電極１４（後述するように樹脂部を貫通する電極）が形成される。

図５（ａ）を参照に、リードフレーム１１の搭載部１２上にシリコンからなる半導体チップ２０を接着剤（不図示）を用いフェースアップ実装する。半導体チップ２０とリード１０とを金または銅からなるボンディングワイヤ２４を用い電気的に接続する。図５（ｂ）を参照に、金型５４上に半導体チップ２０を実装したリードフレーム１１を配置する。金型５４にはリード１０の凹部１５に対応する凸部５５が設けられている。例えば熱硬化型エポキシ樹脂をリードフレーム１１上に配置する。樹脂を加熱加圧しリード１０の貫通電極１４を例えば、フッ素系樹脂、ポリテトラフルオロエチレンからなるリリースフィルム５８を介し金型５６に当接する。柔らかいリリースフィルム５８を用いることにより、貫通電極１４の先端はリリースフィルム５８に埋没する。樹脂が硬化し、樹脂部２２が形成される。図５（ｃ）を参照に、金型５６をリリースフィルム５８から取り外す。金型５４を取り外す。樹脂部２２には、金型５４の凸部５５および貫通電極１４に対応する第１貫通孔１７が形成される。また、第１貫通孔１７内には貫通電極１４と樹脂部２２から画定される空洞１６が形成される。貫通電極１４の先端がリリースフィルム５８に埋没したため貫通電極１４の先端は樹脂部２２に覆われず、貫通電極１４の先端が樹脂部２２より突出する。ダイヤモンド砥石を用い樹脂部２２を切断し半導体装置１００を個片化する。露出しているリードフレーム１１に半田等を用いめっき処理を行う。さらに、空洞１６内に実施例２において貫通電極１４同士を接続するための錫銀銅等の半田を埋め込んでもよい。以上により、実施例１に係る半導体装置１００が完成する。

図６（ａ）は実施例１の下面図、図６（ｂ）は断面図である。図６（ａ）および図６（ｂ）を参照に、リードフレーム１１の搭載部１２上に半導体チップ２０が実装されている。半導体チップ２０は樹脂部２２にて封止されている。樹脂部２２には第１貫通孔１７が形成されている。第１貫通孔１７の内面には、第１貫通孔１７の内面の上端と下端との間に連続するように設けられた貫通電極１４が設けられている。第１貫通孔１７内には樹脂部２２の上面に相当する面と下面に相当する面との間に連続して設けられた空洞１６が形成されている。貫通電極１４と半導体チップ２０とはボンディングワイヤ２４により電気的に接続されている。貫通電極１４の先端は樹脂部２２の上面上で閉じている。

実施例１によれば、第１貫通孔１７の内面の上端と下端との間に連続するように貫通電極１４が設けられている。これにより、貫通電極１４により、樹脂部２２の上面と下面とを電気的に貫通する電極が形成できる。また、第１貫通孔１７内には樹脂部２２の上面に相当する面と下面に相当する面との間に連続して設けられた空洞１６が形成されている。これにより、後述する実施例２のように、簡単に半導体装置の積層が可能となる。よって、複数の半導体装置１００を安定して積層し、実装密度を高めることができる。

実施例２は実施例１に係る半導体装置を積層した積層半導体装置の例である。図７を参照に、実施例１に係る半導体装置１００ａから１００ｃに対し電気的試験を行う。半導体装置１００ａを半導体装置１００ｂおよび１００ｃ上に積層する。半導体装置１００ａの貫通電極１４の先端の閉じた部分が、半導体装置１００ｂの空洞１６に当接するように、半導体装置１００ａを半導体装置１００ｂに積層する。つまり、複数の半導体装置１００ａから１００ｃのそれぞれの貫通電極１４が接触するように、複数の半導体装置１００ａから１００ｃを積層する。貫通電極１４同士を半田等で機械的、電気的に接続させる。これにより、実施例２に係る積層半導体装置が完成する。

実施例２によれば、樹脂部２２を貫通する第１貫通孔１７の内面に設けられた貫通電極１４が樹脂部２２の上面より上で閉じており、上部の半導体装置１００ａの突起した貫通電極１４の先端が下部の半導体装置１００ｂの空洞１６内に嵌めこまれる。これにより、上下の半導体装置１００ａおよび１００ｂの位置決めが容易となる。よって、半導体装置を安定に積層することができる。また、半導体チップ２０に電気的に接続した貫通電極１４が樹脂部２２から露出しているため、個々の半導体装置を積層する前に電気的に試験することができる。

実施例３は、貫通電極の断面形状が実施例１および実施例２と異なる例である。図８（ａ）および図８（ｂ）を参照に、実施例１の図４（ａ）および図４（ｂ）と同様に、穴部５３ａを有する金型５２ａと押圧用の金型５０ａを用い、リードに貫通電極１４ａおよび凹部１５ａを形成する。金型５０ａは、実施例１の金型５０に比べ、先端に行くにつれ幅が狭くなる金型である。その後、実施例１の図５（ａ）から図５（ｃ）と同じ工程を行い半導体装置１０２を形成する。図８（ｃ）を参照に、半導体装置１０２ａから１０２ｃを積層し、実施例３に係る積層半導体装置が完成する。

実施例３に係る半導体装置は、貫通電極１４ａ、空洞１６ａおよび第１貫通孔１７ａが先端に行くにつれ幅が狭くなるような断面形状を有している。これにより、半導体装置１０２ａから１０２ｃを積層する際に、貫通電極１４ａが重なり易くなる。よって、より安定に半導体装置１０２ａから１０２ｃを積層することができる。

実施例４は、貫通電極の上面が樹脂部の上面と平坦な例である。図９（ａ）から図９（ｄ）を参照に、実施例４に係る半導体装置の製造方法について説明する。図９（ａ）を参照に、実施例１の図３（ａ）から図５（ａ）の工程を行う。実施例１の図５（ｂ）と異なり、リリースフィルム５８を用いない。その他の構成は図５（ｂ）と同じである。図９（ｂ）を参照に、金型５４および５６を取り外す。貫通電極１４が樹脂部２３に埋没するように樹脂部２３が形成される。これにより、樹脂部２３の空洞１９は樹脂部２３を貫通していない。図９（ｃ）を参照に、樹脂部２３の上面を、貫通電極１４の先端が除去されるように研磨する。これにより、貫通電極１４ｂは分離され、空洞１９は樹脂部２２ｂを貫通し第１貫通孔１７ｂとなる。また、第１貫通孔１７ｂ内には樹脂部２２ｂの上面に相当する面と下面に相当する面との間に連続して設けられた空洞１６ｂが形成される。さらに、貫通電極１４ｂは、貫通電極１４ｂの上面に開口が設けられている。また、貫通電極１４ｂの上面は樹脂部２２ｂの上面と平坦となる。露出しているリードフレーム１１表面に半田等をめっきする。樹脂部２２を個片化し半導体装置１０４が完成する。

図９（ｄ）を参照に、複数の半導体装置１０４ａから１０４ｃを積層する。積層は、第１貫通孔１７ｂに導電性の例えば銅からなる接続ピン２８を通し、例えば半田等（不図示）を用い電気的、機械的に貫通電極１４ｂと接続ピン２８とを接続する。これにより、実施例４に係る積層半導体装置が完成する。

実施例４によれば、空洞１６ｂ内に接続ピン２８を通すため、上下の半導体装置１０４ａから１０４ｃ同士の位置ずれを抑制することができる。

図１０（ａ）から図１０（ｃ）は、実施例５に係る半導体装置の製造方法である。図１０（ａ）を参照に、実施例１の図３（ａ）から図５（ｂ）と同じ工程を行う。図１０（ｂ）を参照に、実施例１の図５（ｃ）と同様に、貫通電極１４の先端が樹脂部２２から突出している。図１０（ｃ）を参照に、貫通電極１４の先端を樹脂部２２まで研磨する。これにより、第１貫通孔１７ｂは貫通電極１４ｂの上面で開口している。また、貫通電極１４ｂの上面は樹脂部２２ｂの上面と平坦となる。その後、実施例４の図９（ｃ）から図９（ｄ）と同じ工程を行う。これにより、実施例５に係る半導体装置が完成する。

樹脂部２２を形成する際に、実施例４の図９（ｃ）および実施例５の図１０（ｃ）ように、貫通電極１４の上面が開口するように貫通電極１４の上部を除去する。これにより、接続ピンを挿入する第１貫通孔１７ｂを形成することができる。

貫通電極１４の上部の除去は、貫通電極１４ｂの上面が樹脂部２２の上面と平坦となるように、貫通電極１４の上部を除去することができる。これにより、半導体装置を低背化することが可能となる。実施例４の図９（ｂ）のように、貫通電極１４を樹脂部２３に埋没させ、図９（ｃ）のように貫通電極１４および樹脂部２３を研磨してもよし、貫通電極１４の先端を樹脂部２３から突出させ、貫通電極１４を研磨してもよい。

実施例１から実施例５のように、リードフレーム１１のリード１０の一部を押圧し、リード１０から貫通電極１４を形成することができる。これにより、貫通電極１４を簡単に形成することができる。

実施例６は、貫通電極として専用ピンを用いる例である。図１１（ａ）から図１３（ｃ）を用い、実施例６に係る半導体装置の製造方法について説明する。図１１（ａ）を参照に、例えば膜厚が０．１ｍｍから０．４μｍのガラスエポキスからなる絶縁性基板３０に、孔径が約０．４ｍｍの第２貫通孔６０を形成する。孔径は０．３ｍｍ以上が好ましい。図１１（ｂ）を参照に、基板３０上に接着剤２９を用い半導体チップ２０を搭載する。図１１（ｃ）を参照に、第２貫通孔６０に貫通ピン３２を挿入する。貫通ピン３２の貫通電極３４の外径は基板３０の第２貫通孔６０よりやや大きい。これにより、貫通ピン３２は基板３０に固定される。

図１２（ａ）は、貫通ピン３２の上面図、図１２（ｂ）は断面図である。貫通ピン３２は例えばリン青銅（表面に金または銅のめっき処理を施してもよい）からなり、貫通電極３４とツバ３１により構成されている。貫通電極３４の先端３５は閉じられており、貫通ピン３２は貫通電極３４内に空洞３６を有している。ツバ３１は、貫通ピン３２が基板３０の第２貫通孔６０に挿入された際のストッパとなり、かつ半導体チップ２０と接続されるボンディングワイヤを接続するパッドとなる。ツバ３１の外径φ１は、半導体装置の小型化のため１ｍｍ以下が好ましい。貫通電極３４の外径φ２は基板３０の第１貫通孔３７より２から８μｍ大きいことが好ましく、０．３ｍｍ以上が好ましい。貫通電極３４の内径、つまり空洞３６の径φ３は、φ２より０．１ｍｍ程度小さいことが好ましい。例えば、φ１＝０．９ｍｍ、φ２＝０．４ｍｍ、φ３＝０．３ｍｍとすることができる。

図１３（ａ）を参照に、半導体チップ２０と貫通ピン３２のツバ３１とをボンディングワイヤ２４を用い接続する。これにより、貫通電極３４と半導体チップ２０とが電気的に接続される。図１３（ｂ）を参照に、半導体チップ２０およびボンディングワイヤ２４を熱硬化型エポキシ樹脂を用い封止し、樹脂部２２を形成する。樹脂部２２の形成は、実施例１の図５（ｂ）のようにリリースフィルムを用いることにより、貫通電極３４の先端３５が突出するよう形成する。貫通電極３４により、樹脂部２２を貫通する第１貫通孔３７が形成される。これにより、第１貫通孔３７と第２貫通孔６０とが連通し、貫通電極３４が樹脂部２２および基板３０を貫通するように樹脂部２２が形成される。図１３（ｃ）を参照に、ダイヤモンド砥石を用い、樹脂部２２および基板３０を切断し、半導体装置１１０を個片化する。以上により実施例６に係る半導体装置が完成する。

図１４（ａ）は実施例６に係る半導体装置の上面図。図１４（ｂ）は断面図である。図１４（ａ）および図１４（ｂ）を参照に、基板３０上に接着剤２９を介し半導体チップ２０が搭載されている。基板３０に貫通ピン３２が固定されている。半導体チップ２０と貫通ピン３２のツバ３１とはボンディングワイヤ２４で電気的に接続されている。半導体チップ２０とボンディングワイヤ２４とは、樹脂部２２に封止されている。貫通電極３４の先端が樹脂部２２から突出している。貫通電極３４の先端３５は樹脂部２２の上面上で閉じている。

実施例６によれば、第１貫通孔３７および第２貫通孔６０の内面の上端と下端との間に連続するように貫通電極３４が設けられている。これにより、貫通電極３４により、半導体装置１１０の上面と下面とを電気的に貫通する電極が形成できる。また、第１貫通孔３７および第２貫通孔６０が設けられているため、後述する実施例７のように、簡単に半導体装置の積層が可能となる。よって、複数の半導体装置１１０を安定して積層し、実装密度を高めることができる。

実施例７は、実施例６に係る半導体装置を積層した積層半導体装置の例である。図１５（ａ）を参照に、半導体装置１１０ａから１１０ｃを、貫通電極３４がそれぞれ重なるように積層する。導電性ピン４０がそれぞれの貫通電極３４と直接接するように、導電性ピン４０を複数の半導体装置１１０ａから１１０ｃにおける貫通電極３４内の空洞３６を貫通させる。これにより、貫通電極３４の先端において、導電性ピン４０が貫通電極３４と直接接触し、電気的に接続し機械的に固定される。よって、貫通電極３４同士を接続するための半田等を用いなくてもよく、熱処理を経ず半導体装置１１０ａから１１０ｃを積層することができる。半導体装置１１０が熱処理を経ると、機械的に歪んだり、電気的特性が劣化することがある。実施例７によれば、熱処理を経ず半導体装置を積層できるため、より安定に半導体装置を積層することができる。さらに、半導体装置１１０ａから１１０ｃは、導電性ピン４０と半田等で固定されていないため、容易に取り外すことができる。よって、半導体装置の交換や再測定を容易に行うことができる。

図１５（ｂ）を参照に、導電性ピン４０の先端に半田等からなる外部端子４４を形成してもよい。外部端子４４により、実施例７に係る半導体装置を実装基板等にフリップチップボンディングすることができる。

実施例８は、貫通電極の上部を除去する例である。図１６（ａ）を参照に、実施例６の図１１（ａ）から図１３（ｂ）までの工程を行う。貫通電極３４ａの上部を研磨により除去する。このとき、樹脂部２２の上面までは研磨しない。図１６（ｂ）を参照に、樹脂部２２および基板３０を切断し、半導体装置１１２を個片化する。以上により、実施例８に係る半導体装置が完成する。

図１７は、実施例８に係る半導体装置の断面図である。貫通電極３４の上面は樹脂部２２の上面より高く、貫通電極３４の上面で画定される開口の断面６０は、樹脂部２２の上面に相当する面で画定される空洞３６ａの断面６２より小さい。

実施例８によれば、貫通電極３４の上面が開口しているため、実施例７のように半導体装置１１２を積層させた際、導電性ピン４０が貫通電極３４の先端を突き破らなくてもよい。よって、容易に導電性ピン４０を複数の半導体装置１１２のそれぞれの貫通電極３４を貫通することができる。また、貫通電極３４の上面で画定される開口の断面６０は、樹脂部２２の上面に相当する面で画定される空洞３６ａの断面６２より小さい。これにより、導電性ピン４０が貫通電極４を貫通することにより、導電性ピン４０が貫通電極３４と直接接触し、導電性ピン４０と貫通電極３４とを電気的機械的に接続できる。導電性ピン４０と貫通電極３４とを電気的機械的に接続するためには、貫通電極３４の上面で画定される開口の断面６０は、導電性ピン４０の断面より小さいことが好ましい。

実施例９は、貫通電極の上面が樹脂部の上面に対し平坦な例である。図１８（ａ）を参照に、実施例９の図１１（ａ）から図１３（ｂ）までの工程を行う。貫通電極３４ｂの上部を研磨により除去する。このとき、貫通電極３４ｂの上面が樹脂部２２の上面と平坦となるように、貫通電極３４ｂの上部を除去する。図１８（ｂ）を参照に、樹脂部２２および基板３０を切断し、半導体装置１１４を個片化する。以上により、実施例９に係る半導体装置が完成する。

図１９は、実施例９に係る半導体装置の断面図である。貫通電極３４の上面と樹脂部２２の上面とが平坦となっている。貫通電極３４ｂ内の空洞３６ｂの断面はほぼ一様である。実施例９によれば、半導体装置を低背化することが可能となる。

実施例１０は、実施例９に係る半導体装置を積層する積層半導体装置の例である。図２０（ａ）を参照に、半導体装置１１４ａから１１４ｃを、貫通電極３４がそれぞれ重なるように積層する。導電性ピン４０を複数の半導体装置１１４ａから１１４ｃにおける貫通電極３４が有する空洞３６ｂに貫通させる。導電性ピン４０と貫通電極３４とを半田等の導電体４２を用い電気的に接続する。

図２０（ｂ）のように、導電性ピン４０の先端に半田等の外部端子４４を形成してもよい。

実施例６から実施例１０のように、基板上に半導体チップを搭載し、リードの代わりに貫通ピン３２を用い、貫通電極を形成してもよい。

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

図１は従来例１に係る半導体装置の断面図である。 図２は従来例２に係る半導体装置の断面図である。 図３（ａ）および図３（ｂ）は、実施例１に係る半導体装置の製造工程を示した図（その１）であり、図３（ａ）は上面図、図３（ｂ）はＡ−Ａ断面図である。 図４（ａ）および図４（ｂ）は、実施例１に係る半導体装置の製造工程を示した図（その２）であり、図４（ａ）は上面図、図４（ｂ）はＡ−Ａ断面図である。 図５（ａ）から図５（ｃ）は実施例１に係る半導体装置の製造工程を示した図（その３）である。 図６（ａ）は実施例１に係る半導体装置の下面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ断面図である。 図７は実施例２に係る半導体装置の製造工程を示す断面図である。 図８（ａ）から図８（ｃ）は実施例３に係る半導体装置の製造工程を示す断面図であり、図８（ａ）は上面図、図８（ｂ）および図８（ｂ）はＡ−Ａ断面図である。 図９（ａ）から図９（ｄ）は実施例４に係る半導体装置の製造工程を示す断面図である。 図１０（ａ）から図１０（ｃ）は実施例５に係る半導体装置の製造工程を示す断面図である。 図１１（ａ）から図１１（ｃ）は実施例６に係る半導体装置の製造工程を示す断面図（その１）である。 図１２（ａ）は貫通ピンの上面図、図１２（ｂ）は断面図である。 図１３（ａ）から図１３（ｃ）は実施例６に係る半導体装置の製造工程を示す断面図（その２）である。 図１４（ａ）は実施例６に係る半導体装置の上面図、図１４（ｂ）は断面図である。 図１５（ａ）および図１５（ｂ）は実施例７に係る半導体装置の断面図である。 図１６（ａ）および図１６（ｂ）は実施例８に係る半導体装置の製造工程を示す断面図である。 図１７は実施例８に係る半導体装置の断面図である。 図１８（ａ）および図１８（ｂ）は実施例９に係る半導体装置の製造工程を示す断面図である。 図１９は実施例９に係る半導体装置の断面図である。 図２０（ａ）および図２０（ｂ）は実施例１０に係る半導体装置の断面図である。

符号の説明

１０ リード
１１ リードフレーム
１２ 搭載部
１４ 貫通電極
１５ 凹部
１６ 空洞
１７ 第１貫通孔
２０ 半導体チップ
２２ 樹脂部
２４ ボンディングワイヤ
２８ 導電性ピン
３０ 絶縁性基板
３２ 貫通ピン
３４ 貫通電極
３６ 空洞
３７ 第１貫通電極
４０ 導電性ピン
６０ 第２貫通孔

Claims (19)

1. 半導体チップと、
   前記半導体チップを封止し第１貫通孔を有する樹脂部と、
   前記半導体チップと電気的に接続され、前記樹脂部を貫通し前記第１貫通孔の内面の上端と下端との間に連続するように設けられた貫通電極と、
   を具備し、
   前記第１貫通孔内には前記樹脂部の上面に相当する面と下面に相当する面との間に連続して設けられた空洞が形成されていることを特徴とする半導体装置。
2. 前記貫通電極は、前記第１貫通孔が前記樹脂部の上面に相当する面上で閉じるように形成されていることを特徴とする請求項１記載の半導体装置。
3. 前記貫通電極の上面が開口していることを特徴とする請求項１記載の半導体装置。
4. 前記貫通電極は、前記樹脂部の上面と平坦な上面を有することを特徴とする請求項３記載の半導体装置。
5. 前記貫通電極の上面は前記樹脂部の上面より高く、前記貫通電極の上面で画定される開口の断面は、前記樹脂部の上面に相当する面で画定される前記空洞の断面より小さいことを特徴とする請求項３記載の半導体装置。
6. 前記貫通電極は、リードフレームのリードからなることを特徴とする請求項１から５のいずれか一項記載の半導体装置。
7. 第２貫通孔を有し、前記半導体チップを搭載する基板を具備し、
   前記第１貫通孔と前記第２貫通孔とが連通し、前記貫通電極は前記樹脂部および前記基板を貫通するように設けられていることを特徴とする請求項１から５のいずれか一項記載の半導体装置。
8. 請求項１または６記載の複数の半導体装置が積層され、
   前記複数の半導体装置のそれぞれの貫通電極が接触していることを特徴とする積層半導体装置。
9. 請求項２または５記載の複数の半導体装置が積層され、
   前記複数の半導体装置にそれぞれ設けられた空洞を貫通し、前記貫通電極と直接接することにより前記貫通電極と電気的に接続する導電性ピンを具備することを特徴とする積層半導体装置。
10. 請求項４項に記載の複数の半導体装置が積層され、
    前記複数の半導体装置にそれぞれ設けられた空洞を貫通し、前記複数の半導体装置に電気的に接続する導電性ピンを具備することを特徴とする積層半導体装置。
11. 貫通電極と半導体チップとを電気的に接続する工程と、
    前記半導体チップを封止し、貫通電極が樹脂部を貫通する第１貫通孔の内面の上端と下端との間に連続するように設けられ、前記第１貫通孔内には前記樹脂部の上面に相当する面と下面に相当する面との間に連続して設けられた空洞が形成されるように、前記樹脂部を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
12. 前記樹脂部を形成する工程は、前記貫通電極の上面が開口するように前記貫通電極の上部を除去する工程を含むことを特徴とする請求項１１記載の半導体装置の製造方法。
13. 前記貫通電極の上部を除去する工程は、前記貫通電極の上面が前記樹脂部の上面と平坦となるように、前記貫通電極の上部を除去する工程であることを特徴とする請求項１２記載の半導体装置の製造方法。
14. 前記貫通電極の上部を除去する工程は、前記貫通電極の上面が前記樹脂部の上面より高く、前記貫通電極の上面で画定される開口の断面が前記樹脂部の上面に相当する面で画定される前記空洞の断面より小さくなるように、前記貫通電極の上部を除去する工程であることを特徴とする請求項１２記載の半導体装置の製造方法。
15. リードフレーム上に半導体チップを搭載する工程と、
    前記リードフレームのリードの一部を押圧し、前記リードから貫通電極を形成する工程と、
    を有することを特徴とする請求項１１から１４のいずれか一項記載の半導体装置の製造方法。
16. 第２貫通孔を有する基板上に前記半導体チップを搭載する工程を有し、
    前記樹脂部を形成する工程は、前記第１貫通孔と前記第２貫通孔とが連通し、前記貫通電極が前記樹脂部および前記基板を貫通するように前記樹脂部を形成する工程であることを特徴とする請求項１１から１４のいずれか一項記載の半導体装置の製造方法。
17. 請求項１または６記載の複数の半導体装置を、前記複数の半導体装置のそれぞれの貫通電極が接触するように積層する工程を有することを特徴とする積層半導体装置の製造方法。
18. 請求項２または５記載の複数の半導体装置を積層する工程と、
    導電性ピンと前記貫通電極とが直接接するように、前記複数の半導体装置にそれぞれ設けられた空洞に前記導電性ピンを貫通させる工程を有することを特徴とする積層半導体装置の製造方法。
19. 請求項４項に記載の複数の半導体装置が複数積層する工程と、
    前記複数の半導体装置にそれぞれ設けられた空洞に導電性ピンを貫通させる工程と、
    前記導電性ピンと前記貫通電極とを電気的に接続する工程と、を有することを特徴とする積層半導体装置の製造方法。

Images