JP2008158378A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】画素回路の簡素化に伴って生じる画素間の発光輝度のムラを抑制可能な表示装置を提供する。
【解決手段】制御用スキャナ１０４は、信号線ＤＴＬ１が基準電位にある時間帯でサンプリング用トランジスタＴｒｓを導通させ、駆動用トランジスタＴｒｄのゲートｇに基準電位を印加するとともに、給電線ＤＳＬ１から低電位を駆動用トランジスタＴｒｄのソースｓにセットする。その後電源スキャナ１０５は、給電線ＤＳＬ１を低電位から高電位に切り換えて、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに書き込む。その際、発光素子ＥＬの発光開始直前における駆動用トランジスタＴｒｄのソース電位が、発光素子ＥＬの閾電圧を越えないように、あらかじめ信号線ＤＴＬ１の基準電位及び給電線の低電位を設定する。
【選択図】図２

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。

上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にした表示装置及びその駆動方法を提供することを一般的な目的とする。特に、画素回路の簡素化に伴って生じる画素間の発光輝度のムラを抑制可能な表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備えている。前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備えている。前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含む。前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している。ここで、前記電源スキャナは、所定のタイミングで該給電線を第１電位から第２電位に切り換え、前記制御用スキャナは、該信号線が基準電位にある時間帯で該走査線に制御信号を供給して該サンプリング用トランジスタを導通させ、該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該給電線から第２電位を該駆動用トランジスタのソースにセットし、続いて前記電源スキャナは、該信号線が基準電位にある時間帯で、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むよう動作し、続いて前記制御用スキャナは、該信号線が信号電位にある時間帯で該走査線に制御信号を供給して該サンプリング用トランジスタを導通させ該信号電位をサンプリングして該保持容量に書き込み、且つ該保持容量に信号電位が保持されたタイミングで走査線に対する制御信号の印加を解除し該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持容量に保持されたされた信号電位に応じて駆動電流を該発光素子に流し、前記発光素子は駆動電流に応じて発光を開始するとともに、該駆動用トランジスタのソース電位の変動に伴ってゲート電位が連動しゲートとソース間の電圧を一定に維持する。特徴事項として、該発光素子の発光開始直前における該駆動用トランジスタのソース電位が、該発光素子の閾電圧を越えないように、あらかじめ該信号線の基準電位及び給電線の第２電位を設定する。なお、前記サンプリング用トランジスタは、該保持容量に信号電位を保持する際、該駆動用トランジスタの移動度に対する補正を信号電位に加えている。

本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの閾電圧補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）を備えており、望ましくはさらに各画素が駆動用トランジスタの移動度補正機能も備えており、高品位の画質を得ることが出来る。従来この様に多様な補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では電源電圧及び信号線電位をスイッチングすることにより構成素子数を２個のトランジスタと１個の容量まで削減し、画素のレイアウト面積を小さくすることが可能である。これにより高品位且つ高精細なフラットディスプレイを提供することが出来る。

ところで素子数を削減しながら多様な補正機能を実現しようとすると、給電線や信号線の電位設定や制御シーケンスが微妙且つ複雑になる。これにより場合によっては画素間で発光輝度にムラが生じ、画品位を損なう恐れがある。そこで本発明は特に信号線の基準電位及び給電線の第２電位を適切に設定することで、画素間に発光輝度のムラが現れないようにしている。具体的には、発光素子の発光開始直前における駆動用トランジスタのソース電位が、発光素子の閾電圧を超えないように、予め信号線の基準電位及び給電線の第２電位を設定している。仮に駆動用トランジスタのソース電位が発光素子の閾電圧を超えるような設定であると、信号書き込みの段階で駆動用トランジスタのゲート／ソース間電圧の拡張が生じ、その分駆動用トランジスタの電流供給量が上がるので、発光輝度の増大化をもたらす。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる表示装置の全体構成を示すブロック図である。図示するように本表示装置１００は画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１〜ＷＳＬｍと、列状の信号線ＤＴＬ１〜ＤＴＬｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された給電線ＤＳＬ１〜ＤＳＬｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１〜ＷＳＬｍに順次制御信号を供給して画素１０１を行単位で線順次走査する制御用スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各給電線ＤＳＬ１〜ＤＳＬｍに第１電位（高電位）と第２電位（低電位）で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１〜ＤＴＬ１ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。なお本例では、ライトスキャナ１０４を一対設け、画素アレイ部１０２の左右両端に配している。画素アレイ部１０２に配した走査線ＷＳＬを左右両側からライトスキャナ１０４で同時に駆動して、制御信号の伝播遅延に伴うタイミングのずれを抑制するようにしている。同様に電源スキャナ１０５も画素アレイ部１０２の左右両側に設け、給電線ＤＳＬを左右から同時に駆動して、十分な給電量を確保している。

図２は、図１に示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。なお理解を容易にするため、図２は、画素アレイ部１０２の１行目で１列目に位置する画素回路１０１のみを表してある。本画素回路１０１は、発光素子ＥＬと、サンプリング用トランジスタＴｒｓと、駆動用トランジスタＴｒｄと、保持容量Ｃｓとを含む。発光素子ＥＬは例えば有機ＥＬデバイスからなり、アノードとカソードを備えた二端子型である。この発光素子ＥＬは所定の閾電圧を有しており、カソード電位に対してアノード電位がこの閾電圧を超えた時点で電流が流れ発光を開始する。

サンプリング用トランジスタＴｒｓは、そのゲートが走査線ＷＳＬ１に接続しそのソース及びドレインの一方が信号線ＤＴＬ１に接続し、他方が駆動用トランジスタＴｒｄのゲートｇに接続している。駆動用トランジスタＴｒｄは、そのソースｓ及びドレインｄの一方が発光素子ＥＬのアノードに接続し、他方が給電線ＤＳＬ１に接続している。本例は駆動用トランジスタＴｒｄがＮチャネル型であり、ドレインｄ側が給電線ＤＳＬ１に接続し、ソースｓ側が発光素子ＥＬのアノード側に接続している。なお発光素子ＥＬのカソードは所定の電位に設置されている。保持容量Ｃｓは、駆動用トランジスタＴｒｄのソースｓとゲートｇの間に接続しており、駆動用トランジスタＴｒｄのゲートｇに印加されるゲート電圧Ｖｇｓを保持する構成となっている。駆動用トランジスタＴｒｄは基本的に飽和領域で動作し、Ｖｇｓが駆動用トランジスタＴｒｄの閾電圧Ｖｔｈを超えた段階でＶｇｓに応じた駆動電流（ドレイン電流）Ｉｄｓを発光素子ＥＬに供給する。

電源スキャナ１０５は、所定のタイミングで給電線ＤＳＬを第１電位（高電位）から第２電位（低電位）に切換える。制御用スキャナ（ライトスキャナ）１０４は、信号線ＤＴＬ１が基準電位にある時間帯で走査線ＷＳＬ１に制御信号を供給してサンプリング用トランジスタＴｒｓを導通させ、信号線ＤＴＬ１から基準電位を駆動用トランジスタＴｒｄのゲートｇに印加すると共に、給電線ＤＳＬ１から第２電位（低電位）を駆動用トランジスタＴｒｄのソースｓにセットする。続いて電源スキャナ１０５は、信号線ＤＴＬ１が基準電位にある時間帯で、給電線ＤＳＬ１を第２電位（低電位）から第１電位（高電位）に切換えて、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに書き込むように動作する。保持容量Ｃｓに書き込まれたこの電圧は、駆動用トランジスタＴｒｄの閾電圧をキャンセルする働きをする。これにより、各画素１０１の駆動用トランジスタＴｒｄは閾電圧のばらつきをキャンセルすることが出来る。続いて制御用スキャナ１０４は、信号線ＤＴＬ１が信号電位にある時間帯で走査線ＷＳＬ１に制御信号を供給してサンプリング用トランジスタＴｒｓを導通させ信号電位をサンプリングして保持容量Ｃｓに書き込む。さらに保持容量Ｃｓに信号電位が保持されたタイミングで走査線ＷＳＬ１に対する制御信号の印加を解除し、サンプリング用トランジスタＴｒｓを非道通状態にして駆動用トランジスタＴｒｄのゲートｇを信号線ＤＴＬ１から電気的に切り離す。

駆動用トランジスタＴｒｄは、第１電位（高電位）にある給電線ＤＳＬ１から電流の供給を受け保持容量Ｃｓに保持された信号電位に応じて駆動電流を発光素子ＥＬに流す。発光素子ＥＬは駆動電流に応じて発光を開始すると共に、駆動用トランジスタＴｒｄのソース電位の変動に伴ってゲート電位が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持する。これはいわゆるブートストラップ動作であり、発光素子ＥＬの電流／電圧特性の経時変化にかかわらず、駆動用トランジスタＴｒｄは常に定電流源として動作し、Ｖｇｓに応じた駆動電流を発光素子ＥＬに供給することが出来る。換言すると、発光素子ＥＬの電流／電圧特性の経時変化によってアノード電位（駆動用トランジスタＴｒｄのソース電位）が変動しても、駆動用トランジスタＴｒｄはその影響を受けることなくＶｇｓに応じた定電流を発光素子ＥＬに供給することが出来る。なおサンプリング用トランジスタＴｒｄは、保持容量Ｃｓに信号電位を保持する際、駆動用トランジスタＴｒｄの移動度μに対する補正を信号電位に加えている。

本発明の特徴事項として、発光素子ＥＬの発光開始直前における駆動用トランジスタＴｒｄのソース電位が発光素子ＥＬの閾電圧を超えないように、予め信号線ＤＴＬの基準電位及び給電線ＤＳＬの第２電位（低電位）を設定している。素子数を削減しながら多様な補正機能を実現しようとすると、上述のように給電線や信号線の電位設定や制御シーケンスが微妙且つ複雑になる。これにより場合によっては画素間で発光輝度にムラが生じ、画品位を損なう恐れがある。そこで本発明は特に信号線の基準電位及び給電線の第２電位を適切に設定することで、画素間に発光輝度のムラが現れないようにしている。即ち、発光素子の発光開始直前における駆動用トランジスタのソース電位が、発光素子の閾電圧を超えないように、予め信号線の基準電位及び給電線の第２電位を設定している。仮に駆動用トランジスタのソース電位が発光素子の閾電圧を超えるような設定であると、信号書き込みの段階で駆動用トランジスタのゲート／ソース間電圧の拡大化が生じ、その分駆動用トランジスタの電流供給量が上がるで、発光輝度の過大化をもたらす。

図３は、図２に示した画素回路１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳＬ１の電位変化、給電線ＤＳＬ１の電位変化及び信号線ＤＴＬ１の電位変化を表してある。走査線ＷＳＬ１の電位変化は、サンプリング用トランジスタＴｒｓのゲートに印加される制御信号ＷＳを表している。図示するようにこの制御信号ＷＳは３個のパルス列からなり、各パルスがＮチャネル型のサンプリング用トランジスタＴｒｓのゲートに入力するごとに、サンプリング用トランジスタＴｒｓが導通する。給電線ＤＳＬ１は高電位側の第１電位Ｖｃｃと低電位側の第２電位Ｖｉｎｉとの間で切換る。また信号線ＤＴＬ１の電位は、１水平周期（１Ｈ）ごとに信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとの間で切換る。図では信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとの間の電位差をＶｉｎで表してある。

図３のタイミングチャートは上述した走査線ＷＳＬ１、給電線ＤＳＬ１及び信号線ＤＴＬ１の電位変化と並行に、駆動用トランジスタＴｒｄのゲート電位及びソース電位の変化も表してある。なお、ゲート電位とソース電位の差を表すゲート電圧Ｖｇｓは、丁度保持容量Ｃｓの両端に印加される電圧である。

まずタイミングＴ０で給電線ＤＳＬ１の電位を高電位Ｖｃｃから低電位Ｖｉｎｉに切換える。これにより駆動用トランジスタＴｒｄのソース電位は低電位Ｖｉｎｉまで落とされる。この低電位Ｖｉｎｉは発光素子ＥＬのカソード電位よりも低く設定されている。したがって発光素子ＥＬはこの時点でアノード側（即ち駆動用トランジスタＴｒｄのソース側）の方がカソード側よりも低くなるため、発光素子ＥＬに逆バイアスがかかる状態になる。

次にタイミングＴ１で走査線ＷＳＬ１をハイレベルにし、サンプリング用トランジスタＴｒｓをオンする。このとき信号線ＤＴＬ１は基準電位Ｖｏｆｓとなる。この様に信号線ＤＴＬ１が基準電位Ｖｏｆｓとなっているときにサンプリング用トランジスタＴｒｓをオンすることで、駆動用トランジスタＴｒｄのゲートｇはＶｏｆｓが書き込まれる。ここでＶｇｓ＝Ｖｏｆｓ−Ｖｉｎｉは、駆動トランジスタＴｒｄの閾電圧Ｖｔｈよりも十分大きく設定されている。したがってこの時点で駆動用トランジスタＴｒｄはオン状態に置かれる。

引き続き信号線ＤＴＬ１が基準電位Ｖｏｆｓにある時間のとき、タイミングＴ２で給電線ＤＳＬ１を低電位Ｖｉｎｉから高電位Ｖｃｃに切換える。このときサンプリング用トランジスタＴｒｓは依然としてオン状態であり、駆動用トランジスタＴｒｄのゲートｇはＶｏｆｓに固定されている。給電線ＤＳＬ１がタイミングＴ２でＶｉｎｉからＶｃｃに切換ると、駆動用トランジスタＴｒｄのゲートｇがＶｏｆｓに抑えられた状態で駆動用トランジスタＴｒｄのソースｓ／ドレインｄ間に駆動電流が流れる。しかしながらこの駆動電流は逆バイアス状態にある発光素子ＥＬには流れ込まず、もっぱら保持容量Ｃｓやその他の容量の充電に使われる。これにより駆動用トランジスタＴｒｄのソースｓの電位が上昇する。

この後タイミングＴ３で制御信号ＷＳがローレベルになりサンプリング用トランジスタＴｒｓがオフすると共に、信号線ＤＴＬ１が基準電位Ｖｏｆｓから信号電位Ｖｓｉｇに切換る。この様にして約Ｈ／２のＶｏｆｓの期間が終了し信号線ＤＴＬ１がＶｓｉｇに立上がる前にサンプリング用トランジスタＴｒｓをオフして、信号電位Ｖｓｉｇが保持容量Ｃｓに書き込まれるのを防ぐ。以上に説明したタイミングＴ２からＴ３までが１回目の閾電圧補正期間である。

タイミングＴ３から再びＨ／２だけ経過すると、タイミングＴ４で再び制御信号ＷＳがハイレベルとなってサンプリング用トランジスタＴｒｓがオンする。このタイミングＴ３からＴ４までの間は駆動用トランジスタＴｒｄのゲートｇが信号線ＤＴＬ１から切り離されているため、駆動用トランジスタＴｒｄはブートストラップ動作を行い、ゲートｇ及びソースｓの電位がそれぞれ上方にシフトする。タイミングＴ４では信号線ＤＴＬ１がＶｏｆｓの時間帯でサンプリング用トランジスタＴｒｓがオンするため、２回目の閾電圧補正期間に入り、駆動用トランジスタＴｒｄのゲートｇがＶｏｆｓで抑えられている一方、ソース電位が上昇していく。やがてＶｇｓがＶｔｈとなった所で駆動用トランジスタＴｒｄはカットオフする。カットオフしたときのＶｇｓの値は保持容量Ｃｓの両端に書き込まれる。即ち、閾電圧補正動作により、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が、保持容量Ｃｓに書き込まれることになる。図示の例では閾電圧補正動作を２回繰り返すことで閾電圧Ｖｔｈの書き込みを完了している。２回で足らない場合はさらに繰り返すことも出来る。逆に最初の閾電圧補正動作で十分Ｖｔｈを保持容量に書き込める場合は、さらに閾電圧補正動作を行う必要はない。

タイミングＴ５で再び信号線ＤＴＬ１がＶｏｆｓからＶｓｉｇに切換る一方、制御信号ＷＳがローレベルになってサンプリング用トランジスタＴｒｓがオフする。タイミングＴ４からタイミングＴ５までの期間が、上述した２回目の閾電圧補正期間である。

続いてタイミングＴ６からＴ７の期間で制御信号ＷＳが再びハイレベルとなり、サンプリング用トランジスタＴｒｓがオンする。この時点で、信号線ＤＴＬ１はＶｏｆｓからＶｓｉｇに切換っている。したがって導通状態にあるサンプリング用トランジスタＴｒｓを通ってＶｓｉｇが駆動用トランジスタＴｒｄのゲートｇに書き込まれる。よってこのタイミングＴ６‐Ｔ７が、信号電位の書き込み時間を規定している。この期間Ｔ６‐Ｔ７では、信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの差ＶｉｎがＶｔｈに足し込まれる形で保持容量Ｃｓに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃｓに保持された電圧から差し引かれる。

上述したようにこのサンプリング期間Ｔ６‐Ｔ７では、走査線ＷＳＬ１がハイレベルに遷移してサンプリング用トランジスタＴｒｓがオン状態となる。したがって駆動用トランジスタＴｒｄのゲート電位は信号電位Ｖｓｉｇとなる。ここで発光素子ＥＬは依然として逆バイアス状態にあるため、駆動用トランジスタＴｒｄのドレインｄとソースｓの間に流れる電流は、保持容量Ｃｓに流れ込み充電を開始する。したがって期間Ｔ６‐Ｔ７では、駆動用トランジスタＴｒｄのソース電位も上昇を開始し、やがて駆動用トランジスタＴｒｄのゲート電圧Ｖｇｓは、Ｖｉｎ＋Ｖｔｈ−ΔＶとなる。この様にしてＶｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほど駆動用トランジスタに流れる電流は大きくなり、ΔＶの絶対値も大きくなる。したがって信号電位のレベルに応じた移動度補正が行われる。またＶｉｎを一定とした場合、駆動用トランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことが出来る。

タイミングＴ７では走査線ＷＳＬ１がローレベルに戻り、サンプリング用トランジスタＴｒｓはオフ状態となる。これにより駆動用トランジスタＴｒｄのゲートｇは信号線ＤＴＬ１から切り離される。同時に駆動電流が発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位（即ち駆動用トランジスタＴｒｄのソース電位）は上昇する。発光素子ＥＬのアノード電位の上昇は、即ち駆動用トランジスタＴｒｄのソース電位の上昇に他ならない。駆動用トランジスタＴｒｄのソース電位が上昇すると、保持容量Ｃｓのブートストラップ動作により、駆動用トランジスタＴｒｄのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中駆動用トランジスタＴｒｄのゲート電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。このＶｇｓのうち、Ｖｉｎは映像信号の信号電位に応じた分であり、Ｖｔｈは駆動用トランジスタＴｒｄの閾電圧をキャンセルするための分であり、ΔＶは同じく駆動用トランジスタＴｒｄの移動度に対する補正項である。

図４は、本発明の原理を説明するためのグラフである。発明の背景を明らかにするため、このグラフは信号線電位や給電線電位を最適に設定する前の状態を表している。このグラフは、動作中の画素回路に含まれる駆動用トランジスタのゲートｇとソースｓの電位変化を表した波形図である。（Ａ）は駆動用トランジスタの閾電圧Ｖｔｈがほぼ平均の５Ｖにある画素の動作を表す一方、（Ｂ）は駆動用トランジスタの閾電圧Ｖｔｈが最低レベルの４Ｖにある場合を表している。いずれのグラフも、Ｖｔｈキャンセル動作から信号書き込み動作を通り発光動作に至る間のゲート電位及びソース電位の変化を表している。この例は発光素子ＥＬの閾電圧が５Ｖであり、信号線の基準電位Ｖｏｆｓは６Ｖであり、給電線の第２電位（低電位）Ｖｉｎｉは０Ｖに設定してある。Ｖｏｆｓ及びＶｉｎｉいずれも本発明の適用前で高めに設定されている。

まず画素（Ａ）の動作であるが、Ｖｔｈキャンセルの前の準備期間で、駆動用トランジスタＴｒｄのゲートｇはＶｏｆｓ＝６Ｖにセットされ、ソースｓはＶｉｎｉ０Ｖにセットされている。この時点でゲート電圧Ｖｇｓは６Ｖであり、駆動用トランジスタＴｒｄの閾電圧Ｖｔｈ＝５Ｖよりは大きく設定されている。なおソース電位０Ｖは、発光素子ＥＬの閾電圧５Ｖよりも十分低く設定されており、この時点で発光素子ＥＬは逆バイアス状態で電流は流れない。

続いてＶｔｈキャンセル動作に入ると、ゲートｇがＶｏｆｓ＝６Ｖで抑えられている一方ソース電位が上昇し、丁度Ｖｇｓ＝５Ｖとなった所で駆動用トランジスタがカットオフする。即ちＶｔｈキャンセル動作で、保持容量Ｃｓの両端に５Ｖが書き込まれる。

続いて信号書き込み動作に入る。なお図３に示したタイミングチャートでは信号書き込み動作の前にＶｔｈキャンセル動作を複数回繰り返して行っているが、本例では説明を簡略化するためＶｔｈキャンセル動作は１回のみで完了させている。信号書き込み動作であるが、ゲートｇに信号線から信号電位が書き込まれるため、駆動用トランジスタのゲート電位が上昇する。このとき駆動用トランジスタに流れる電流が保持容量側に負帰還されるため、ソースｓの電位も上昇する。この上昇分ΔＶが駆動用トランジスタの移動度μに対する補正量であり、図示の例はΔＶが４Ｖ弱となっている。ソース電位はＶｔｈキャンセル前で０Ｖ、Ｖｔｈキャンセル後で１Ｖとなっている。さらにこの信号書き込みでソース電位は１Ｖから４Ｖ弱だけ上昇するが、それでも信号書き込み動作が完了した時点でソース電位は発光素子ＥＬの閾電圧５Ｖよりはわずかに下回っている。

信号書き込みの後発光動作に入る。信号書き込みの完了した段階で保持容量Ｃｓに書き込まれたゲート電圧Ｖｇｓはそのまま固定され、駆動用トランジスタＴｒｄは定電流源として動作し、Ｖｇｓに応じた駆動電流を発光素子ＥＬに供給する。これにより発光素子ＥＬのアノード電位が上昇し、閾値５Ｖを超えた段階で電流が流れ始める。電流が流れるとアノード電位はさらに上昇するが、前述したブートストラップ動作によりＶｇｓは一定に保たれる。

続いて駆動用トランジスタの閾電圧Ｖｔｈが最低レベルの４Ｖにある画素（Ｂ）の動作を説明する。準備段階ではゲートｇがＶｏｆｓ＝６Ｖに設定され、ソースｓがＶｉｎｉ＝０Ｖに設定されている。Ｖｔｈキャンセル動作に入るとＶｇｓがＶｔｈ＝４Ｖになるまで、ソースｓの電位が上昇する。即ちＶｔｈキャンセル動作が終わった段階で、ソース電位が０Ｖから２Ｖに上昇する。さらに信号書き込み動作に入ると、信号線から供給される信号電位に応じてゲートｇの電位が上昇すると共に、ソースｓの電位も負帰還量としてΔ４Ｖ弱だけ上昇しようとする。しかしながら、ソース電位２ＶからΔＶ＝４Ｖ弱上昇しようとすると、３Ｖだけ上昇した段階でソース電位は発光素子ＥＬの閾電圧５Ｖに到達するため、頭打ちとなってしまう。即ち発光素子ＥＬのアノード電位が閾電圧５Ｖまで達すると発光素子ＥＬがオン状態となるためアノード電位の上昇（即ちソース電位の上昇）が頭打ちとなる。この様に信号書き込み動作ではゲートｇが信号電位にしたがって上昇する一方ソース電位が頭打ちとなるため、Ｖｇｓは画素（Ａ）の場合に比べ開いてしまう。これが輝度ムラ発生の要因となる。即ち画素Ａと画素Ｂに対して同じレベルの信号電位を書き込んでも、画素Ａに比べ画素ＢのＶｇｓが開いてしまうため、画素Ａよりも画素Ｂが明るく発光する。これが走査線（ライン）に沿った画素に現れるため、画面では筋ムラとなって現れ、画像品位を損なう。

図５は、本発明にしたがって対策をとった後の電位設定並びに画素の動作を示す波形図である。理解を容易にするため、図４に示した波形図と対応する表記を採用している。本発明では、Ｖｏｆｓ及びＶｉｎｉを十分に下げて、発光素子ＥＬが信号書き込み動作中にオン状態とならないようにしている。図５の例は、図４の状態から信号線の基準電位Ｖｏｆｓを３Ｖに下げ、給電線の第２電位Ｖｉｎｉを−３Ｖまで下げている。いずれも図４の状態から３Ｖ下げて図５の最適な設定にしている。これにより、駆動用トランジスタの閾電圧Ｖｔｈが平均値５Ｖの画素（Ａ）だけでなく、駆動用トランジスタの閾電圧Ｖｔｈが最低レベル４Ｖの画素（Ｂ）でも、発光素子ＥＬの早過ぎるターンオンが生じないようにしている。

例えば画素（Ｂ）であるが、閾電圧補正動作に入る前の準備段階で、駆動用トランジスタのゲート電位はＶｏｆｓ＝３Ｖに設定され、ソース電位はＶｉｎｉ＝−３Ｖに設定される。続いて閾電圧キャンセル動作に入ると、ゲートｇの電位は保持されたままソースｓの電位が上昇し、丁度Ｖｇｓ＝４Ｖとなった所でソース電位の上昇がストップする。このレベルは−１Ｖである。続いて信号書き込み動作に入ると、ゲートｇの電位が信号電位に応じて上昇すると共に、ソース電位も負帰還量ΔＶ＝４Ｖ弱だけ上昇する。信号書き込み動作が終わった段階で、ソースｓの電位は−１Ｖから３Ｖあたりまで上昇する。この３Ｖのレベルは発光素子ＥＬの閾電圧５Ｖよりも低い。したがって発光素子ＥＬの早過ぎるターンオンは起きず、ソース電位は頭打ちを受けることなく上昇可能である。よって書き込み動作が終わったタイミングＴ７で、駆動用トランジスタのソースｓとゲートｇとの間に現れるゲート電圧Ｖｇｓは、何ら拡張化を受けていない。閾電圧が通常の画素（Ａ）の場合のＶｇｓと等しい。したがって輝度にばらつきは現れない。この様に本発明は、発光素子ＥＬの発光開始直前（即ちタイミングＴ７）における駆動用トランジスタＴｒｄのソース電位が、発光素子ＥＬの閾電圧を超えないように（即ちタイミングＴ７で頭打ちとならない様に）予め信号線ＤＳＬの基準電位Ｖｏｆｓ及び給電線ＤＴＬの第２電位Ｖｉｎｉを低めに設定している。但し低く設定し過ぎると信号源や電源側に負荷が加わり、消費電力の増大ともなるので、必要以上にＶｏｆｓやＶｉｎｉを下げることは好ましくない。よって全ての画素で発光素子が信号書き込み期間中ターンオンしない程度に、Ｖｏｆｓ及びＶｉｎｉを下げておけば良い。Ｖｏｆｓを過剰に下げるとＶｓｉｇとＶｏｆｓの差が広がり、信号セレクタ側の負荷が大きくなる。またＶｉｎｉを必要以上に下げるとＶｃｃとＶｉｎｉの差が拡大し、電源スキャナ１０５側の負荷が大きくなる。この様にパネル面内の駆動用トランジスタの最小閾値、信号書き込みによるソース電位の上昇分、発光素子ＥＬの閾電圧を把握し、これらの条件に応じＶｏｆｓ及びＶｉｎｉを適切に調整することで、発光素子の信号書き込み期間中におけるターンオンを回避することが出来、輝度ムラを抑制することが可能となる。

本発明にかかる表示装置の全体構成を示すブロック図である。 図１に示した表示装置に形成される画素の構成を示す回路図である。 図２に示した画素の動作説明に供するタイミングチャートである。 本発明の説明に供する波形図である。 同じく本発明の説明に供する波形図である。

符号の説明

１００・・・表示装置、１０１・・・画素、１０２・・・画素アレイ、１０３・・・信号セレクタ、１０４・・・制御用スキャナ、１０５・・・電源スキャナ、Ｔｒｓ・・・サンプリング用トランジスタ、Ｔｒｄ・・・駆動用トランジスタ、Ｃｓ・・・保持容量、ＥＬ・・・発光素子

Claims (3)

1. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
   前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する制御用スキャナと、
   該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
   該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
   前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
   前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
   前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
   前記電源スキャナは、所定のタイミングで該給電線を第１電位から第２電位に切り換え、
   前記制御用スキャナは、該信号線が基準電位にある時間帯で該走査線に制御信号を供給して該サンプリング用トランジスタを導通させ、該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該給電線から第２電位を該駆動用トランジスタのソースにセットし、
   続いて前記電源スキャナは、該信号線が基準電位にある時間帯で、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むよう動作し、
   続いて前記制御用スキャナは、該信号線が信号電位にある時間帯で該走査線に制御信号を供給して該サンプリング用トランジスタを導通させ該信号電位をサンプリングして該保持容量に書き込み、且つ該保持容量に信号電位が保持されたタイミングで走査線に対する制御信号の印加を解除し該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、
   前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持容量に保持されたされた信号電位に応じて駆動電流を該発光素子に流し、
   前記発光素子は駆動電流に応じて発光を開始するとともに、該駆動用トランジスタのソース電位の変動に伴ってゲート電位が連動しゲートとソース間の電圧を一定に維持し、
   該発光素子の発光開始直前における該駆動用トランジスタのソース電位が、該発光素子の閾電圧を越えないように、あらかじめ該信号線の基準電位及び給電線の第２電位を設定することをことを特徴とする表示装置。
2. 前記サンプリング用トランジスタは、該保持容量に信号電位を保持する際、該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする請求項１記載の表示装置。
3. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
   前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する制御用スキャナと、
   該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
   該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
   前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
   前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
   前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置の駆動方法であって、
   前記電源スキャナが、所定のタイミングで該給電線を第１電位から第２電位に切り換え、
   前記制御用スキャナが、該信号線が基準電位にある時間帯で該走査線に制御信号を供給して該サンプリング用トランジスタを導通させ、該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該給電線から第２電位を該駆動用トランジスタのソースにセットし、
   続いて前記電源スキャナが、該信号線が基準電位にある時間帯で、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に書き込むよう動作し、
   続いて前記制御用スキャナが、該信号線が信号電位にある時間帯で該走査線に制御信号を供給して該サンプリング用トランジスタを導通させ該信号電位をサンプリングして該保持容量に書き込み、且つ該保持容量に信号電位が保持されたタイミングで走査線に対する制御信号の印加を解除し該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、
   前記駆動用トランジスタが、第１電位にある該給電線から電流の供給を受け該保持容量に保持されたされた信号電位に応じて駆動電流を該発光素子に流し、
   前記発光素子が駆動電流に応じて発光を開始するとともに、該駆動用トランジスタのソース電位の変動に伴ってゲート電位が連動しゲートとソース間の電圧を一定に維持し、
   発光素子の発光開始直前における該駆動用トランジスタのソース電位が、該発光素子の閾電圧を越えないように、あらかじめ該信号線の基準電位及び給電線の第２電位を設定することを特徴とする表示装置の駆動方法。

Images