[go: up one dir, main page]

JP2008034581A - サブマウント - Google Patents

サブマウント Download PDF

Info

Publication number
JP2008034581A
JP2008034581A JP2006205578A JP2006205578A JP2008034581A JP 2008034581 A JP2008034581 A JP 2008034581A JP 2006205578 A JP2006205578 A JP 2006205578A JP 2006205578 A JP2006205578 A JP 2006205578A JP 2008034581 A JP2008034581 A JP 2008034581A
Authority
JP
Japan
Prior art keywords
layer
submount
alloy
present
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006205578A
Other languages
English (en)
Inventor
Tomoki Inoue
友喜 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006205578A priority Critical patent/JP2008034581A/ja
Publication of JP2008034581A publication Critical patent/JP2008034581A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】光半導体素子に対する熱負荷を低減させ、かつ半田実装時にサブマウントのロウ材が溶けて光半導体素子に位置ずれが生じる可能性の低いサブマウントを提供すること。
【解決手段】絶縁基体11と、Au、Ag、AlまたはCuからなり、絶縁基体11上に形成された主導体層12と、Pd、Ni、Pt、Ru、W、MoまたはTiWからなり、主導体層12の表面に形成されたバリア層13と、バリア層13上に形成された第1のAu−Sn合金層14と、第1のAu−Sn合金層14の表面に形成されたNi層15とを備えている。
【選択図】図1

Description

本発明は、半導体レーザや発光ダイオードが搭載されるサブマウントに関するものである。
一般的に、光半導体素子(半導体レーザ、発光ダイオードなど)は、金属などからなるパッケージに、窒化アルミニウム等からなるサブマウントを介して実装される。サブマウントには、通常、光半導体素子を実装するためのロウ材が形成されている。このロウ材には、通常AuとSnからなるAuSn共晶ロウ材(組成比 Au:Sn=80:20 理論上の融点278℃)が用いられ、組立時に300℃〜350℃程度に加熱溶融される。しかしながら、光半導体素子への熱負荷は、光半導体素子の特性にダメージを与え、長期信頼性を阻害する要因になるため、組立温度を下げることができるロウ材が求められている。この課題を克服するために、例えば、下記特許文献1〜3に記載されたロウ材がある。
特開2002−252316号公報 特開2002−368020号公報 特表2005−109484号公報
特許文献1に述べられているようなサブマウントによれば、AuとSnとの重量%比がAu:Sn=5:95〜15:85からなるロウ材が形成されているため、溶融温度が230℃程度となり、パッケージングされた光半導体装置がプリント基板などに半田実装される際に(いわゆる2次実装時に)、サブマウントのロウ材も溶融して、光半導体素子に位置ずれが生じる可能性があるという問題があった。これは、近年Pbフリーの半田材を用いて実装されるために、半田実装の温度が220℃程度まで上昇していることに起因する問題である。
一方、特許文献2および特許文献3には、Agを含有したロウ材が提案されている。しかしながら、Agはマイグレーションを引き起こしやすく、さらにウィスカと呼ばれる針状の構造体を成長させることが知られており、このウィスカによって、光半導体装置をショートさせる可能性があるという問題がある。
本発明は、かかる従来技術の問題点に鑑み案出されたものであり、その目的は、光半導体素子に対する熱負荷を低減させ、かつ半田実装時にサブマウントのロウ材が溶けて光半導体素子に位置ずれが生じる可能性の低いサブマウントを提供することにある。
本発明は、絶縁基体と、Au、Ag、AlまたはCuからなり、前記絶縁基体上に形成された主導体層と、Pd、Ni、Pt、Ru、W、MoまたはTiWからなり、前記主導体層の表面に形成されたバリア層と、該バリア層上に形成された第1のAu−Sn合金層と、該第1のAu−Sn合金層の表面に形成されたNi層とを備えている。
本発明は、バリア層上に形成された第1のAu−Sn合金層と、第1のAu−Sn合金層の表面に形成されたNi層とを備えていることにより、光半導体素子に対する熱負荷を低減させることができるとともに、プリント基板などに実装する際の熱処理によって光半導体素子に位置ずれが生じる可能性を低減させることができる。
本発明のサブマウントについて図面を参照して詳細に説明する。
(第1の実施の形態)図1は、本発明の第1の実施の形態におけるサブマウントの構成を示す断面図である。本発明のサブマウントは、絶縁基体11と、絶縁基体11上に形成された主導体層12と、主導体層12の表面に形成されたバリア層13と、バリア層13上に形成されたAu−Sn合金層(第1のAu−Sn合金層)14と、Au−Sn合金層の表面に形成されたNi層15とを備えている。
絶縁基体11は、窒化アルミニウム質焼結体,炭化珪素質焼結体,ダイヤモンドまたはシリコンからなる。絶縁基体11の材料の他の例として、酸化アルミニウム質焼結体,ガラスセラミックス焼結体,窒化珪素質焼結体,石英,サファイアまたは立方晶窒化硼素がある。本発明のサブマウント上に搭載される光半導体素子(発光ダイオード;LED、レーザダイオード;LD)が駆動時に発生する熱を効率的に伝導させるためには、熱伝導率が40W/m・K以上の材料を用いる必要があるため、絶縁基体11としては、窒化アルミニウム質焼結体,炭化珪素質焼結体,ダイヤモンドまたはシリコンからなることが望ましい。
本実施の形態のサブマウントにおいて、絶縁基体11の表面には、密着金属層16が形成されている。ここで、本実施の形態のサブマウントにおいて、密着金属層とは、絶縁基体11に対して金属層(さらに上層に形成される金属層)の接合強度を向上させるために設けられている層のことをいう。本実施の形態において、密着金属層15は、Ti,Cr,Ta,Nb,Ni−Cr合金またはTaNからなる。図1に示したサブマウントにおいて、密着金属層15は、接合強度の向上および剥離の低減という観点から、0.01μm〜0.2μmの厚みで形成されることが望ましい。密着金属層15は、0.01μm未満の厚みでは、強固に接合させることが困難となる傾向にあり、厚みが0.2μmを超えると、成膜時の内部応力によって剥離が生じ易くなる傾向がある。
本実施の形態のサブマウントにおいて、密着金属層15の表面には、バリア層16が形成されている。ここで、本実施の形態のサブマウントにおいて、バリア層とは、加熱処理などによって上下層の間において拡散が生じないように設けられる層のことをいう。本実施の形態において、バリア層16は、Pt,Pd,Rh,Ru,Ni,Ni−Cr合金またはTi−W合金からなる。図1に示したサブマウントにおいて、バリア層16は、拡散防止という機能および剥離の低減という観点から、0.05〜1μmの厚みで形成されることが望ましい。バリア層16は、0.05μm未満の厚みではピンホール等の欠陥のために拡散防止層としての機能を果たしにくい傾向にあり、厚みが1μmを超えると成膜時の内部応力により剥離が生じ易くなる傾向がある。
本実施の形態のサブマウントにおいて、バリア層16の表面には主導体層12が形成されている。主導体層4は、Au,Ag,CuまたはAlからなり、低抵抗化および剥離の低減という観点から、0.1μm〜5μmの厚みで形成されていることが望ましい。
本発明のサブマウントにおいて、主導体層12の表面にはバリア層13が形成されている。ここで、バリア層13とは、さらに上層に形成されるAu−Sn合金層に含まれているSnが、加熱処理が施されることにより、主導体層12に拡散することを防止する層のことをいう。本発明のサブマウントにおいて、バリア層13は、Pt,Pd,Rh,Ru,Ni,Ni−Cr合金またはTi−W合金からなる。バリア層13は、拡散防止の機能および剥離の低減という観点から、0.01μm〜1μmの厚みで形成されていることが望ましい。バリア層13は、0.01μm未満の厚みでは、さらに上層に形成されるAu−Sn合金層14に含まれているSnが主導体層12に拡散することを防ぐことができない可能性があり、厚みが1μmを超えると成膜時の内部応力により剥離を生じ易くなる傾向がある。
本発明のサブマウントにおいて、バリア層13の表面にはAu−Sn合金層14が形成されている。Au−Sn合金層13は、Pt,Pd,Rh,Ru,Ni,Ni−Cr合金またはTi−W合金からなる。Au−Sn合金層13は、60〜80wt%のAuと、40〜20wt%のSnとからなる。Auが60wt%未満の場合や80wt%を超える場合には、Au−Sn合金の溶融温度が上がってしまい、本発明の目的であるロウ材の溶融温度の低温化を達成できなくなる傾向がある。
本発明のサブマウントにおいて、バリア層13の表面にはNi層15が形成されている。下層のAu−Sn合金層14との組成比において、Niが2wt%〜5wt%となる厚みに設定されることが望ましい。Niが2%未満の場合や5%を超える場合には、Au−Sn合金層14とNi層15とでなる合金の溶融温度が上がってしまい本発明の目的であるロウ材層の溶融温度の低温化を達成できなくなる傾向がある。
本発明のサブマウントは、バリア層13上に形成されたAu−Sn合金層14と、Au−Sn合金層14の表面に形成されたNi層15とを備えていることにより、光半導体素子を実装するための加熱処理を施した際に、Au−Sn合金層14とNi層15とによって三元のロウ材層が形成されて、AuSn共晶ロウ材を用いた場合に比べて低温(例えば250℃〜270℃程度)で溶融させることができ光半導体素子に対する熱負荷を低減させることができるとともに、プリント基板などに実装する際の熱処理によって光半導体素子に位置ずれが生じる可能性を低減させることができる。
(第2の実施の形態)本発明の第2の実施の形態におけるサブマウントについて図2を参照して説明する。図2は、本発明の第2の実施の形態のサブマウントの構成を示す断面図である。本実施の形態のサブマウントは、図1に示した第1の実施の形態のサブマウントにおいて、Ni層15の表面に形成されたAu−Sn合金層(第2のAu−Sn合金層)24をさらに備えている。すなわち、本実施の形態のサブマウントにおいて、Ni層15は、第1のAu−Sn合金層14および第2のAu−Sn合金層24によって挟まれている。
本実施の形態のサブマウントにおいて、第2のAu−Sn合金層は、Pt,Pd,Rh,Ru,Ni,Ni−Cr合金またはTi−W合金からなる。第2のAu−Sn合金層24は、60〜80wt%のAuと、40〜20wt%のSnとからなる。Auが60wt%未満の場合や80wt%を超える場合には、Au−Sn合金の溶融温度が上がってしまい、本発明の目的であるロウ材の溶融温度の低温化を達成できなくなる傾向がある。
本実施の形態のサブマウントは、Ni層15の表面に形成された第2のAu−Sn合金層24をさらに備えていることにより、Au−Sn合金とNiとの相互拡散が起こりやすくなり、光半導体素子に対する熱負荷をさらに低減させることができるとともに、プリント基板などに実装する際の熱処理によって光半導体素子に位置ずれが生じる可能性をさらに低減させることができる。
本発明の第1の実施の形態のサブマウントの構成を示す断面図である。 本発明の第2の実施の形態のサブマウントの構成を示す断面図である。
符号の説明
11・・・絶縁基体
12・・・主導体層
13,17・・・バリア層
14・・・第1のAu−Sn合金層
15・・・Ni層
16・・・密着金属層

Claims (4)

  1. 絶縁基体と、
    Au、Ag、AlまたはCuからなり、前記絶縁基体上に形成された主導体層と、
    Pd、Ni、Pt、Ru、W、MoまたはTiWからなり、前記主導体層の表面に形成されたバリア層と、
    該バリア層上に形成された第1のAu−Sn合金層と、
    該第1のAu−Sn合金層の表面に形成されたNi層と、を備えた基板。
  2. 前記第1のAu−Sn合金層は、60〜80wt%のAuと、40〜20wt%のSnとからなることを特徴とする請求項1記載の基板。
  3. 前記Ni層の表面に形成された第2のAu−Sn合金層をさらに備えたことを特徴とする請求項1または請求項2記載の基板。
  4. 前記第2のAu−Sn合金層は、60〜80wt%のAuと、40〜20wt%のSnとからなることを特徴とする請求項3記載の基板。
JP2006205578A 2006-07-28 2006-07-28 サブマウント Pending JP2008034581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006205578A JP2008034581A (ja) 2006-07-28 2006-07-28 サブマウント

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006205578A JP2008034581A (ja) 2006-07-28 2006-07-28 サブマウント

Publications (1)

Publication Number Publication Date
JP2008034581A true JP2008034581A (ja) 2008-02-14

Family

ID=39123703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006205578A Pending JP2008034581A (ja) 2006-07-28 2006-07-28 サブマウント

Country Status (1)

Country Link
JP (1) JP2008034581A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161160A (ja) * 2009-01-07 2010-07-22 Tokuyama Corp 半導体発光素子
KR101084431B1 (ko) 2009-06-19 2011-11-21 순천대학교 산학협력단 열안정 확산 방지막층을 구비한 수직형 발광다이오드 및 이의 제조방법
JP2013168464A (ja) * 2012-02-15 2013-08-29 Nichia Chem Ind Ltd 半導体発光素子およびその製造方法
EP2721636A4 (en) * 2011-06-17 2015-04-01 Ipg Photonics Corp SEMICONDUCTOR UNIT WITH MOUNTING BASE FOR A SEMICONDUCTOR COMPONENT
US9780523B2 (en) 2012-03-22 2017-10-03 Nichia Corporation Semiconductor laser device
TWI729460B (zh) * 2018-08-21 2021-06-01 日商三菱綜合材料股份有限公司 電子零件及電子零件之製造方法
KR20250093448A (ko) 2022-10-20 2025-06-24 니치아 카가쿠 고교 가부시키가이샤 발광 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161160A (ja) * 2009-01-07 2010-07-22 Tokuyama Corp 半導体発光素子
KR101084431B1 (ko) 2009-06-19 2011-11-21 순천대학교 산학협력단 열안정 확산 방지막층을 구비한 수직형 발광다이오드 및 이의 제조방법
EP2721636A4 (en) * 2011-06-17 2015-04-01 Ipg Photonics Corp SEMICONDUCTOR UNIT WITH MOUNTING BASE FOR A SEMICONDUCTOR COMPONENT
KR101557431B1 (ko) * 2011-06-17 2015-10-15 아이피지 포토닉스 코포레이션 반도체 장치를 위한 서브 마운트를 구비한 반도체 유닛
JP2013168464A (ja) * 2012-02-15 2013-08-29 Nichia Chem Ind Ltd 半導体発光素子およびその製造方法
US9780523B2 (en) 2012-03-22 2017-10-03 Nichia Corporation Semiconductor laser device
TWI729460B (zh) * 2018-08-21 2021-06-01 日商三菱綜合材料股份有限公司 電子零件及電子零件之製造方法
KR20250093448A (ko) 2022-10-20 2025-06-24 니치아 카가쿠 고교 가부시키가이샤 발광 장치

Similar Documents

Publication Publication Date Title
CN100459188C (zh) 发光元件安装用构件以及使用该构件的半导体装置
JP4228303B2 (ja) 半導体発光素子搭載部材と、それを用いた半導体発光装置
JP3461632B2 (ja) 半導体レーザ装置
KR100940164B1 (ko) 서브마운트 및 반도체 장치
JP2008258459A (ja) 発光装置及びその製造方法
JP5082710B2 (ja) 発光装置
JP5417505B2 (ja) 半導体装置
KR20050061452A (ko) 서브 마운트 및 반도체 장치
JP2006287226A (ja) はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法
JP2008263248A (ja) 半導体発光素子搭載部材およびその製造方法
JP2008034581A (ja) サブマウント
JP3779218B2 (ja) サブマウントおよび半導体装置
JP2002359425A (ja) サブマウントおよび半導体装置
JP4605883B2 (ja) 配線基板
JP2007134744A (ja) サブマウントおよび半導体装置
JP4537877B2 (ja) セラミックス配線基板とそれを用いた半導体装置
JP2009194241A (ja) 半導体素子搭載基板とそれを用いた半導体装置
JP2006278463A (ja) サブマウント
JP2007288001A (ja) 半導体装置及びその製造方法、並びに半導体装置用部材
US8836119B2 (en) Semiconductor device
JP5708512B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JP5062545B2 (ja) サブマウント及びその製造方法
WO2025047425A1 (ja) 半導体レーザ接合用薄膜及びその製造方法
JP4644007B2 (ja) 素子接合用基板およびその製造方法