JP2008078760A - マルチレート受信装置 - Google Patents

Abstract

【課題】マルチレートの時分割多重信号を受信する装置において、所望レート領域の先頭にオーバーヘッドが必要なく、高速伝送速度、低速伝送速度のどちらにも追従できる。
【解決手段】デコード部６は、サンプリングされたデータをデコードし、デコードされたデータに含まれるエラー頻度を検出する。検出されたエラー頻度がしきい値よりも多いか否かに基づいて高速の位相追従モード、低速の位相追従モードを決定する。高速の位相追従モードである場合に、１つのクロックごとにサンプリング位相を選択し、低速の位相追従モードである場合に、大きな数のクロックごとに、サンプリング位相のいずれかを決定する。
【選択図】図１

Description

本発明は、時分割マルチレート信号から所望のレートのパケットデータをデータ再生することのできるマルチレート受信装置に関するものである。

局側端局装置ＯＬＴから配線接続される１本の光ファイバを、複数の子局ＯＮＵで共有する光通信システムとしてのＰＯＮ（Passive Optical Network）システムが実用化されている。このＰＯＮシステムは、ＦＴＴＨ（Fiber To The Home）やＦＴＴＢ（Fiber To The Building）などのＦＴＴｘに適用されている低価格の光加入者用アクセス方式の１つである。

このＰＯＮシステムでは、特に外部からの電源供給を必要とせずに受動的に入力された信号を分岐・多重する受動型光分岐器（以下、単に「光カプラ」ともいう）と、局側端局装置ＯＬＴとが、伝搬モードを単一とするシングルモードファイバ（Single Mode Fiber）などの光ファイバを介して接続されている。
１つの光通信システムには、子局ＯＮＵは通常、複数あり、光カプラで分岐された光ファイバが、子局ＯＮＵの数に合わせて備えられている。

局側端局装置ＯＬＴとＮ局の子局ＯＮＵとは、光ファイバ及び光カプラを介して接続された１対Ｎの伝送を基本としている。これにより、１つの局側端局装置ＯＬＴに対して、多くの子局ＯＮＵを割り当てることができ、全体的な設備コストを抑えることができる。
このようなＰＯＮシステムを初めとする光通信システムでは、子局ＯＮＵと局側端局装置ＯＬＴとの間で高速データ伝送をするため、多数の０と１とを含む信号を伝送している。

このような伝送信号は、受信する局側端局装置ＯＬＴ又は子局ＯＮＵにおいてビット同期をとらなければならない。
この伝送信号の同期は、信号の立ち上がりエッジ・立ち下がりエッジを検出し、サンプリング位置を立ち上がりエッジと立ち下がりエッジとの中間位置に設定することで行う。これは、データのビット波形の両端に近づくにつれて、波形が乱れやすくなるため、なるべくビットの中央の部分が綺麗な波形情報が得られると考えられるからである。

ところが、異なる伝送速度（ビットレート）のパケットが含まれるマルチレートの信号が伝送される場合がある。例えば１つのＰＯＮシステムに対応可能な伝送レート仕様の異なる複数の子局ＯＮＵが混在する場合、局側端局装置ＯＬＴからマルチレートの信号が伝送される。この場合、次のような技術が提案されている。
下記特許文献１は、マルチレート信号が入力された場合でも安定動作するマルチレート受信回路を開示している。

このマルチレート受信回路は、入力信号に含まれるパケットのうち、パケットの再生に要するクロック再生動作を乱す可能性のあるパケットを排除するパケット選択回路を設け、このパケット選択回路から出力された信号に基づき、パケットの再生に要するクロックを生成するとともに、その再生されたクロックに基づき、パケット選択回路から出力された信号に含まれる所望の伝送速度のパケットを再生し、受信データとして出力している。

この際、パケット選択回路において、入力信号内の各パケットに含まれる特定パターンに同調して正弦波状の信号を出力しこの正弦波状の信号を積分した積分出力に応じてゲート信号を発生させ、このゲート信号に基づき入力信号の出力制御を行うようにしている。
特開2000-261421号公報 特開2003-333110号公報

ところが、所望のレートのパケットを受信する際に、前記特許文献１の図４に示されるように、所望レート領域の先頭に多くのオーバーヘッドが必要となる。これは、所望のレートの先頭部分に、ゲート信号がONになるまでプリアンブル信号が必要になるためである。
このため、サンプリング位相の決定が遅れ、伝送速度の変化に追従できない期間が生じてしまうという問題がある。

本発明は、マルチレートの時分割多重信号を受信する場合に、所望レート領域の先頭にオーバーヘッドが必要なく、高速伝送速度、低速伝送速度のどちらにも追従できるマルチレート受信装置を提供することを目的とする。

本発明のマルチレート受信装置は、オーバーサンプリング部と、データ保持部と、サンプリング位相選択部と、デコード部と、エラーレート検出部と、位相追従速度制御部とを備えるものである。
この装置の動作は次のとおりである。オーバーサンプリング部は、データ再生のため選択するサンプリング位相候補を取得するため、受信された信号をそのレートのｍ（ｍ≧２）倍のレートでオーバーサンプリングする。

オーバーサンプリングされた信号を、Ｎビットごとに１クロックをたてて、パラレル信号に変換する。
データ保持部は、Ｎビット記憶可能な記憶素子を複数用い、各記憶素子を１クロックごとにシフトさせていくことにより、パラレル信号に変換されたデータを保持する。
サンプリング位相選択部は、入力データの位相変化点を検出することにより、ｍ個のサンプリング位相のうちの１つを決定し、決定されたサンプリング位相でデータ保持部に保持されたデータをサンプリングする。これにより、入力データとサンプリングクロックの周波数差を吸収する。

サンプリングされたデータが得られると、デコード部は、そのデータをデコードし、デコードされたデータに含まれるエラー頻度を検出する。
位相追従速度制御部は、検出されたエラー頻度がしきい値よりも多いか否かに基づいて高速の位相追従モード、低速の位相追従モードを含む「位相追従モード」を決定する。
サンプリング位相選択部は、決定された「位相追従モード」に応じて、「位相追従モード」が高速の位相追従モードである場合に、所定数のクロックごとにサンプリング位相を選択する。

したがって、高速の位相追従時では、比較的短時間でサンプリング位相を合わすので、マルチレート受信装置において、所望のレートの先頭部分のオーバーヘッドを小さくできる。
前記サンプリング位相選択部は、決定された「位相追従モード」が低速の位相追従モードである場合に、前記所定数よりも大きな数のクロックごとに、サンプリング位相のいずれかを決定する。このようにして、符号化されたデータをデコードし、送信された元データを復元することができる。

したがって、低速の位相追従時では、瞬間的な位相のゆれは無視され、比較的長期的な位相のゆれに追従することが可能となり、受信データのエラー発生率を抑えることが可能となる。
本発明のマルチレート受信装置において、前記サンプリング位相選択部は、クロックが１クロック進み、サンプリング位相が変化した場合に、データ保持部の記憶素子から選択するデータ範囲を１ビットインクリメント又はデクリメントさせて決定し、決定されたデータ範囲内のデータをサンプリングするものであってもよい。このようなデータ範囲の変更により、サンプリング位相が変化したときのビットの読み取り抜け、ビットの読み取り重複を避けることができる。

さらに、入力データの中からアイドル信号を検出するアイドル検出部を備え、前記サンプリング位相選択部は、決定された「位相追従モード」が低速の位相追従モードである場合に、データ保持部の記憶素子から選択するデータ範囲を所定ビット追加又は削除して決定し、決定されたデータ範囲内のデータをサンプリングするものであってもよい。
この構成により、データを選択するデータ範囲が中央からある一定量以上ずれた場合、所定ビット数だけポインタを中央に向かって移動させることができ、ポインタが増加し続けること、減少し続けることを、ポインタの追加又は削除を行うことにより防止することができる。前記所定ビット数は、例えばアイドル信号相当ビット数とすればよい。

以上のように本発明によれば、マルチレートの時分割多重信号受信時に、所望レート領域の先頭にオーバーヘッドが必要なくなる。受信データとサンプリングに用いるクロックが従属同期していない場合でも、パケットロスが無く、受信データからのパケット受信が可能になる。また、時分割マルチレート伝送におけるデータリカバリが簡単に行える。

以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図１は、本発明のマルチレート受信装置を示すブロック図である。
このマルチレート受信装置は、オーバーサンプリング回路２、データ選択部３、変化点抽出・サンプリング位相選択・ポインタ制御部４、カンマ・アイドル検出・アライメント調整部５、10B/8Bデコード部６、位相追従速度制御部７を備えている。

このマルチレート受信装置に入力されるマルチレート入力信号の例を図１０に示す。マルチレート入力信号は、例えば、10.3125Ｇbpsの高速信号と、1.25Ｇbpsの低速信号に時分割(TDM)された信号からなるものである。低速信号は、8B/10Bエンコードされた信号である。このマルチレート受信装置は、10B/8Bデコード部６により、8B/10Bエンコードされた低速信号から125MHzごとに１バイトのデータを再生する機能を有する。

オーバーサンプリング回路２は、ローカルクロック(250MHz)をPLLで逓倍したクロックで、入力データをオーバーサンプリングする。オーバーサンプリングする速度は、データ再生の対象である低速信号のレートである1.25Ｇbpsのm倍である。本実施例では、mを４とし、５GHzでオーバーサンプリングすることとする。すなわち、ＰＬＬの逓倍数は２０となる。

また、オーバーサンプリング回路２では、後段の回路で低速ディジタル処理しやすいように、５GHzのデータをＮビットごと、この例では40bitごとにシリアル・パラレル変換して、後段のデータ選択部３及び変化点抽出・サンプリング位相選択・ポインタ制御部４に転送している。シリアル・パラレル変換するクロックの速度は、125ＭＨｚである（以下「クロック」というときは、この125ＭＨｚのクロックのことをいう）。

変化点抽出・サンプリング位相選択・ポインタ制御部４は、オーバーサンプリング回路２から転送された、40bitごとのパラレルデータに基づいて、データ選択部３で選択するサンプリング位相と、データ選択部３の選択範囲とを指示するポインタを生成する。ここで「サンプリング位相」とは、入力信号をｍ倍のレートでオーバーサンプリングした結果生じたｍとおりの位相のうち、どの位相で入力信号をサンプリングするかを示す位相のことである。「ポインタ」については後述する。

本実施例では、1.25Ｇbpsの低速信号を４倍でオーバーサンプリングしているため、サンプリング位相の候補としては、４つの位相（φ０、φ１、φ２、φ３）がある。この中から入力データの変化位相に応じて、サンプリング位相を決定する。
図２に、変化点抽出・サンプリング位相選択・ポインタ制御部４の内部構造を示す。変化点抽出・サンプリング位相選択・ポインタ制御部４は、変化位相検出部４１と、サンプリング位相選択・ポインタ制御部４２とを備えている。

変化位相検出部４１では、オーバーサンプリング回路２から送られてきた、オーバーサンプリング受信データに基づいて変化位相を抽出し、変化位相情報を生成する。サンプリング位相選択・ポインタ制御部４２は、変化位相情報から、変化位相からできるだけ離れた位相をサンプリング位相として決定する。
図３は、入力データの”0”と”1”が位相φ１とφ２の間で変化しているケースを示している。φ１でサンプリングされたデータと、φ２でサンプリングされたデータとを排他的論理和することにより、φ１とφ２の間でデータが変化していることが検出される。この場合には、データの２つの変化位相からできるだけ離れた（２つの変化位相の中間位置にある）位相φ０がサンプリング位相に設定される。

入力データの位相が変化して、変化位相が例えばφ２とφ３との間に移動した場合には、サンプリング位相も移動させφ１をサンプリング位相とする必要がある。このようにサンプリング位相を移動させていくことをサンプリング位相の「更新」又は「追従」という。
データ選択部３は、それぞれＮ（本例ではＮ＝４０）ビット記憶可能な複数（本例では５つ）の記憶素子（本例ではフリップフロップ）を１クロックごとにシフトさせていくシフトレジスタ型のメモリからなっている。

サンプリング位相選択・ポインタ制御部４２では、サンプリング位相の更新期間を決定するための位相追従モードとして、低速の位相追従モードと、高速の位相追従モードを備えている。
サンプリング位相選択・ポインタ制御部４２は、位相追従速度制御部７からの「位相追従モード」の指示に従い、両モードの切換を実施する。

サンプリング位相選択・ポインタ制御部４２は、サンプリング位相を決定すれば、データ選択部３にサンプリング位相を指定する。このサンプリング位相は一度決定されれば、それが固定される訳ではなく、周期的に更新される。この更新周期は、高速の位相追従モードと低速の位相追従モードとで異なっている。
高速の位相追従モードでは、１又は複数クロック（例えば１クロック）ごとにサンプリング位相を更新する。一方、低速の位相追従モードでは、高速の位相追従モードの更新周期よりも長い複数クロック（例えば８クロック）ごとにサンプリング位相を更新する。遷移可能な位相は隣の位相へのみとする（φ１であれば、φ０とφ２に遷移可能とする）。

さらに、サンプリング位相選択・ポインタ制御部４２は、データ選択部３にデータ選択候補となる範囲を指定するためのポインタを指示する。ここで「ポインタ」とは、データ選択部３を構成する複数のフリップフロップの全記憶領域の中から選択されるデータ範囲を決定するためのアドレスをいう。決定されたデータ範囲内のデータの中から、サンプリング位相に対応するデータがサンプリングされることになる。

ポインタは、初期値と高速位相追従モードでは、例えば、データ選択部３の中央のフリップフロップFF２の10ビットデータの範囲とする。サンプリング位相がφ１であれば、図４で斜線に示した位相φ１のb0からb9までの１０ビットの範囲が選択され、この１０ビットのデータが一括して次段の回路に転送される。サンプリング位相が変化すれば、中央のフリップフロップFF２の中で選択される範囲が所定のサンプリング位相になるように横に平行移動する。

低速の位相追従モードでは、例えばサンプリング位相が変化した際に、次のクロックでポインタを横に平行移動させるのではなく、１ビットだけインクリメント又はデクリメントして横にずらす。このようなポインタ値の変更は、データ選択部３での選択位相が変化したときのビットの読み取り抜け、ビットの読み取り重複を避けるために必要となる。例えば、図５に示すように、サンプリング位相がφ０のときの「10ビットデータの範囲」がフリップフロップFF2のb0-b5とフリップフロップFF3のb6-b9であったとする。サンプリング位相がφ０からφ３に変化した際には、「10ビットデータの範囲」をフリップフロップFF2のb0-b4とフリップフロップFF3のb5-b9とする。このデクリメントにより、ビットの抜けを防止する。

また、図６に示すように、サンプリング位相がφ３のときの「10ビットデータの範囲」がフリップフロップFF2のb0-b5とフリップフロップFF3のb6-b9であったとする。サンプリング位相がφ３からφ０に変化した際には、図６に示すように、「10ビットデータの範囲」をフリップフロップFF2のb0-b6とフリップフロップFF3のb7-b9とする。これにより、ビットの重複を防止する。

ローカルのクロックと入力データのクロックとは、通常、従属同期していないので、ポインタがインクリメントもしくは、デクリメントし続ける場合、無限の数のフリップフロップが必要となってしまう。これを防ぐため、次のような手順を行う。
すなわち、PCS層の処理ビット単位のアライメント調整を行うことができるカンマ・アイドル検出・アライメント調整部５で、入力データの中に含まれるアイドルパターンを検出すれば、そのことを変化点抽出・サンプリング位相選択・ポインタ制御部４に通知する。

変化点抽出・サンプリング位相選択・ポインタ制御部４は、アイドルパターン期間中に、ポインタが端のフリップフロップFF1にあって、ある値以上遅れている場合、図７のようにポインタを、例えばアイドル分に相当するビット、例えば20ビット追加し（進ませ）、ポインタがある値以上進んでいる場合、図８のようにポインタを例えばアイドル分に相当するビット、例えば20ビット削除する（遅らせる）。このようにして、ポインタが増加し続けること、減少し続けることを、ポインタの追加又は削除を行うことにより防止する。具体的には、ポインタを２０追加すれば、フリップフロップFF1からフリップフロップFF3に移動し、ポインタを２０削除すれば、フリップフロップFF3からフリップフロップFF1に移動する。いずれの場合も、一つの端のフリップフロップから他の端のフリップフロップに移動するので、ポインタの進みすぎ、遅れすぎを取り戻すことができる。

さらに詳説すれば、カンマ・アイドル検出・アライメント調整部５では、データ選択部３から転送される10ビットのデータの連続値から「カンマ」にマッチするアライメントを検出すれば、10ビット符号の同期をとり、アライメント調整された10ビットのデータを10B/8Bデコード部６に転送する。
また、アライメント調整されたデータにてアイドルシンボルを検出すると、アイドル検出を変化点抽出・サンプリング位相選択・ポインタ制御部４に通知する。

変化点抽出・サンプリング位相選択・ポインタ制御部４は、受信フレームのアイドル検出中に、アイドル分だけポインタの調整（削除と追加）を行う。アイドルの削除と追加を行うことで、ポインタがデータ選択部３の両端に達し、受信データがエラーになることを防ぐ。アイドルシンボルは、速度調整用の意味の無いシンボルなので、このシンボルを削除・追加しても、受信データがエラーとなることはない。

10B/8Bデコード部６は、10ビットのデータごとにデコーディング（復号）を行い、デコードされた８ビットのデータを出力する。なお、10B/8Bデコード部６は、低速信号にのみ対応しており、低速信号が入力されたとき正しいデコーディングを行うことができる。高速信号が入力されたときは、それを低速信号とみなしてデコードするので、未定義のコードを頻繁に出力することとなる。10B/8Bデコード部６は、未定義の10ビットデータや、ディスパリティエラー検出時には、エラー検出信号を"1"に出力する。

このエラーの検出アルゴリズムは、次のようにして行う。
表１に、10B/8Bデコード部６の内部メモリに記憶された10B/8B変換テーブルを示す。
10B/8Bデコード部６は、まず、入力された10ビットのデータをインデックスとして、10B/8B変換テーブルを読み込む。10ビットのデータに対応する8ビットのデータが定義されている場合には、対応する8ビットのデータを出力し、エラー無しとする。例えば、0x003が入力されると、0x13が８ビットデータとして出力される。

一方、8ビットのデータが定義されていない場合には、10B/8B変換テーブルからエラーを示す値が読み込まれ、８ビットデータとしてエラー値が出力され、かつ、位相追従速度制御部７へのエラー検出信号が"1"となり、エラーを検出したことを出力する。

位相追従速度制御部７は、10B/8Bデコーダ部６からのエラー検出の頻度を観測し、このエラー検出の頻度をしきい値と比較することにより、「位相追従モード」を決定し、変化点抽出・サンプリング位相選択・ポインタ制御部４に「位相追従モード」を通知する。前記しきい値は、例えばエラーが基準クロック数だけ連続する場合の、その基準クロック個数とする。

図９にこの位相追従速度制御部７における位相追従モードを決めるための状態遷移図を示す。
初期値は、高速の位相追従モードから始まる。あるＬクロック（例えば８クロック）サイクル間で10B/8Bでのエラーが連続Ｎ個（例えばＮ＝３）発生しなければ低速の位相追従モードに遷移する。低速の位相追従時では、瞬間的な位相のゆれは無視され、比較的長期的な位相のゆれに追従することが可能となり、受信データのエラー発生率を抑えることが可能となる。

また、前記Ｌクロックサイクル間で10B/8Bでのエラーが連続M個（例えばＭ＝３）以上発生した場合には、低速の位相追従モードから高速の位相追従モードに遷移する。高速の位相追従時では、比較的短時間でサンプリング位相を合わすので、マルチレート受信装置において、所望のレートの先頭部分のオーバーヘッドを小さくできる。
前記ＬはエラーがＭ個続くかどうかを判定するための期間である。Ｌを長く設定すれば、誤判定は減少するが、エラー発生の判定に要する期間が長くなる。Ｌを短く設定すれば、エラー発生の判定に要する期間は短くなるが誤判定が増える。

なお前記の例では、10B/8Bでのエラーが連続M個以上続くかどうかを基準にしていたが、エラーの発生率に基づいた基準を採用してもよい。例えば、あるＬクロックサイクル間でエラーが合計M１個以上存在するかどうかを基準にしてもよい。例えばＭ１＝４に設定する。
図１０は、10.3125Gbpsの高速信号と1.25Gbps(8B/10B)の低速信号の受信時の「位相追従モード」の変化の様子を示す波形図である。

図１０(a)は受信信号の実際の速度を示し、図１０(b)は受信信号のフレーム構成を示す。時間＝ｔ１，ｔ２．．．の時点で、受信信号の速度が切り替わるものとする。
時刻ｔ１以前では、図１０(c)に示されるように10B/8Bでのエラーが検出されているが、時刻ｔ１を過ぎると、10B/8Bデコーダ部６において10B/8Bでのエラー検出がなくなる。この場合、受信信号は低速信号に切り替わったものとみなし、時刻ｔ１から所定時間遅れて低速の位相追従モードに移行する（図１０(d)のｔ１′）。ｔ１′とｔ１との差である前記所定時間は、前述したエラー発生の判定に要する時間である。低速の位相追従モードに移行した後、10B/8Bデコーダ部６は、デコードされたデータが正常であることを意味する信号とともに、フレームの再生データを上位階層に出力する。

時刻ｔ２を過ぎて、10B/8Bデコーダ部６がエラーの発生を判定すると、時刻ｔ２から所定時間遅れて、高速の位相追従モードに遷移する（図１０(d)のｔ２′）。このとき、10B/8Bデコーダ部６は、デコードされたデータが異常であることを意味する信号とともに、フレームの再生データを上位階層に出力する。
次に、本実施の形態におけるサンプリング位相選択・ポインタ制御部４２の内部処理の流れを、図１１を用いて説明する。

図１１は、サンプリング位相選択・ポインタ制御部４２の内部処理を示す状態遷移図である。
電源立ち上がり後、ハードリセットが解除されると、「位相追従モード」は、初期値である高速の状態(ST_F)に遷移する。このモードでは、データ選択部３に出力するポインタは中央（図４のフリップフロップFF2のb0からb9の範囲）に固定され、サンプリング位相は、変化位相検出部４１からの変化位相情報により１クロック（１２５ＭＨｚ）ごとに高速に変化する。

位相追従速度制御部７から入力される「位相追従モード」が低速になると、現在選択しているサンプリング位相に対応した位相追従モードは、低速の状態(ST_L)に遷移する。例えば、位相追従モードが高速の状態かつサンプリング位相がφ０の状態（図１１のST_F）で、「位相追従モード」の入力が「低速」になると、位相追従モードは、低速でサンプリング位相がφ０である状態(ST_L0)に遷移する。逆に位相追従モードが低速の状態で、「位相追従モード」の入力が「高速」になると、位相追従モード：高速の状態(ST_F)に遷移する。

位相追従モードが低速の状態(ST_L0, ST_L1, ST_L2, ST_L3)では、例えば８クロックごとにサンプリング位相の更新を行う。例えば、位相追従モードが低速で、サンプリング位相がφ0の状態(ST_L0)で、サンプリング位相としてφ１が適切と判断された場合、ST_L0からST_L1に状態を遷移する。
また、位相追従モードが低速の位相追従モードで、サンプリング位相がφ０からφ３に変化した場合（ST_L0 → ST_L3）には、データ選択部３に出力するポインタをデクリメントし、サンプリング位相がφ３→φ０に変化した場合(ST_L3→ST_L0)には、データ選択部３に出力するポインタをインクリメントする。

また、図１１に記述はないが、ポインタが中央からある値以上離れた場合、データ選択部３のフリップフロップの実装数を制限するために、前述したように、受信フレーム間のアイドル検出中に、アイドル分だけポインタの調整を行っている。
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではなく、本発明の範囲内で種々の変更を施すことが可能である。

本発明のマルチレート受信装置のブロック図である。 変化点抽出・サンプリング位相選択・ポインタ制御部４の内部構造を示すブロック図である。 サンプリング位相の決定例を示す波形図である。 フリップフロップの記憶領域の中のサンプリング位相を示す図である。 フリップフロップの記憶領域におけるポインタのデクリメントを示す図である。 フリップフロップの記憶領域におけるポインタのインクリメントを示す図である。 フリップフロップの記憶領域におけるアイドルシンボル部でのポインタ補正（２０ビット分前に移動）を示す図である。 フリップフロップの記憶領域におけるアイドルシンボル部でのアイドルシンボル部でのポインタ補正（２０ビット分後に移動）を示す図である。 位相追従速度制御部７の内部処理を説明するための状態遷移図である。 マルチレートの入力データのエラー検出状態と「位相追従モード」の変化を示す波形図である。 サンプリング位相・ポインタ制御部の内部処理を説明するための状態遷移図である。

符号の説明

２ オーバーサンプリング回路
３ データ選択部
４ 変化点抽出・サンプリング位相選択・ポインタ制御部
５ カンマ・アイドル検出・アライメント調整部
６ 10B/8Bデコード部
７ 位相追従速度制御部
４１ 変化位相検出部
４２ サンプリング位相選択・ポインタ制御部

Claims (3)

1. マルチレートの時分割多重信号を受信するマルチレート受信装置において、
   受信された信号をそのレートのｍ（ｍ≧２）倍のレートでオーバーサンプリングし、オーバーサンプリングされた信号を、Ｎビット（Ｎ≧２）ごとに１クロックを立ててパラレル信号に変換するオーバーサンプリング部と、
   Ｎビット記憶可能な記憶素子を複数有し、各記憶素子の記憶データを１クロックごとにシフトさせていくことにより、データを保持するデータ保持部と、
   入力データの位相変化点を検出することにより、サンプリング位相を決定し、決定されたサンプリング位相でデータ保持部に保持されたデータをサンプリングするサンプリング位相選択部と、
   受信された信号のうち、サンプリングされた信号に対応する入力データをデコードすることができるデコードするデコード部と、
   デコード部によってデコードされたデータに含まれるエラー頻度を検出するエラーレート検出部と、
   検出されたエラー頻度がしきい値よりも多いか否かに基づいて高速の位相追従モード、低速の位相追従モードを含む「位相追従モード」を決定する位相追従速度制御部とを備え、
   前記サンプリング位相選択部は、決定された「位相追従モード」が高速の位相追従モードである場合に、所定数のクロックごとにサンプリング位相を更新し、「位相追従モード」が低速の位相追従モードである場合に、前記所定数よりも大きな数のクロックごとに、サンプリング位相を更新するものであることを特徴とするマルチレート受信装置。
2. 前記サンプリング位相選択部は、クロックが１クロック進み、サンプリング位相が変化した場合に、データ保持部の記憶素子から選択するデータ範囲を１ビットインクリメント又はデクリメントさせて決定し、決定されたデータ範囲内のデータをサンプリングするものである請求項１記載のマルチレート受信装置。
3. 入力データの中からアイドル信号を検出するアイドル検出部をさらに備え、
   前記サンプリング位相選択部は、決定された「位相追従モード」が低速の位相追従モードである場合に、入力データからアイドル信号を検出したときに、データ保持部の記憶素子から選択するデータ範囲を所定ビット追加又は削除して決定し、決定されたデータ範囲内のデータをサンプリングするものである請求項１記載のマルチレート受信装置。

Images