JP2004111659A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP2004111659A JP2004111659A JP2002272366A JP2002272366A JP2004111659A JP 2004111659 A JP2004111659 A JP 2004111659A JP 2002272366 A JP2002272366 A JP 2002272366A JP 2002272366 A JP2002272366 A JP 2002272366A JP 2004111659 A JP2004111659 A JP 2004111659A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- function
- power
- supply voltage
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、各機能部毎に任意の電源電圧で動作する半導体集積回路装置に関する。
【0002】
【従来の技術】
集積回路のレイアウト設計には、コンピュータを用いたレイアウトシステムが広く利用されている。
【0003】
以下、図1を用いて従来の半導体装置における電源レイアウトについて説明する。
図1は、従来の半導体装置における電源レイアウト図である。
【0004】
図1において、従来の半導体装置における電源レイアウトは、IOセル領域11にVDD端子12とVSS端子13を配置し、VDD端子12から供給される電源電圧はVDD配線14を介して機能セル16とハードマクロ17へ供給され、VSS端子13から供給されるグランド電圧はVSS配線15を介して機能セル16とハードマクロ17へ供給されている。(例えば、特許文献1参照)。
【0005】
【特許文献1】
特開2000−323688号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記のような従来の電源レイアウトを有する半導体集積回路装置では、同一電源電圧で動作するハードマクロや機能セルには同一のVDD配線,VSS配線から電圧が供給されているために、半導体集積回路装置の動作時に、たとえ動作しない機能部があったとしても、半導体集積回路装置全体に電圧が供給されることとなり、必要以上の電圧を供給されることとなるため、消費電力を抑制する妨げとなるという問題点を有していた。
【0007】
以上の問題点を解決するために、本発明の半導体集積回路装置は、電圧の供給を最適化することにより、低消費電力化を実現することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1記載の半導体集積回路装置は、機能セルにより構成される機能ブロックや機能マクロを任意に有する半導体集積回路装置であって、複数の電源配線と、前記機能ブロックや前記機能マクロ毎に備えられ前記機能ブロックや前記機能マクロに電源を供給する電源配線を選択する1または2以上の電源選択スイッチと、前記電源選択スイッチの動作を制御する電源セレクト制御回路とを有し、前記機能ブロックや前記機能マクロ毎に電源を供給する電源配線を選択することにより、前記機能ブロックや前記機能マクロ毎に供給する電源電圧を任意に選択することを特徴とする。
【0009】
請求項2記載の半導体集積回路装置は、請求項1記載の半導体集積回路装置において、前記電源セレクト制御回路が前記機能ブロックや前記機能マクロが動作しているか停止しているかにより各電源選択スイッチを制御し、前記機能ブロックや前記機能マクロ毎に供給する電源電圧を選択することを特徴とする。
【0010】
請求項3記載の半導体集積回路装置は、請求項1記載の半導体集積回路装置において、前記電源セレクト制御回路が前記機能ブロックや前記機能マクロの消費電源電圧に対応して各電源選択スイッチを制御し、前記機能ブロックや前記機能マクロの消費電源電圧を満たすように供給する電源電圧を選択することを特徴とする。
【0011】
請求項4記載の半導体集積回路装置は、請求項1記載の半導体集積回路装置において、前記電源セレクト制御回路が電源のオン・オフのタイミングと任意の遅延情報に基づいて各電源選択スイッチを制御し、電源のオン・オフによる供給する電源電圧の切り替えを任意のタイミングで行うことを特徴とする。
【0012】
請求項5記載の半導体集積回路装置は、請求項1記載の半導体集積回路装置において、前記電源セレクト制御回路が前記機能ブロックや前記機能マクロの消費電源電圧と任意の遅延情報に対応して各電源選択スイッチを制御し、任意のタイミングで前記機能ブロックや前記機能マクロの消費電源電圧を満たすように電源電圧を供給することを特徴とする。
【0013】
以上の構成により、電圧の供給を最適化することができるために、低消費電力化を実現することが可能となる。
【0014】
【発明の実施の形態】
以下、図面を用いて本発明の半導体集積回路装置における実施の形態について説明する。
【0015】
まず、図2を用いて本発明の半導体集積回路装置における電源選択回路の構成について説明する。
図2は本発明の半導体集積回路装置における電源選択回路の構成図である。
【0016】
図2において、26はハードマクロであり、27a,27bは機能セルが配置されているレイアウト上の配置レーンである。23は高電圧の電源電圧を供給する電源配線であり、24は低電圧の電源電圧を供給する電源配線である。21は電源セレクト制御回路であり、外部制御回路から入力される制御信号により、電源セレクトバス22を介して各機能部に供給する電源電圧を電源配線23または電源配線24から選択する制御信号を出力する。25,25a,25bは電源選択スイッチであり、電源セレクト制御回路21の制御により各機能部毎に電源を供給する電源配線を電源配線23または電源配線24から選択する。
【0017】
以上の構成により、電源セレクト制御回路21の制御により、ハードマクロ26,機能セルが配置された配置レーン27a,配置レーン27bなどの機能部毎に電源を供給する電源配線を、電源選択スイッチ25,電源選択スイッチ25a,電源選択スイッチ25bでそれぞれ電源配線23または電源配線24から選択することにより各機能部毎に対応して電源電圧を供給することができる。
(実施の形態1)
以下、図2,図3を用いて、本発明の実施の形態1における半導体集積回路装置の電源制御について説明する。
【0018】
図3(a)は本発明の実施の形態1における電源制御を説明するフロー図であり、図3(b)は本発明の実施の形態1における電源制御の具体例を説明するフロー図である。
【0019】
実施の形態1では、図2で説明した各ハードマクロ26や配置レーン等の機能部の動作状態に対応して、電源セレクト制御回路21を制御するための電源選択デコーダーを設け、この電源選択デコーダに外部制御回路より各機能部が動作しているか停止しているかの動作状況の情報を入力することにより電源配線の選択を行う。ここで、配置レーンには一つの機能を構成する機能セルを集めて配置することにより配置レーン毎に特定の機能を有している。また、選択される電源電圧は複数の電源電圧を用意できるが、以下の説明では低い電源電圧と高い電源電圧の2種類の電源電圧を用いた場合について説明する。
【0020】
図3(a)において、まず、外部制御回路からの入力情報による電源選択デコーダーの動作設定を行う(S301)。次に、外部制御回路より各機能部の動作状況を出力し(S302)、電源選択デコーダーに入力する(S303)。次に、各機能部の動作状況に応じて電源選択デコーダーにて各機能部毎の電源電圧を選択する(S304)。最後に、S304の選択結果に応じて電源セレクトバス22を介して電源セレクト制御回路21からの制御信号により電源選択スイッチ25,電源選択スイッチ25a,電源選択スイッチ25bを制御して各機能部へ電源を供給する電源配線を選択して接続する(S305)。この時、各機能部が動作状態の時は高い電源電圧を供給し、停止状態の時は低い電源電圧を供給する。
【0021】
ここで、全機能部が動作している状態から配置レーン27aの動作が停止した場合を例として具体的な電源制御について説明する。
図3(b)において、まず、全ての機能部が動作しているとすると(S306)、電源セレクトバス22を介して電源セレクト制御回路21を制御することにより、全機能部に対して高い電源電圧を選択するよう電源選択スイッチ25,電源選択スイッチ25a,電源選択スイッチ25bのスイッチを切り替える(S307)。次に、外部より機能セルの配置レーン27aの動作が停止したことを示す信号(以下動作停止信号と称す)を電源セレクト制御回路21に送る(S308)。最後に、前記動作停止信号により電源セレクトバス22を介して電源セレクト制御回路21により、低い電源電圧を選択するよう電源選択スイッチ25aを切り替える。
(実施の形態2)
以下、図2,図4を用いて、本発明の実施の形態2における半導体集積回路装置の電源制御について説明する。
【0022】
図4(a)は本発明の実施の形態2における電源制御を説明するフロー図であり、図4(b)は本発明の実施の形態2における電源制御の具体例を説明するフロー図である。
【0023】
実施の形態2では、供給される電源電圧が段階的に変化する電源ステップ値毎に対応した情報を、図2で説明した電源セレクト制御回路に出力する電源選択デコーダーを設け、供給電源電圧値と動作時の各機能部の消費電源電圧値を比較し、消費電源電圧値に対応した電源電圧の電源配線を選択するように制御する。また、選択される電源電圧は電源ステップ値に対応して複数用意できるが、以下の説明では低い電源電圧と高い電源電圧の2種類の電源電圧を用いた場合について説明する。
【0024】
図4(a)において、まず、外部制御回路からの電源ステップ値入力情報による電源選択デコーダーの動作設定を行う(S401)。次に、電源解析による電源ドロップ値確認、または、供給電源電圧値と動作時の各機能部の電源電圧値を比較して(S402)、結果を電源選択デコーダーに入力し(S403)、電源選択デコーダーにて各機能部毎の電源ステップ値に対応した電源電圧を選択する(S404)。最後に、S404の選択結果に応じて電源セレクトバス22を介して電源セレクト制御回路21からの制御信号により電源選択スイッチ25,電源選択スイッチ25a,電源選択スイッチ25bを制御して各機能部へ電源を供給する電源配線を選択して接続する(S405)。このように、各機能部毎へ供給する電源電圧を選択することにより、各機能部が消費している電源電圧に対応した電源電圧を供給することができる。
【0025】
ここで、他の機能部に対して配置レーン27aの消費電源電圧が低い場合を例として具体的な電源制御について説明する。
図4(b)において、まず、初期状態として、電源セレクトバス22を介して電源セレクト制御回路21の制御により全ての機能部に対して高い電源電圧を選択するように電源選択スイッチ25,電源選択スイッチ25a,電源選択スイッチ25bのスイッチを切り替える(S406)。次に、各機能部の消費電源電圧と高い電源電圧の電圧値を比較する(S407)。ここで、配置レーン27aの消費電源電圧が高い電源電圧より低いとすると、その情報を電源セレクト制御回路21に送る(S408)。最後に、電源セレクトバス22を介して電源セレクト制御回路21の制御により低い電源電圧を選択するように電源選択スイッチ25aにより切り替える(S409)。
(実施の形態3)
以下、図2,図5を用いて、本発明の実施の形態3における半導体集積回路装置の電源制御について説明する。
【0026】
図5は本発明の実施の形態3における電源制御を説明するフロー図である。
実施の形態3では、電源立ち上げ、立ち下げタイミングを制御する回路からの情報を受けて電源のオン、オフ信号を図2で説明した電源セレクト制御回路に送信する外部制御回路を設け、電源セレクト制御回路により電源スイッチの開閉を制御する。ここでは、選択する電源配線として、供給する電源電圧の電源配線とグランドレベルの電源電圧を供給する電源配線を用いた場合について説明する。
【0027】
図5において、まず、電源セレクト制御回路21に電源立ち上げ、立ち下げタイミングの情報を提供する回路の動作設定を行う(S501)。次に、外部制御回路にて電源がオンしているかオフであるかを示す信号を発生し(S502)、S501で示した回路に入力して電源立ち上げ、立ち下げ信号を生成する(S503)。最後に、S503で生成した電源立ち上げ、立ち下げ信号を入力して、電源セレクト制御回路21により、電源選択スイッチ25,電源選択スイッチ25a,電源選択スイッチ25bの切り替えを制御して、各機能部へ接続する電源配線を選択する。各機能部へ電源配線を接続タイミングを制御することにより、電源投入と同時に各機能部の電源を立ち上げたり,立ち下げたり、遅延をつけて電源を立ち上げたり,立ち下げるように電源電圧供給が可能となる。
(実施の形態4)
以下、図2,図6を用いて、本発明の実施の形態4における半導体集積回路装置の電源制御について説明する。
【0028】
図6(a)は本発明の実施の形態4における電源制御を説明するフロー図であり、図6(b)は本発明の実施の形態4における電源制御の具体例を説明するフロー図である。
【0029】
実施の形態4では、供給される電源電圧が段階的に変化する電源ステップ値毎に対応した情報を図2で説明した電源セレクト制御回路に出力する電源選択デコーダーを設け、外部制御回路より遅延の制御信号を受けるようにし、各機能部へ電源電圧を供給する際に遅延をつける。
【0030】
図6(a)において、まず、外部制御回路からの電源ステップ値入力情報による電源選択デコーダーの動作設定を行う(S601)。次に、外部制御回路により遅延の制御を行う遅延制御信号を生成する(S602)。次に、S602で生成した遅延制御信号により、電源選択デコーダーの遅延付加情報を設定する(S603)。次に、S601で設定した動作とS603で設定した遅延により電源配線の選択動作設定を行う(S604)。最後に、S604で決定した接続する電源配線と遅延タイミングに応じて電源セレクトバス22を介して電源セレクト制御回路21からの制御信号により電源選択スイッチ25,電源選択スイッチ25a,電源選択スイッチ25bを制御して各機能部へ電源を供給する電源配線を選択して接続する(S605)。このように、各機能部に供給する電源電圧を選択し、さらに、その電源電圧を供給するタイミングをコントロールすることができる。
【0031】
ここで、他の機能部に対して配置レーン27aの消費電源電圧が低い場合を例として具体的な電源制御について説明する。
図6(b)において、まず、初期状態として、電源セレクトバス22を介して電源セレクト制御回路21により全ての機能部に対して高い電源電圧を選択するように電源選択スイッチ25,電源選択スイッチ25a,電源選択スイッチ25bのスイッチを切り替える(S606)。次に、外部より機能セルの配置レーン27aの動作遅延信号を電源セレクト制御回路21に送る(S607)。最後に、電源セレクト制御回路21により、設定されたタイミングで低い電源電圧を選択するよう電源選択スイッチ25aを切り替える。この時、高い電源電圧と低い電源電圧の時の回路遅延情報はライブラリ値として設定しておく。
【0032】
以上のように、本発明の半導体集積回路装置によると、電圧の供給を最適化することにより、低消費電力化を実現することができる。
【0033】
【発明の効果】
以上のように本発明の半導体集積回路装置によると、複数の電源配線と各機能部毎に対応した電源配線を選択する電源選択スイッチと電源選択スイッチを制御する電源セレクト制御回路を有する構成であって、各機能部の動作状態によって電源セレクト制御回路を制御することにより、動作していない機能部へ供給する電源電圧を小さくすることができる。また、各機能部の消費電源電圧値によって電源セレクト制御回路を制御することにより、各機能部の消費電源電圧に応じた電源電圧を供給することができる。また、電源の立ち上げと立ち下げのタイミングによって電源セレクト制御回路を制御することにより、電源供給のタイミングを任意に調整することができる。さらに、電源ステップと遅延情報によって電源セレクト制御回路を制御することにより、任意のタイミングで各機能部の消費電源電圧に応じた電源電圧を供給することができる。このように、本発明の半導体集積回路装置によると、電圧の供給を最適化することにより、低消費電力化を実現することができる。
【図面の簡単な説明】
【図1】従来の半導体装置における電源レイアウト図
【図2】本発明の半導体集積回路装置における電源選択回路の構成図
【図3】(a)本発明の実施の形態1における電源制御を説明するフロー図
(b)本発明の実施の形態1における電源制御の具体例を説明するフロー図
【図4】(a)本発明の実施の形態2における電源制御を説明するフロー図
(b)本発明の実施の形態2における電源制御の具体例を説明するフロー図
【図5】本発明の実施の形態3における電源制御を説明するフロー図
【図6】(a)本発明の実施の形態4における電源制御を説明するフロー図
(b)本発明の実施の形態4における電源制御の具体例を説明するフロー図
【符号の説明】
11 IOセル領域
12 VDD端子
13 VSS端子
14 VDD配線
15 VSS配線
16 機能セル
17 ハードマクロ
21 電源セレクト制御回路
22 電源セレクトバス
23 電源配線
24 電源配線
25 電源選択スイッチ
25a 電源選択スイッチ
25b 電源選択スイッチ
26 ハードマクロ
27a 配置レーン
27b 配置レーン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor integrated circuit device that operates at an arbitrary power supply voltage for each functional unit.
[0002]
[Prior art]
A layout system using a computer is widely used for layout design of an integrated circuit.
[0003]
Hereinafter, a power supply layout in a conventional semiconductor device will be described with reference to FIG.
FIG. 1 is a power supply layout diagram of a conventional semiconductor device.
[0004]
In FIG. 1, a power supply layout in a conventional semiconductor device is such that a
[0005]
[Patent Document 1]
JP 2000-323688 A
[Problems to be solved by the invention]
However, in the semiconductor integrated circuit device having the conventional power supply layout as described above, the voltage is supplied from the same VDD wiring and VSS wiring to the hard macro and the function cell that operate at the same power supply voltage. During operation of the circuit device, even if there is a functional unit that does not operate, a voltage is supplied to the entire semiconductor integrated circuit device, and a voltage more than necessary is supplied. Had the problem that
[0007]
In order to solve the above problems, a semiconductor integrated circuit device according to the present invention aims to realize low power consumption by optimizing the supply of voltage.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor integrated circuit device according to claim 1 of the present invention is a semiconductor integrated circuit device arbitrarily having a function block or a function macro constituted by function cells, and a plurality of power supply wirings. One or more power supply selection switches provided for each of the function blocks and the function macros for selecting power supply lines for supplying power to the function blocks and the function macros; and a power supply selection switch for controlling the operation of the power supply selection switches A control circuit, and selecting a power supply line for supplying power to each of the function blocks and the function macros, thereby arbitrarily selecting a power supply voltage to be supplied to each of the function blocks and the function macros. I do.
[0009]
According to a second aspect of the present invention, in the semiconductor integrated circuit device according to the first aspect, the power supply selection control circuit controls each power supply selection switch depending on whether the function block or the function macro is operating or stopped. Controlling, and selecting a power supply voltage to be supplied for each of the functional blocks and the functional macros.
[0010]
According to a third aspect of the present invention, in the semiconductor integrated circuit device according to the first aspect, the power supply selection control circuit controls each power supply selection switch corresponding to a power supply voltage consumed by the function block or the function macro. And a power supply voltage to be supplied so as to satisfy the power supply voltage consumed by the function block or the function macro.
[0011]
According to a fourth aspect of the present invention, in the semiconductor integrated circuit device according to the first aspect, the power supply selection control circuit controls each power supply selection switch based on power on / off timing and arbitrary delay information. Switching of the power supply voltage to be supplied by turning on / off the power supply is performed at an arbitrary timing.
[0012]
A semiconductor integrated circuit device according to a fifth aspect of the present invention is the semiconductor integrated circuit device according to the first aspect, wherein the power supply select control circuit corresponds to each power supply corresponding to the power supply voltage consumed by the function block or the function macro and any delay information. A selection switch is controlled to supply a power supply voltage at an arbitrary timing so as to satisfy the power supply voltage consumed by the function block or the function macro.
[0013]
With the above configuration, the supply of voltage can be optimized, so that low power consumption can be realized.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the semiconductor integrated circuit device of the present invention will be described with reference to the drawings.
[0015]
First, the configuration of the power supply selection circuit in the semiconductor integrated circuit device of the present invention will be described with reference to FIG.
FIG. 2 is a configuration diagram of a power supply selection circuit in the semiconductor integrated circuit device of the present invention.
[0016]
In FIG. 2,
[0017]
With the above configuration, under the control of the power supply
(Embodiment 1)
Hereinafter, power supply control of the semiconductor integrated circuit device according to the first embodiment of the present invention will be described with reference to FIGS.
[0018]
FIG. 3A is a flowchart illustrating power control according to Embodiment 1 of the present invention, and FIG. 3B is a flowchart illustrating a specific example of power control according to Embodiment 1 of the present invention. .
[0019]
In the first embodiment, a power supply selection decoder for controlling the power supply
[0020]
In FIG. 3A, first, the operation of the power supply selection decoder is set based on input information from the external control circuit (S301). Next, the operation status of each functional unit is output from the external control circuit (S302), and input to the power supply selection decoder (S303). Next, the power supply decoder selects a power supply voltage for each functional unit according to the operation status of each functional unit (S304). Finally, according to the selection result of S304, the power
[0021]
Here, a specific power supply control will be described by taking as an example a case where the operation of the
In FIG. 3B, first, assuming that all the functional units are operating (S306), by controlling the power
(Embodiment 2)
Hereinafter, power supply control of the semiconductor integrated circuit device according to the second embodiment of the present invention will be described with reference to FIGS.
[0022]
FIG. 4A is a flowchart illustrating power control according to Embodiment 2 of the present invention, and FIG. 4B is a flowchart illustrating a specific example of power control according to Embodiment 2 of the present invention. .
[0023]
In the second embodiment, a power supply selection decoder that outputs information corresponding to each power supply step value at which the supplied power supply voltage changes stepwise to the power supply selection control circuit described with reference to FIG. 2 is provided. The power supply voltage values of the respective functional units during operation are compared, and control is performed so as to select a power supply line of a power supply voltage corresponding to the power supply voltage value. A plurality of power supply voltages to be selected can be prepared corresponding to the power supply step value. In the following description, a case where two types of power supply voltages, a low power supply voltage and a high power supply voltage, are used will be described.
[0024]
In FIG. 4A, first, the operation setting of the power supply selection decoder is performed based on the power supply step value input information from the external control circuit (S401). Next, a power supply drop value is confirmed by power supply analysis, or a supply power supply voltage value is compared with a power supply voltage value of each functional unit during operation (S402), and the result is input to a power supply selection decoder (S403) to select a power supply. The power supply voltage corresponding to the power supply step value for each functional unit is selected by the decoder (S404). Finally, according to the selection result of S404, the power
[0025]
Here, a specific power supply control will be described by taking, as an example, a case where the power supply voltage of the
In FIG. 4B, first, as an initial state, the power
(Embodiment 3)
Hereinafter, power control of the semiconductor integrated circuit device according to the third embodiment of the present invention will be described with reference to FIGS.
[0026]
FIG. 5 is a flowchart illustrating power supply control according to Embodiment 3 of the present invention.
In the third embodiment, there is provided an external control circuit which receives information from a circuit for controlling power-on and power-off timings and transmits power on / off signals to the power supply select control circuit described in FIG. The control circuit controls the opening and closing of the power switch. Here, a case will be described in which a power supply line for supplying a power supply voltage and a power supply line for supplying a power supply voltage at a ground level are used as power supply lines to be selected.
[0027]
In FIG. 5, first, the operation setting of a circuit that provides information of power-on and power-off timings to the power supply
(Embodiment 4)
Hereinafter, power control of the semiconductor integrated circuit device according to the fourth embodiment of the present invention will be described with reference to FIGS.
[0028]
FIG. 6A is a flowchart illustrating power control according to Embodiment 4 of the present invention, and FIG. 6B is a flowchart illustrating a specific example of power control according to Embodiment 4 of the present invention. .
[0029]
In the fourth embodiment, a power supply selection decoder is provided which outputs information corresponding to each power supply step value at which the supplied power supply voltage changes stepwise to the power supply selection control circuit described with reference to FIG. A control signal is received, and a delay is provided when a power supply voltage is supplied to each functional unit.
[0030]
In FIG. 6A, first, the operation of the power supply selection decoder is set based on the power supply step value input information from the external control circuit (S601). Next, a delay control signal for controlling the delay is generated by the external control circuit (S602). Next, the delay additional information of the power supply selection decoder is set based on the delay control signal generated in S602 (S603). Next, the operation for selecting the power supply wiring is set based on the operation set in S601 and the delay set in S603 (S604). Finally, the power
[0031]
Here, a specific power supply control will be described by taking, as an example, a case where the power supply voltage of the
In FIG. 6B, first, as an initial state, the power
[0032]
As described above, according to the semiconductor integrated circuit device of the present invention, low power consumption can be realized by optimizing the supply of voltage.
[0033]
【The invention's effect】
As described above, according to the semiconductor integrated circuit device of the present invention, the configuration includes the power supply selection switch for selecting the plurality of power supply wirings and the power supply wiring corresponding to each functional unit and the power supply selection control circuit for controlling the power supply selection switch. By controlling the power supply select control circuit according to the operation state of each functional unit, the power supply voltage supplied to the inactive functional units can be reduced. Further, by controlling the power supply select control circuit based on the power supply voltage value of each functional unit, a power supply voltage corresponding to the power supply voltage of each functional unit can be supplied. In addition, by controlling the power supply select control circuit based on the timing of the rise and fall of the power supply, the timing of power supply can be arbitrarily adjusted. Furthermore, by controlling the power supply select control circuit based on the power supply step and the delay information, it is possible to supply a power supply voltage according to the power supply voltage consumed by each functional unit at an arbitrary timing. As described above, according to the semiconductor integrated circuit device of the present invention, low power consumption can be realized by optimizing the supply of voltage.
[Brief description of the drawings]
FIG. 1 is a layout diagram of a power supply in a conventional semiconductor device. FIG. 2 is a configuration diagram of a power supply selection circuit in a semiconductor integrated circuit device of the present invention. FIG. 3A illustrates power control in a first embodiment of the present invention. FIG. 4B is a flowchart illustrating a specific example of power supply control according to the first embodiment of the present invention. FIG. 4A is a flowchart illustrating power supply control according to the second embodiment of the present invention. FIG. 5 is a flowchart illustrating a specific example of power supply control according to the second embodiment of the present invention. FIG. 5 is a flowchart illustrating power supply control according to a third embodiment of the present invention. Flow chart for explaining power control (b) Flow chart for explaining a specific example of power control in Embodiment 4 of the present invention
11
Claims (5)
複数の電源配線と、
前記機能ブロックや前記機能マクロ毎に備えられ前記機能ブロックや前記機能マクロに電源を供給する電源配線を選択する1または2以上の電源選択スイッチと、
前記電源選択スイッチの動作を制御する電源セレクト制御回路と
を有し、前記機能ブロックや前記機能マクロ毎に電源を供給する電源配線を選択することにより、前記機能ブロックや前記機能マクロ毎に供給する電源電圧を任意に選択することを特徴とする半導体集積回路装置。A semiconductor integrated circuit device arbitrarily having a function block or a function macro configured by a function cell,
Multiple power wires,
One or more power supply selection switches provided for each of the function blocks and the function macros and for selecting a power supply line for supplying power to the function blocks and the function macros;
A power supply select control circuit for controlling the operation of the power supply selection switch, and selecting a power supply line for supplying power to each of the function blocks and the function macros, thereby supplying the power supply to each of the function blocks and the function macros A semiconductor integrated circuit device wherein a power supply voltage is arbitrarily selected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272366A JP2004111659A (en) | 2002-09-19 | 2002-09-19 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272366A JP2004111659A (en) | 2002-09-19 | 2002-09-19 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004111659A true JP2004111659A (en) | 2004-04-08 |
Family
ID=32269397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272366A Pending JP2004111659A (en) | 2002-09-19 | 2002-09-19 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004111659A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350409B2 (en) | 2009-04-14 | 2013-01-08 | Hitachi, Ltd. | Semiconductor device and information processing apparatus using the same |
| CN105023895A (en) * | 2015-06-24 | 2015-11-04 | 李泽华 | Water cooling heat radiator |
-
2002
- 2002-09-19 JP JP2002272366A patent/JP2004111659A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350409B2 (en) | 2009-04-14 | 2013-01-08 | Hitachi, Ltd. | Semiconductor device and information processing apparatus using the same |
| CN105023895A (en) * | 2015-06-24 | 2015-11-04 | 李泽华 | Water cooling heat radiator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101208393B1 (en) | Power gating for multimedia processing power management | |
| US7863971B1 (en) | Configurable power controller | |
| US7827427B2 (en) | System-on-chip embodying sleep mode by using retention input/out device | |
| TWI676887B (en) | Power multiplexing with an active load | |
| US6172518B1 (en) | Method of minimizing power use in programmable logic devices | |
| US7176717B2 (en) | Programmable logic and routing blocks with dedicated lines | |
| US8497702B2 (en) | Power control of an integrated circuit including an array of interconnected configurable logic elements | |
| TWI511153B (en) | Reducing current leakage in a semiconductor device | |
| US7026840B1 (en) | Programmable logic device | |
| US7847441B2 (en) | Semiconductor integrated circuit | |
| US6838927B2 (en) | Semiconductor integrated circuit with stabilizing capacity | |
| JP2004111659A (en) | Semiconductor integrated circuit device | |
| EP1882306B1 (en) | Integrated circuit, electronic device and integrated circuit control method | |
| CN107193765B (en) | Integrated circuit system and integrated circuit | |
| US7350089B2 (en) | System for memory hot swap | |
| CN106371541A (en) | Apparatus and method for programmable power-up sequence | |
| US7370294B1 (en) | Design techniques for low leakage circuits based on delay statistics | |
| US6646473B1 (en) | Multiple supply voltage dynamic logic | |
| JP2005101522A (en) | Semiconductor integrated circuit device | |
| JP4012446B2 (en) | Semiconductor integrated circuit | |
| KR19990048882A (en) | Power saving computer | |
| JPH08316813A (en) | Output port | |
| JPH04305960A (en) | Semiconductor device | |
| KR20000015191U (en) | Semiconductor integrated circuit with power control | |
| KR20030048673A (en) | Portable computer and controlling method thereof |