JP2002008980A - 半導体層の成長方法および半導体発光素子の製造方法 - Google Patents
半導体層の成長方法および半導体発光素子の製造方法Info
- Publication number
- JP2002008980A JP2002008980A JP2000182037A JP2000182037A JP2002008980A JP 2002008980 A JP2002008980 A JP 2002008980A JP 2000182037 A JP2000182037 A JP 2000182037A JP 2000182037 A JP2000182037 A JP 2000182037A JP 2002008980 A JP2002008980 A JP 2002008980A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- growing
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H10P14/271—
-
- H10P14/278—
-
- H10P14/2921—
-
- H10P14/3216—
-
- H10P14/3258—
-
- H10P14/3416—
-
- H10P14/3466—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
- H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】ペンデオ成長法において、発生するボイドの大
きさを抑制し、半導体層の結晶のｃ軸の傾きを抑制し、
半導体層中の欠陥を低減できる半導体層の成長方法とこ
れを用いた半導体発光素子の製造方法を提供する。 【解決手段】基板１１上に凸にＩＩＩ−Ｖ族化合物であ
るＧａＮなどの第１半導体層１２ｂを形成し、次に、基
板の主面に対して垂直な方向への成長速度Ｇａよりも、
基板の主面内方向への成長速度Ｇｂが速い条件下で、第
１半導体層１２ｂ表面にＩＩＩ−Ｖ族化合物であるＧａ
Ｎなどの第２半導体層１２を、気相成長を行う反応室の
圧力を４００Ｔｏｒｒ以上に制御するなど、反応室の圧
力を制御することにより、第２半導体層１２の側面Ｓが
（１１−２２）面となるようにするなど、第２半導体層
１２の側面Ｓと底面のなす角が鋭角となるように気相成
長させる。
きさを抑制し、半導体層の結晶のｃ軸の傾きを抑制し、
半導体層中の欠陥を低減できる半導体層の成長方法とこ
れを用いた半導体発光素子の製造方法を提供する。 【解決手段】基板１１上に凸にＩＩＩ−Ｖ族化合物であ
るＧａＮなどの第１半導体層１２ｂを形成し、次に、基
板の主面に対して垂直な方向への成長速度Ｇａよりも、
基板の主面内方向への成長速度Ｇｂが速い条件下で、第
１半導体層１２ｂ表面にＩＩＩ−Ｖ族化合物であるＧａ
Ｎなどの第２半導体層１２を、気相成長を行う反応室の
圧力を４００Ｔｏｒｒ以上に制御するなど、反応室の圧
力を制御することにより、第２半導体層１２の側面Ｓが
（１１−２２）面となるようにするなど、第２半導体層
１２の側面Ｓと底面のなす角が鋭角となるように気相成
長させる。
Description
【０００１】
【発明の属する技術分野】この発明は、窒素を含有する
（以下窒化物系とも言う）ＩＩＩ−Ｖ族化合物系の半導
体層の成長方法と、当該半導体層の成長方法を用いた半
導体発光素子の製造方法に関する。
（以下窒化物系とも言う）ＩＩＩ−Ｖ族化合物系の半導
体層の成長方法と、当該半導体層の成長方法を用いた半
導体発光素子の製造方法に関する。
【０００２】
【従来の技術】窒化ガリウム（ＧａＮ）に代表される窒
化物系ＩＩＩ−Ｖ族化合物半導体（以下「ＧａＮ系半導
体」ともいう）は、緑色から青色、さらには紫外線の領
域にわたる発光が可能な発光素子などの材料として有望
である。特に、このＧａＮ系半導体を用いた発光ダイオ
ード（ＬＥＤ）が実用化されて以来、ＧａＮ系半導体は
大きな注目を集めている。また、このＧａＮ系半導体を
用いた半導体レーザの実現も報告されており、ＤＶＤ
（デジタル多用途ディスク）などの光学的に情報を記録
する光学記録媒体（以下、光ディスクとも称する）に記
録された情報の読み取り（再生）、あるいはこれらに情
報の書き込み（記録）を行う装置（以下、光ディスク装
置とも称する）に内蔵される光学ピックアップ装置など
への応用が期待されている。
化物系ＩＩＩ−Ｖ族化合物半導体（以下「ＧａＮ系半導
体」ともいう）は、緑色から青色、さらには紫外線の領
域にわたる発光が可能な発光素子などの材料として有望
である。特に、このＧａＮ系半導体を用いた発光ダイオ
ード（ＬＥＤ）が実用化されて以来、ＧａＮ系半導体は
大きな注目を集めている。また、このＧａＮ系半導体を
用いた半導体レーザの実現も報告されており、ＤＶＤ
（デジタル多用途ディスク）などの光学的に情報を記録
する光学記録媒体（以下、光ディスクとも称する）に記
録された情報の読み取り（再生）、あるいはこれらに情
報の書き込み（記録）を行う装置（以下、光ディスク装
置とも称する）に内蔵される光学ピックアップ装置など
への応用が期待されている。
【０００３】図４は、サファイア基板を用いた一般的な
構造を有する上記のＧａＮ系半導体発光素子（レーザダ
イオードＬＤ）の斜視図である。サファイア基板１１上
に、多重量子井戸構造の活性層１６を含むＧａＮ系半導
体層が積層されて、半導体積層体１０が形成されてい
る。半導体積層体１０において、活性層１６を挟み込む
ように形成されたｐ型のクラッド層とｎ型のクラッド層
のそれぞれに接続するように、ｐ電極１０ａとｎ電極１
０ｂがぞれぞれ形成されている。ここで、サファイア基
板１１が絶縁性であることから、ｎ型のクラッド層に接
続する半導体層あるいはｎ型のクラッド層自身の引き出
し部１０ｃがサファイア基板１１上において半導体積層
体１０からはみ出して形成されており、この上層に上記
ｎ電極１０ｂが形成されている。上記のｐ電極１０ａと
ｎ電極１０ｂに、電源Ｂにより所定の電圧が印加される
と、半導体積層体１０中の活性層１６からレーザ光Ｌが
出射される。
構造を有する上記のＧａＮ系半導体発光素子（レーザダ
イオードＬＤ）の斜視図である。サファイア基板１１上
に、多重量子井戸構造の活性層１６を含むＧａＮ系半導
体層が積層されて、半導体積層体１０が形成されてい
る。半導体積層体１０において、活性層１６を挟み込む
ように形成されたｐ型のクラッド層とｎ型のクラッド層
のそれぞれに接続するように、ｐ電極１０ａとｎ電極１
０ｂがぞれぞれ形成されている。ここで、サファイア基
板１１が絶縁性であることから、ｎ型のクラッド層に接
続する半導体層あるいはｎ型のクラッド層自身の引き出
し部１０ｃがサファイア基板１１上において半導体積層
体１０からはみ出して形成されており、この上層に上記
ｎ電極１０ｂが形成されている。上記のｐ電極１０ａと
ｎ電極１０ｂに、電源Ｂにより所定の電圧が印加される
と、半導体積層体１０中の活性層１６からレーザ光Ｌが
出射される。
【０００４】図５（ａ）は、上記の半導体積層体１０部
分をより詳細に説明する断面図である。例えば、サファ
イア基板１１上に、ＧａＮなどからなるバッファ層１２
が形成されており、その上層に、例えば、約５．０μｍ
の膜厚のｎ型のＧａＮ層（コンタクト層）１３、約０．
５μｍの膜厚のｎ型のＡｌＧａＮ層（クラッド層）１
４、約０．１μｍの膜厚のｎ型のＧａＮ層（ガイド層）
１５、ＧａＩｎＮなどからなる多重量子井戸（ＭＱＷ）
構造の活性層（発光層）１６、約０．０２μｍの膜厚の
ｐ型のＡｌＧａＮ層（キャップ層）１７、約０．１μｍ
の膜厚のｐ型のＧａＮ層（ガイド層）１８、約０．５μ
ｍの膜厚のｐ型のＡｌＧａＮ層（クラッド層）１９、約
０．１μｍの膜厚のｐ型のＧａＮ層（コンタクト層）２
０がそれぞれ積層されている。上記において、ｎ型の層
にドープするｎ型不純物（ドナー不純物）としてはシリ
コン（Ｓｉ）などを用い、ｐ型の層にドープするｐ型不
純物（アクセプタ不純物）としてはマグネシウム（Ｍ
ｇ）や亜鉛（Ｚｎ）などを用いる。
分をより詳細に説明する断面図である。例えば、サファ
イア基板１１上に、ＧａＮなどからなるバッファ層１２
が形成されており、その上層に、例えば、約５．０μｍ
の膜厚のｎ型のＧａＮ層（コンタクト層）１３、約０．
５μｍの膜厚のｎ型のＡｌＧａＮ層（クラッド層）１
４、約０．１μｍの膜厚のｎ型のＧａＮ層（ガイド層）
１５、ＧａＩｎＮなどからなる多重量子井戸（ＭＱＷ）
構造の活性層（発光層）１６、約０．０２μｍの膜厚の
ｐ型のＡｌＧａＮ層（キャップ層）１７、約０．１μｍ
の膜厚のｐ型のＧａＮ層（ガイド層）１８、約０．５μ
ｍの膜厚のｐ型のＡｌＧａＮ層（クラッド層）１９、約
０．１μｍの膜厚のｐ型のＧａＮ層（コンタクト層）２
０がそれぞれ積層されている。上記において、ｎ型の層
にドープするｎ型不純物（ドナー不純物）としてはシリ
コン（Ｓｉ）などを用い、ｐ型の層にドープするｐ型不
純物（アクセプタ不純物）としてはマグネシウム（Ｍ
ｇ）や亜鉛（Ｚｎ）などを用いる。
【０００５】図５（ｂ）は、上記の多重量子井戸構造の
活性層１６のポテンシャルを示す模式図である。活性層
１６においては、インジウム（Ｉｎ）の含有量が２％の
層と８％の層が交互に積層しており、各層のポテンシャ
ルが異なっていることから、多重量子井戸構造を構成し
ている。
活性層１６のポテンシャルを示す模式図である。活性層
１６においては、インジウム（Ｉｎ）の含有量が２％の
層と８％の層が交互に積層しており、各層のポテンシャ
ルが異なっていることから、多重量子井戸構造を構成し
ている。
【０００６】上記のＧａＮ系半導体発光素子（レーザダ
イオードＬＤ）の製造方法について説明する。上記のＧ
ａＮ系半導体により発光素子などを製造する場合には、
サファイア基板やＳｉＣ基板などの上にＧａＮ系半導体
を多層に成長させる必要がある。このＧａＮ系半導体の
成長方法としては、有機金属化学気相成長（ＭＯＣＶ
Ｄ）法や分子線エピタキシー（ＭＢＥ）法などがある
が、このうちＭＯＣＶＤ法は高真空を必要としないた
め、実用上有利であり、広く用いられている。
イオードＬＤ）の製造方法について説明する。上記のＧ
ａＮ系半導体により発光素子などを製造する場合には、
サファイア基板やＳｉＣ基板などの上にＧａＮ系半導体
を多層に成長させる必要がある。このＧａＮ系半導体の
成長方法としては、有機金属化学気相成長（ＭＯＣＶ
Ｄ）法や分子線エピタキシー（ＭＢＥ）法などがある
が、このうちＭＯＣＶＤ法は高真空を必要としないた
め、実用上有利であり、広く用いられている。
【０００７】上記のＭＯＣＶＤ法においては、例えば石
英ガラスなどからなるＭＯＣＶＤ反応管内に被処理基板
を配置し、反応管を取り囲むＲＦコイルなどにより加熱
しながら、反応管内に、窒素原料であるアンモニア（Ｎ
Ｈ3 ）と、成長させるＧａＮ系半導体に応じて、ガリウ
ム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉ
ｎ）などの原料をキャリアガスとともに反応管内に供給
し、反応管内に戴置された被処理基板上にＧａＮ系半導
体を成長させる。
英ガラスなどからなるＭＯＣＶＤ反応管内に被処理基板
を配置し、反応管を取り囲むＲＦコイルなどにより加熱
しながら、反応管内に、窒素原料であるアンモニア（Ｎ
Ｈ3 ）と、成長させるＧａＮ系半導体に応じて、ガリウ
ム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉ
ｎ）などの原料をキャリアガスとともに反応管内に供給
し、反応管内に戴置された被処理基板上にＧａＮ系半導
体を成長させる。
【０００８】図５に示す構造のＧａＮ系半導体を多層に
成長させる半導体発光素子の製造方法の製造工程につい
て、図６を参照して説明する。まず、図６（ａ）に示す
ように、ｃ面サファイア基板１１をサーマルクリーニン
グした後、ＭＯＣＶＤ法により、ＧａＮなどからなるバ
ッファ層１２、約５．０μｍの膜厚のｎ型のＧａＮ層
（コンタクト層）１３、約０．５μｍの膜厚のｎ型のＡ
ｌＧａＮ層（クラッド層）１４、および、約０．１μｍ
の膜厚のｎ型のＧａＮ層（ガイド層）１５を順に結晶成
長させて形成する。上記において、ｎ型の各層にドープ
するｎ型不純物（ドナー不純物）としてはシリコン（Ｓ
ｉ）などを用いる。
成長させる半導体発光素子の製造方法の製造工程につい
て、図６を参照して説明する。まず、図６（ａ）に示す
ように、ｃ面サファイア基板１１をサーマルクリーニン
グした後、ＭＯＣＶＤ法により、ＧａＮなどからなるバ
ッファ層１２、約５．０μｍの膜厚のｎ型のＧａＮ層
（コンタクト層）１３、約０．５μｍの膜厚のｎ型のＡ
ｌＧａＮ層（クラッド層）１４、および、約０．１μｍ
の膜厚のｎ型のＧａＮ層（ガイド層）１５を順に結晶成
長させて形成する。上記において、ｎ型の各層にドープ
するｎ型不純物（ドナー不純物）としてはシリコン（Ｓ
ｉ）などを用いる。
【０００９】次に、図６（ｂ）に示すように、ＭＯＣＶ
Ｄ法により、ｎ型のＧａＮ層１５上にＧａＩｎＮからな
る多重量子井戸（ＭＱＷ）構造の活性層（発光層）１６
を結晶成長させて形成する。
Ｄ法により、ｎ型のＧａＮ層１５上にＧａＩｎＮからな
る多重量子井戸（ＭＱＷ）構造の活性層（発光層）１６
を結晶成長させて形成する。
【００１０】次に、ＭＯＣＶＤ法により、活性層１６の
上層に、約０．０２μｍの膜厚のｐ型のＡｌＧａＮ層
（キャップ層）１７、約０．１μｍの膜厚のｐ型のＧａ
Ｎ層（ガイド層）１８、約０．５μｍの膜厚のｐ型のＡ
ｌＧａＮ層（クラッド層）１９、および、約０．１μｍ
の膜厚のｐ型のＧａＮ層（コンタクト層）２０を順に結
晶成長させて形成し、図５（ａ）に示す構造に至る。上
記において、ｐ型の各層にドープするｐ型不純物（アク
セプタ不純物）としてはマグネシウム（Ｍｇ）や亜鉛
（Ｚｎ）などを用いる。以降の工程としては、エッチン
グにより、図４に示すｎ型のクラッド層自身の引き出し
部１０ｃを形成し、電極（１０ａ，１０ｂ）を形成し
て、エッチングなどによりレーザ共振器端面を形成し
て、所望のレーザダイオードとすることができる。
上層に、約０．０２μｍの膜厚のｐ型のＡｌＧａＮ層
（キャップ層）１７、約０．１μｍの膜厚のｐ型のＧａ
Ｎ層（ガイド層）１８、約０．５μｍの膜厚のｐ型のＡ
ｌＧａＮ層（クラッド層）１９、および、約０．１μｍ
の膜厚のｐ型のＧａＮ層（コンタクト層）２０を順に結
晶成長させて形成し、図５（ａ）に示す構造に至る。上
記において、ｐ型の各層にドープするｐ型不純物（アク
セプタ不純物）としてはマグネシウム（Ｍｇ）や亜鉛
（Ｚｎ）などを用いる。以降の工程としては、エッチン
グにより、図４に示すｎ型のクラッド層自身の引き出し
部１０ｃを形成し、電極（１０ａ，１０ｂ）を形成し
て、エッチングなどによりレーザ共振器端面を形成し
て、所望のレーザダイオードとすることができる。
【００１１】上記のレーザダイオードＬＤは、ＭＯＣＶ
Ｄ（有機金属化学気相成長）法などの結晶成長法により
形成され、基板は主にサファイア基板が用いられる。し
かし、サファイア基板とＧａＮ膜は格子不整合性が大き
く、成長させたＧａＮ膜などの半導体積層体に多数の貫
通転移が導入されてしまい、素子の信頼性が低下してし
まう。
Ｄ（有機金属化学気相成長）法などの結晶成長法により
形成され、基板は主にサファイア基板が用いられる。し
かし、サファイア基板とＧａＮ膜は格子不整合性が大き
く、成長させたＧａＮ膜などの半導体積層体に多数の貫
通転移が導入されてしまい、素子の信頼性が低下してし
まう。
【００１２】そこで、サファイア基板上に例えばＧａＮ
膜を１〜３μｍ（例えば２μｍ）程度成長させた後、Ｒ
ＩＥ（反応性イオンエッチング）などにより、サファイ
ア基板上にＧａＮ膜が凸に突出するリッジ構造に加工
し、このリッジ構造のＧａＮ膜の側面から横方向成長さ
せることで貫通転移の方向を変え、収束させることで、
貫通転移の少ない、良質な結晶領域を得る方法（いわゆ
るペンデオ成長法）が試みられている。
膜を１〜３μｍ（例えば２μｍ）程度成長させた後、Ｒ
ＩＥ（反応性イオンエッチング）などにより、サファイ
ア基板上にＧａＮ膜が凸に突出するリッジ構造に加工
し、このリッジ構造のＧａＮ膜の側面から横方向成長さ
せることで貫通転移の方向を変え、収束させることで、
貫通転移の少ない、良質な結晶領域を得る方法（いわゆ
るペンデオ成長法）が試みられている。
【００１３】上記の半導体層の成長方法について、以下
に図面を参照して説明する。まず、図７（ａ）に示すよ
うに、サファイア基板１１のｃ面をサーマルクリーニン
グした後、ＭＯＣＶＤ法によりＧａＮ層を１〜３μｍ
（例えば２μｍ）程度成長させ、第１半導体層１２ａを
形成する。
に図面を参照して説明する。まず、図７（ａ）に示すよ
うに、サファイア基板１１のｃ面をサーマルクリーニン
グした後、ＭＯＣＶＤ法によりＧａＮ層を１〜３μｍ
（例えば２μｍ）程度成長させ、第１半導体層１２ａを
形成する。
【００１４】次に、図７（ｂ）に示すように、第１半導
体層１２ａ上に全面に感光性樹脂を塗布し、フォトリソ
グラフィー工程により露光および現像を行うことで、第
１半導体層１２ａ上に、第１半導体層として残す部分を
保護するレジスト膜Ｒをパターン形成する。
体層１２ａ上に全面に感光性樹脂を塗布し、フォトリソ
グラフィー工程により露光および現像を行うことで、第
１半導体層１２ａ上に、第１半導体層として残す部分を
保護するレジスト膜Ｒをパターン形成する。
【００１５】次に、図７（ｃ）に示すように、レジスト
膜Ｒをマスクとして第１半導体層１２ａをエッチング加
工する。この結果、サファイア基板１１上に凸に突出す
るリッジ構造の第１半導体層１２ｂとなる。上記の第１
半導体層１２ｂは、例えば、高さが１〜３μｍ、幅が３
μｍであり、このような形状の第１半導体層１２ｂが１
０μｍの間隔でサファイア基板１１上に全面に繰り返さ
れているように形成される。この後、さらにエッチング
を行ってサファイア基板１１の表面を後退させ、サファ
イア基板１１の表面形状を第１半導体層１２ｂの形成領
域において凸となる形状に加工する。
膜Ｒをマスクとして第１半導体層１２ａをエッチング加
工する。この結果、サファイア基板１１上に凸に突出す
るリッジ構造の第１半導体層１２ｂとなる。上記の第１
半導体層１２ｂは、例えば、高さが１〜３μｍ、幅が３
μｍであり、このような形状の第１半導体層１２ｂが１
０μｍの間隔でサファイア基板１１上に全面に繰り返さ
れているように形成される。この後、さらにエッチング
を行ってサファイア基板１１の表面を後退させ、サファ
イア基板１１の表面形状を第１半導体層１２ｂの形成領
域において凸となる形状に加工する。
【００１６】次に、図８（ａ）に示すように、アッシン
グ処理などによりレジスト膜Ｒを除去した後、図８
（ｂ）に示すように、サファイア基板１１の主面に対し
て垂直な方向への成長速度Ｇａよりも、サファイア基板
１１の主面内方向への成長速度Ｇｂが速い条件下で、第
１半導体層１２ｂ表面に第１半導体層１２ｂと同じＧａ
Ｎである第２半導体層１２を気相成長させる。このと
き、気相成長を行う反応室の圧力を２００Ｔｏｒｒ程度
となるように制御する。このように制御することで、第
２半導体層１２の側面Ｓには（１１−２０）面が出現
し、第２半導体層１２の底面とのなす角が直角となって
成長する。
グ処理などによりレジスト膜Ｒを除去した後、図８
（ｂ）に示すように、サファイア基板１１の主面に対し
て垂直な方向への成長速度Ｇａよりも、サファイア基板
１１の主面内方向への成長速度Ｇｂが速い条件下で、第
１半導体層１２ｂ表面に第１半導体層１２ｂと同じＧａ
Ｎである第２半導体層１２を気相成長させる。このと
き、気相成長を行う反応室の圧力を２００Ｔｏｒｒ程度
となるように制御する。このように制御することで、第
２半導体層１２の側面Ｓには（１１−２０）面が出現
し、第２半導体層１２の底面とのなす角が直角となって
成長する。
【００１７】さらに第２半導体層１２を気相成長させる
と、図８（ｃ）に示すように、隣接する第１半導体層１
２ｂから成長してきた第２半導体層１２が合体し、それ
以降は、サファイア基板１１の主面に対して垂直な方向
への成長のみが進行する。
と、図８（ｃ）に示すように、隣接する第１半導体層１
２ｂから成長してきた第２半導体層１２が合体し、それ
以降は、サファイア基板１１の主面に対して垂直な方向
への成長のみが進行する。
【００１８】さらに第２半導体層１２を気相成長させる
ことで、図９（ａ）に示すような表面にＧａＮ層（第１
半導体層１２ｂ、第２半導体層１２）が形成されたサフ
ァイア基板１１を得ることができる。例えば上記の第１
半導体層１２ｂおよび第２半導体層１２からなるＧａＮ
層をバッファ層とし、この上層にＭＯＣＶＤ法によりｎ
型コンタクト層、ｎ型クラッド層、ｎ型ガイド層、活性
層（発光層）、ｐ型キャップ層、ｐ型ガイド層、ｐ型ク
ラッド層、および、ｐ型コンタクト層を順に結晶成長さ
せて形成し、所望の半導体発光素子とすることができ
る。
ことで、図９（ａ）に示すような表面にＧａＮ層（第１
半導体層１２ｂ、第２半導体層１２）が形成されたサフ
ァイア基板１１を得ることができる。例えば上記の第１
半導体層１２ｂおよび第２半導体層１２からなるＧａＮ
層をバッファ層とし、この上層にＭＯＣＶＤ法によりｎ
型コンタクト層、ｎ型クラッド層、ｎ型ガイド層、活性
層（発光層）、ｐ型キャップ層、ｐ型ガイド層、ｐ型ク
ラッド層、および、ｐ型コンタクト層を順に結晶成長さ
せて形成し、所望の半導体発光素子とすることができ
る。
【００１９】上記のようにして形成したＧａＮ層（第２
半導体層１２）は、リッジ構造のＧａＮ膜（第１半導体
層１２ｂ）の側面から横方向成長するときに、貫通転移
の方向が変わり、収束して、部分的に貫通転移の少ない
良質な結晶領域を有しており、この良質な領域に発光素
子の発光部を作り込むことで、発光素子の発光特性や寿
命などを向上させることができる。
半導体層１２）は、リッジ構造のＧａＮ膜（第１半導体
層１２ｂ）の側面から横方向成長するときに、貫通転移
の方向が変わり、収束して、部分的に貫通転移の少ない
良質な結晶領域を有しており、この良質な領域に発光素
子の発光部を作り込むことで、発光素子の発光特性や寿
命などを向上させることができる。
【００２０】
【発明が解決しようとする課題】しかしながら、上記の
ようにして形成された第２半導体層１２は、図９（ａ）
に示すように、隣接する第１半導体層１２ｂから成長し
てきた第２半導体層１２と合体する会合部に大きなボイ
ドＶが形成されてしまうという問題がある。このような
大きなボイドＶは、その上に素子を作成した場合、横方
向に電流を流す障害となる。
ようにして形成された第２半導体層１２は、図９（ａ）
に示すように、隣接する第１半導体層１２ｂから成長し
てきた第２半導体層１２と合体する会合部に大きなボイ
ドＶが形成されてしまうという問題がある。このような
大きなボイドＶは、その上に素子を作成した場合、横方
向に電流を流す障害となる。
【００２１】また、上記のようにして形成された第２半
導体層１２において、結晶のｃ軸が傾く問題が生じるこ
とがある。上記第２半導体層のＸ線回折（ＸＲＤ）測定
を行うと、ピークが３つに分裂して観測される。これ
は、上記会合部付近で、結晶のｃ軸が傾いている領域が
存在するためと考えられる。
導体層１２において、結晶のｃ軸が傾く問題が生じるこ
とがある。上記第２半導体層のＸ線回折（ＸＲＤ）測定
を行うと、ピークが３つに分裂して観測される。これ
は、上記会合部付近で、結晶のｃ軸が傾いている領域が
存在するためと考えられる。
【００２２】また、上記のようにして形成された第２半
導体層１２においては、隣接する第１半導体層１２ｂか
ら成長してきた第２半導体層１２と合体する会合部近傍
において、横方向への欠陥が多数入ってしまうという問
題が生じる。図９（ｂ）は、図９（ａ）に示す部分の半
導体層をＴＥＭ（透過型電子顕微鏡）で観察して得た模
式図である。貫通転移Ｔは、第１半導体層１２ｂ上面
や、ボイドＶ部分から上方へを延びているが、この他
に、これら貫通転移の少ない領域である横方向（基板面
内方向）成長した領域にも、欠陥Ｄが横方向に向かって
多数発生してしまっていることが観察された。
導体層１２においては、隣接する第１半導体層１２ｂか
ら成長してきた第２半導体層１２と合体する会合部近傍
において、横方向への欠陥が多数入ってしまうという問
題が生じる。図９（ｂ）は、図９（ａ）に示す部分の半
導体層をＴＥＭ（透過型電子顕微鏡）で観察して得た模
式図である。貫通転移Ｔは、第１半導体層１２ｂ上面
や、ボイドＶ部分から上方へを延びているが、この他
に、これら貫通転移の少ない領域である横方向（基板面
内方向）成長した領域にも、欠陥Ｄが横方向に向かって
多数発生してしまっていることが観察された。
【００２３】従って、本発明の目的は、ペンデオ成長法
により半導体層を成長させる方法であって、発生するボ
イドの大きさを抑制し、半導体層の結晶のｃ軸の傾きを
抑制し、半導体層中の欠陥を低減できる半導体層の成長
方法、および、これを用いた半導体発光素子の製造方法
を提供することである。
により半導体層を成長させる方法であって、発生するボ
イドの大きさを抑制し、半導体層の結晶のｃ軸の傾きを
抑制し、半導体層中の欠陥を低減できる半導体層の成長
方法、および、これを用いた半導体発光素子の製造方法
を提供することである。
【００２４】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体層の成長方法は、基板上に凸にＩＩ
Ｉ−Ｖ族化合物である第１半導体層を形成する工程と、
上記基板の主面に対して垂直な方向への成長速度より
も、上記基板の主面内方向への成長速度が速い条件下
で、上記第１半導体層表面にＩＩＩ−Ｖ族化合物である
第２半導体層を気相成長させる工程とを有し、上記第２
半導体層を気相成長させる工程が、当該第２半導体層の
側面と底面のなす角が鋭角となるように成長させる工程
を含む。
め、本発明の半導体層の成長方法は、基板上に凸にＩＩ
Ｉ−Ｖ族化合物である第１半導体層を形成する工程と、
上記基板の主面に対して垂直な方向への成長速度より
も、上記基板の主面内方向への成長速度が速い条件下
で、上記第１半導体層表面にＩＩＩ−Ｖ族化合物である
第２半導体層を気相成長させる工程とを有し、上記第２
半導体層を気相成長させる工程が、当該第２半導体層の
側面と底面のなす角が鋭角となるように成長させる工程
を含む。
【００２５】上記の本発明の半導体層の成長方法は、好
適には、上記第２半導体層の側面と底面のなす角が鋭角
となるように成長させる工程において、当該気相成長を
行う反応室の圧力を制御することにより、上記第２半導
体層の側面と底面のなす角を制御する。
適には、上記第２半導体層の側面と底面のなす角が鋭角
となるように成長させる工程において、当該気相成長を
行う反応室の圧力を制御することにより、上記第２半導
体層の側面と底面のなす角を制御する。
【００２６】上記の本発明の半導体層の成長方法は、好
適には、上記第２半導体層の側面と底面のなす角が鋭角
となるように成長させる工程において、当該気相成長を
行う反応室の圧力を４００Ｔｏｒｒ以上に制御すること
により、上記第２半導体層の側面と底面のなす角が鋭角
となるように制御する。
適には、上記第２半導体層の側面と底面のなす角が鋭角
となるように成長させる工程において、当該気相成長を
行う反応室の圧力を４００Ｔｏｒｒ以上に制御すること
により、上記第２半導体層の側面と底面のなす角が鋭角
となるように制御する。
【００２７】上記の本発明の半導体層の成長方法は、好
適には、上記第１半導体層を形成する工程が、上記基板
上に全面に第１半導体層を形成する工程と、上記第１半
導体層を所定のパターンに加工する工程とを含む。さら
に好適には、上記第１半導体層を所定のパターンに加工
する工程が、上記第１半導体層上に上記第１半導体層と
して残す部分を保護するレジスト膜をパターン形成する
工程と、上記レジスト膜をマスクとして上記第１半導体
層をエッチング加工する工程を含み、上記レジスト膜を
マスクとして上記第１半導体層をエッチング加工する工
程の後に、さらにエッチングを行って上記基板の表面を
後退させ、上記基板の表面形状を上記第１半導体層の形
成領域において凸となる形状に加工する工程を有する。
適には、上記第１半導体層を形成する工程が、上記基板
上に全面に第１半導体層を形成する工程と、上記第１半
導体層を所定のパターンに加工する工程とを含む。さら
に好適には、上記第１半導体層を所定のパターンに加工
する工程が、上記第１半導体層上に上記第１半導体層と
して残す部分を保護するレジスト膜をパターン形成する
工程と、上記レジスト膜をマスクとして上記第１半導体
層をエッチング加工する工程を含み、上記レジスト膜を
マスクとして上記第１半導体層をエッチング加工する工
程の後に、さらにエッチングを行って上記基板の表面を
後退させ、上記基板の表面形状を上記第１半導体層の形
成領域において凸となる形状に加工する工程を有する。
【００２８】上記の本発明の半導体層の成長方法は、好
適には、上記第２半導体層を気相成長させる工程におい
て、上記第２半導体層の底面と鋭角をなす側面が（１１
−２２）面である。
適には、上記第２半導体層を気相成長させる工程におい
て、上記第２半導体層の底面と鋭角をなす側面が（１１
−２２）面である。
【００２９】上記の本発明の半導体層の成長方法は、好
適には、上記第１半導体層および第２半導体層がＧａＮ
層である。
適には、上記第１半導体層および第２半導体層がＧａＮ
層である。
【００３０】上記の本発明の半導体層の成長方法は、ま
ず、基板上に全面に第１半導体層を形成し、第１半導体
層上に第１半導体層として残す部分を保護するレジスト
膜をパターン形成し、レジスト膜をマスクとして第１半
導体層をエッチング加工し、さらにエッチングを行って
基板の表面を後退させ、基板の表面形状を第１半導体層
の形成領域において凸となる形状に加工するなどによ
り、第１半導体層を所定のパターンに加工して、基板上
に凸にＩＩＩ−Ｖ族化合物であるＧａＮなどの第１半導
体層を形成する。次に、基板の主面に対して垂直な方向
への成長速度よりも、基板の主面内方向への成長速度が
速い条件下で、第１半導体層表面にＩＩＩ−Ｖ族化合物
であるＧａＮなどの第２半導体層を気相成長させる。こ
のとき、気相成長を行う反応室の圧力を４００Ｔｏｒｒ
以上に制御するなど、反応室の圧力を制御することによ
り、第２半導体層の側面が（１１−２２）面となるよう
にするなど、第２半導体層の側面と底面のなす角が鋭角
となるように成長させる。
ず、基板上に全面に第１半導体層を形成し、第１半導体
層上に第１半導体層として残す部分を保護するレジスト
膜をパターン形成し、レジスト膜をマスクとして第１半
導体層をエッチング加工し、さらにエッチングを行って
基板の表面を後退させ、基板の表面形状を第１半導体層
の形成領域において凸となる形状に加工するなどによ
り、第１半導体層を所定のパターンに加工して、基板上
に凸にＩＩＩ−Ｖ族化合物であるＧａＮなどの第１半導
体層を形成する。次に、基板の主面に対して垂直な方向
への成長速度よりも、基板の主面内方向への成長速度が
速い条件下で、第１半導体層表面にＩＩＩ−Ｖ族化合物
であるＧａＮなどの第２半導体層を気相成長させる。こ
のとき、気相成長を行う反応室の圧力を４００Ｔｏｒｒ
以上に制御するなど、反応室の圧力を制御することによ
り、第２半導体層の側面が（１１−２２）面となるよう
にするなど、第２半導体層の側面と底面のなす角が鋭角
となるように成長させる。
【００３１】上記の本発明の半導体層の成長方法によれ
ば、第２半導体層の側面と底面のなす角が鋭角となるよ
うに成長させるので、第２半導体層が成長して隣接する
第１半導体層から成長してきた第２半導体層と合体する
ときに基板側から徐々に会合部を形成していき、原料ガ
スの供給が上方で遮られてしまうことがなく、会合部に
発生するボイドの大きさを抑制することができる。ま
た、第２半導体層が成長して隣接する第１半導体層から
成長してきた第２半導体層と合体するときに第２半導体
層にかかる応力が低減できるので、半導体層の結晶のｃ
軸の傾きを抑制するとともに、さらに、半導体層中の横
方向（基板面内方向）に入る欠陥を低減することができ
る。
ば、第２半導体層の側面と底面のなす角が鋭角となるよ
うに成長させるので、第２半導体層が成長して隣接する
第１半導体層から成長してきた第２半導体層と合体する
ときに基板側から徐々に会合部を形成していき、原料ガ
スの供給が上方で遮られてしまうことがなく、会合部に
発生するボイドの大きさを抑制することができる。ま
た、第２半導体層が成長して隣接する第１半導体層から
成長してきた第２半導体層と合体するときに第２半導体
層にかかる応力が低減できるので、半導体層の結晶のｃ
軸の傾きを抑制するとともに、さらに、半導体層中の横
方向（基板面内方向）に入る欠陥を低減することができ
る。
【００３２】また、上記の目的を達成するため、本発明
の半導体発光素子の製造方法は、基板上に、第１導電型
の第１クラッド層と、活性層と、第２導電型の第２クラ
ッド層の積層体を含む半導体積層体を有し、当該半導体
積層体が、上記基板上に形成されたＩＩＩ−Ｖ族化合物
半導体層を含む半導体発光素子の製造方法であって、上
記ＩＩＩ−Ｖ族化合物半導体層を形成する工程が、基板
上に凸にＩＩＩ−Ｖ族化合物である第１半導体層を形成
する工程と、上記基板の主面に対して垂直な方向への成
長速度よりも、上記基板の主面内方向への成長速度が速
い条件下で、上記第１半導体層表面にＩＩＩ−Ｖ族化合
物である第２半導体層を気相成長させる工程とを有し、
上記第２半導体層を気相成長させる工程が、当該第２半
導体層の側面と底面のなす角が鋭角となるように成長さ
せる工程を含む。
の半導体発光素子の製造方法は、基板上に、第１導電型
の第１クラッド層と、活性層と、第２導電型の第２クラ
ッド層の積層体を含む半導体積層体を有し、当該半導体
積層体が、上記基板上に形成されたＩＩＩ−Ｖ族化合物
半導体層を含む半導体発光素子の製造方法であって、上
記ＩＩＩ−Ｖ族化合物半導体層を形成する工程が、基板
上に凸にＩＩＩ−Ｖ族化合物である第１半導体層を形成
する工程と、上記基板の主面に対して垂直な方向への成
長速度よりも、上記基板の主面内方向への成長速度が速
い条件下で、上記第１半導体層表面にＩＩＩ−Ｖ族化合
物である第２半導体層を気相成長させる工程とを有し、
上記第２半導体層を気相成長させる工程が、当該第２半
導体層の側面と底面のなす角が鋭角となるように成長さ
せる工程を含む。
【００３３】上記の本発明の半導体発光素子の製造方法
は、基板上に、第１導電型の第１クラッド層と、活性層
と、第２導電型の第２クラッド層の積層体を含む半導体
積層体を有し、半導体積層体が、基板上に形成されたＩ
ＩＩ−Ｖ族化合物半導体層を含む半導体発光素子を製造
するときに、基板上に凸にＩＩＩ−Ｖ族化合物である第
１半導体層を形成し、次に、基板の主面に対して垂直な
方向への成長速度よりも、基板の主面内方向への成長速
度が速い条件下で、第１半導体層表面にＩＩＩ−Ｖ族化
合物である第２半導体層を、第２半導体層の側面と底面
のなす角が鋭角となるように気相成長させる。
は、基板上に、第１導電型の第１クラッド層と、活性層
と、第２導電型の第２クラッド層の積層体を含む半導体
積層体を有し、半導体積層体が、基板上に形成されたＩ
ＩＩ−Ｖ族化合物半導体層を含む半導体発光素子を製造
するときに、基板上に凸にＩＩＩ−Ｖ族化合物である第
１半導体層を形成し、次に、基板の主面に対して垂直な
方向への成長速度よりも、基板の主面内方向への成長速
度が速い条件下で、第１半導体層表面にＩＩＩ−Ｖ族化
合物である第２半導体層を、第２半導体層の側面と底面
のなす角が鋭角となるように気相成長させる。
【００３４】上記の本発明の半導体発光素子の製造方法
によれば、基板上のＩＩＩ−Ｖ族化合物半導体層を形成
するときに、第２半導体層の側面と底面のなす角が鋭角
となるように成長させるので、第２半導体層が成長して
隣接する第１半導体層から成長してきた第２半導体層と
合体するときに基板側から徐々に会合部を形成してい
き、原料ガスの供給が上方で遮られてしまうことがな
く、会合部に発生するボイドの大きさを抑制することが
できる。また、第２半導体層が成長して隣接する第１半
導体層から成長してきた第２半導体層と合体するときに
第２半導体層にかかる応力が低減できるので、半導体層
の結晶のｃ軸の傾きを抑制するとともに、さらに、半導
体層中の横方向（基板面内方向）にはいる欠陥を低減す
ることができる。
によれば、基板上のＩＩＩ−Ｖ族化合物半導体層を形成
するときに、第２半導体層の側面と底面のなす角が鋭角
となるように成長させるので、第２半導体層が成長して
隣接する第１半導体層から成長してきた第２半導体層と
合体するときに基板側から徐々に会合部を形成してい
き、原料ガスの供給が上方で遮られてしまうことがな
く、会合部に発生するボイドの大きさを抑制することが
できる。また、第２半導体層が成長して隣接する第１半
導体層から成長してきた第２半導体層と合体するときに
第２半導体層にかかる応力が低減できるので、半導体層
の結晶のｃ軸の傾きを抑制するとともに、さらに、半導
体層中の横方向（基板面内方向）にはいる欠陥を低減す
ることができる。
【００３５】
【発明の実施の形態】以下、本発明に係るの半導体層の
成長方法、および、それを用いた半導体発光素子とその
製造方法の実施の形態について図面を参照して説明す
る。なお、実施形態の全図において、同一または対応す
る部分には同一の符号を付す。
成長方法、および、それを用いた半導体発光素子とその
製造方法の実施の形態について図面を参照して説明す
る。なお、実施形態の全図において、同一または対応す
る部分には同一の符号を付す。
【００３６】第１実施形態 本実施形態に係る半導体層の成長方法について、以下に
図面を参照して説明する。まず、図１（ａ）に示すよう
に、サファイア基板１１のｃ面をサーマルクリーニング
した後、ＭＯＣＶＤ法によりＧａＮ層を１〜３μｍ（例
えば２μｍ）程度成長させ、第１半導体層１２ａを形成
する。
図面を参照して説明する。まず、図１（ａ）に示すよう
に、サファイア基板１１のｃ面をサーマルクリーニング
した後、ＭＯＣＶＤ法によりＧａＮ層を１〜３μｍ（例
えば２μｍ）程度成長させ、第１半導体層１２ａを形成
する。
【００３７】次に、図１（ｂ）に示すように、第１半導
体層１２ａ上に全面に感光性樹脂を塗布し、フォトリソ
グラフィー工程により露光および現像を行うことで、第
１半導体層１２ａ上に、第１半導体層として残す部分を
保護するレジスト膜Ｒをパターン形成する。
体層１２ａ上に全面に感光性樹脂を塗布し、フォトリソ
グラフィー工程により露光および現像を行うことで、第
１半導体層１２ａ上に、第１半導体層として残す部分を
保護するレジスト膜Ｒをパターン形成する。
【００３８】次に、図１（ｃ）に示すように、レジスト
膜Ｒをマスクとして第１半導体層１２ａをエッチング加
工する。この結果、サファイア基板１１上に凸に突出す
るリッジ構造の第１半導体層１２ｂとなる。上記の第１
半導体層１２ｂは、例えば、高さが１〜３μｍ、幅が３
μｍであり、このような形状の第１半導体層１２ｂが１
０μｍの間隔でサファイア基板１１上に全面に繰り返さ
れているように形成される。この後、さらにエッチング
を行ってサファイア基板１１の表面を後退させ、サファ
イア基板１１の表面形状を第１半導体層１２ｂの形成領
域において凸となる形状に加工する。
膜Ｒをマスクとして第１半導体層１２ａをエッチング加
工する。この結果、サファイア基板１１上に凸に突出す
るリッジ構造の第１半導体層１２ｂとなる。上記の第１
半導体層１２ｂは、例えば、高さが１〜３μｍ、幅が３
μｍであり、このような形状の第１半導体層１２ｂが１
０μｍの間隔でサファイア基板１１上に全面に繰り返さ
れているように形成される。この後、さらにエッチング
を行ってサファイア基板１１の表面を後退させ、サファ
イア基板１１の表面形状を第１半導体層１２ｂの形成領
域において凸となる形状に加工する。
【００３９】次に、図２（ａ）に示すように、アッシン
グ処理などによりレジスト膜Ｒを除去した後、図２
（ｂ）に示すように、サファイア基板１１の主面に対し
て垂直な方向への成長速度Ｇａよりも、サファイア基板
１１の主面内方向への成長速度Ｇｂが速い条件下で、第
１半導体層１２ｂ表面に第１半導体層１２ｂと同じＧａ
Ｎである第２半導体層１２を気相成長させる。このと
き、気相成長を行う反応室の圧力を４００Ｔｏｒｒ以上
（例えば７００Ｔｏｒｒ）となるように制御する。この
ように制御することで、第２半導体層１２の側面Ｓには
（１１−２２）面が出現し、第２半導体層１２の底面と
のなす角θが鋭角となって成長する。上記のような（１
１−２２）面などの第２半導体層１２の底面とのなす角
θが鋭角となる側面Ｓを出現させるためには、反応室の
圧力以外の要因も影響を与えるが、４００Ｔｏｒｒ以下
では実質的にそのような側面が出現することはなく、４
００Ｔｏｒｒ以上とすることが望ましい。
グ処理などによりレジスト膜Ｒを除去した後、図２
（ｂ）に示すように、サファイア基板１１の主面に対し
て垂直な方向への成長速度Ｇａよりも、サファイア基板
１１の主面内方向への成長速度Ｇｂが速い条件下で、第
１半導体層１２ｂ表面に第１半導体層１２ｂと同じＧａ
Ｎである第２半導体層１２を気相成長させる。このと
き、気相成長を行う反応室の圧力を４００Ｔｏｒｒ以上
（例えば７００Ｔｏｒｒ）となるように制御する。この
ように制御することで、第２半導体層１２の側面Ｓには
（１１−２２）面が出現し、第２半導体層１２の底面と
のなす角θが鋭角となって成長する。上記のような（１
１−２２）面などの第２半導体層１２の底面とのなす角
θが鋭角となる側面Ｓを出現させるためには、反応室の
圧力以外の要因も影響を与えるが、４００Ｔｏｒｒ以下
では実質的にそのような側面が出現することはなく、４
００Ｔｏｒｒ以上とすることが望ましい。
【００４０】さらに第２半導体層１２を気相成長させる
と、図２（ｃ）に示すように、隣接する第１半導体層１
２ｂから成長してきた第２半導体層１２が合体し、それ
以降は、サファイア基板１１の主面に対して垂直な方向
への成長のみが進行する。
と、図２（ｃ）に示すように、隣接する第１半導体層１
２ｂから成長してきた第２半導体層１２が合体し、それ
以降は、サファイア基板１１の主面に対して垂直な方向
への成長のみが進行する。
【００４１】さらに第２半導体層１２を気相成長させる
ことで、図３（ａ）に示すような表面にＧａＮ層（第１
半導体層１２ｂ、第２半導体層１２）が形成されたサフ
ァイア基板１１を得ることができる。例えば上記の第１
半導体層１２ｂおよび第２半導体層１２からなるＧａＮ
層をバッファ層とし、この上層にＭＯＣＶＤ法によりｎ
型コンタクト層、ｎ型クラッド層、ｎ型ガイド層、活性
層（発光層）、ｐ型キャップ層、ｐ型ガイド層、ｐ型ク
ラッド層、および、ｐ型コンタクト層を順に結晶成長さ
せて形成し、所望の半導体発光素子とすることができ
る。
ことで、図３（ａ）に示すような表面にＧａＮ層（第１
半導体層１２ｂ、第２半導体層１２）が形成されたサフ
ァイア基板１１を得ることができる。例えば上記の第１
半導体層１２ｂおよび第２半導体層１２からなるＧａＮ
層をバッファ層とし、この上層にＭＯＣＶＤ法によりｎ
型コンタクト層、ｎ型クラッド層、ｎ型ガイド層、活性
層（発光層）、ｐ型キャップ層、ｐ型ガイド層、ｐ型ク
ラッド層、および、ｐ型コンタクト層を順に結晶成長さ
せて形成し、所望の半導体発光素子とすることができ
る。
【００４２】上記のようにして形成したＧａＮ層（第２
半導体層１２）は、リッジ構造のＧａＮ膜（第１半導体
層１２ｂ）の側面から横方向成長するときに、貫通転移
の方向が変わり、収束して、部分的に貫通転移の少ない
良質な結晶領域を有しており、この良質な領域に発光素
子の発光部を作り込むことで、発光素子の発光特性や寿
命などを向上させることができる。
半導体層１２）は、リッジ構造のＧａＮ膜（第１半導体
層１２ｂ）の側面から横方向成長するときに、貫通転移
の方向が変わり、収束して、部分的に貫通転移の少ない
良質な結晶領域を有しており、この良質な領域に発光素
子の発光部を作り込むことで、発光素子の発光特性や寿
命などを向上させることができる。
【００４３】上記の本実施形態に係る半導体層の成長方
法によれば、第２半導体層の側面と底面のなす角が鋭角
となるように成長させるので、第２半導体層が成長して
隣接する第１半導体層から成長してきた第２半導体層と
合体するときに基板側から徐々に会合部を形成してい
き、原料ガスの供給が上方で遮られてしまうことがな
く、会合部に発生するボイドＶの大きさを抑制すること
ができる。
法によれば、第２半導体層の側面と底面のなす角が鋭角
となるように成長させるので、第２半導体層が成長して
隣接する第１半導体層から成長してきた第２半導体層と
合体するときに基板側から徐々に会合部を形成してい
き、原料ガスの供給が上方で遮られてしまうことがな
く、会合部に発生するボイドＶの大きさを抑制すること
ができる。
【００４４】また、上記の本実施形態に係る半導体層の
成長方法によれば、第２半導体層が成長して隣接する第
１半導体層から成長してきた第２半導体層と合体すると
きに第２半導体層にかかる応力が低減できるので、半導
体層の結晶のｃ軸の傾きを抑制するとともに、さらに、
半導体層中の横方向（基板面内方向）に入る欠陥を低減
することができる。
成長方法によれば、第２半導体層が成長して隣接する第
１半導体層から成長してきた第２半導体層と合体すると
きに第２半導体層にかかる応力が低減できるので、半導
体層の結晶のｃ軸の傾きを抑制するとともに、さらに、
半導体層中の横方向（基板面内方向）に入る欠陥を低減
することができる。
【００４５】（実施例１）図３（ｂ）は、上記実施形態
に従って成長させた半導体層をＴＥＭ（透過型電子顕微
鏡）で観察して得た模式図であり、図３（ａ）に示す部
分の半導体層に相当する。貫通転移Ｔは、第１半導体層
１２ｂ上面や、ボイドＶ部分から上方へを延びている。
しかしながら、従来例の図９（ｂ）に観察されたよう
な、貫通転移の少ない領域である横方向（基板面内方
向）成長した領域に横方向に入る欠陥は観察されなかっ
た。
に従って成長させた半導体層をＴＥＭ（透過型電子顕微
鏡）で観察して得た模式図であり、図３（ａ）に示す部
分の半導体層に相当する。貫通転移Ｔは、第１半導体層
１２ｂ上面や、ボイドＶ部分から上方へを延びている。
しかしながら、従来例の図９（ｂ）に観察されたよう
な、貫通転移の少ない領域である横方向（基板面内方
向）成長した領域に横方向に入る欠陥は観察されなかっ
た。
【００４６】（実施例２）上記の実施形態に従って成長
させた半導体層をＸ線回折（ＸＲＤ）測定を行うと、従
来技術において観測されたようなピークの分裂は観測さ
れず、単一のピークとなっており、結晶のｃ軸の傾きが
解消されていることが確認できた。
させた半導体層をＸ線回折（ＸＲＤ）測定を行うと、従
来技術において観測されたようなピークの分裂は観測さ
れず、単一のピークとなっており、結晶のｃ軸の傾きが
解消されていることが確認できた。
【００４７】第２実施形態 図４は、本実施形態に係る窒化物系ＩＩＩ−Ｖ族化合物
半導体発光素子であるＧａＮ系半導体発光素子（レーザ
ダイオードＬＤ）の斜視図である。サファイア基板１１
上に、多重量子井戸構造の活性層１６を含むＧａＮ系半
導体層が積層されて、半導体積層体１０が形成されてい
る。半導体積層体１０において、活性層１６を挟み込む
ように形成されたｐ型のクラッド層とｎ型のクラッド層
のそれぞれに接続するように、ｐ電極１０ａとｎ電極１
０ｂがぞれぞれ形成されている。ここで、サファイア基
板１１が絶縁性であることから、ｎ型のクラッド層に接
続する半導体層あるいはｎ型のクラッド層自身の引き出
し部１０ｃがサファイア基板１１上において半導体積層
体１０からはみ出して形成されており、この上層に上記
ｎ電極１０ｂが形成されている。上記のｐ電極１０ａと
ｎ電極１０ｂに、電源Ｂにより所定の電圧が印加される
と、半導体積層体１０中の活性層１６からレーザ光Ｌが
出射される。
半導体発光素子であるＧａＮ系半導体発光素子（レーザ
ダイオードＬＤ）の斜視図である。サファイア基板１１
上に、多重量子井戸構造の活性層１６を含むＧａＮ系半
導体層が積層されて、半導体積層体１０が形成されてい
る。半導体積層体１０において、活性層１６を挟み込む
ように形成されたｐ型のクラッド層とｎ型のクラッド層
のそれぞれに接続するように、ｐ電極１０ａとｎ電極１
０ｂがぞれぞれ形成されている。ここで、サファイア基
板１１が絶縁性であることから、ｎ型のクラッド層に接
続する半導体層あるいはｎ型のクラッド層自身の引き出
し部１０ｃがサファイア基板１１上において半導体積層
体１０からはみ出して形成されており、この上層に上記
ｎ電極１０ｂが形成されている。上記のｐ電極１０ａと
ｎ電極１０ｂに、電源Ｂにより所定の電圧が印加される
と、半導体積層体１０中の活性層１６からレーザ光Ｌが
出射される。
【００４８】図５（ａ）は、上記の半導体積層体１０部
分をより詳細に説明する断面図である。例えば、サファ
イア基板１１上に、ＧａＮなどからなるバッファ層１２
が形成されており、その上層に、例えば、約５．０μｍ
の膜厚のｎ型のＧａＮ層（コンタクト層）１３、約０．
５μｍの膜厚のｎ型のＡｌＧａＮ層（クラッド層）１
４、約０．１μｍの膜厚のｎ型のＧａＮ層（ガイド層）
１５、ＧａＩｎＮなどからなる多重量子井戸（ＭＱＷ）
構造の活性層（発光層）１６、約０．０２μｍの膜厚の
ｐ型のＡｌＧａＮ層（キャップ層）１７、約０．１μｍ
の膜厚のｐ型のＧａＮ層（ガイド層）１８、約０．５μ
ｍの膜厚のｐ型のＡｌＧａＮ層（クラッド層）１９、約
０．１μｍの膜厚のｐ型のＧａＮ層（コンタクト層）２
０がそれぞれ積層されている。上記において、ｎ型の層
にドープするｎ型不純物（ドナー不純物）としてはシリ
コン（Ｓｉ）などを用い、ｐ型の層にドープするｐ型不
純物（アクセプタ不純物）としてはマグネシウム（Ｍ
ｇ）や亜鉛（Ｚｎ）などを用いる。
分をより詳細に説明する断面図である。例えば、サファ
イア基板１１上に、ＧａＮなどからなるバッファ層１２
が形成されており、その上層に、例えば、約５．０μｍ
の膜厚のｎ型のＧａＮ層（コンタクト層）１３、約０．
５μｍの膜厚のｎ型のＡｌＧａＮ層（クラッド層）１
４、約０．１μｍの膜厚のｎ型のＧａＮ層（ガイド層）
１５、ＧａＩｎＮなどからなる多重量子井戸（ＭＱＷ）
構造の活性層（発光層）１６、約０．０２μｍの膜厚の
ｐ型のＡｌＧａＮ層（キャップ層）１７、約０．１μｍ
の膜厚のｐ型のＧａＮ層（ガイド層）１８、約０．５μ
ｍの膜厚のｐ型のＡｌＧａＮ層（クラッド層）１９、約
０．１μｍの膜厚のｐ型のＧａＮ層（コンタクト層）２
０がそれぞれ積層されている。上記において、ｎ型の層
にドープするｎ型不純物（ドナー不純物）としてはシリ
コン（Ｓｉ）などを用い、ｐ型の層にドープするｐ型不
純物（アクセプタ不純物）としてはマグネシウム（Ｍ
ｇ）や亜鉛（Ｚｎ）などを用いる。
【００４９】図５（ｂ）は、上記の多重量子井戸構造の
活性層１６のポテンシャルを示す模式図である。活性層
１６においては、インジウム（Ｉｎ）の含有量が２％の
層と８％の層が交互に積層しており、各層のポテンシャ
ルが異なっていることから、多重量子井戸構造を構成し
ている。
活性層１６のポテンシャルを示す模式図である。活性層
１６においては、インジウム（Ｉｎ）の含有量が２％の
層と８％の層が交互に積層しており、各層のポテンシャ
ルが異なっていることから、多重量子井戸構造を構成し
ている。
【００５０】図５に示す構造のＧａＮ系半導体を多層に
成長させる半導体発光素子の製造方法の製造工程につい
て、図６を参照して説明する。まず、図６（ａ）に示す
ように、ｃ面サファイア基板１１をサーマルクリーニン
グした後、ＭＯＣＶＤ法により、ＧａＮなどからなるバ
ッファ層１２を結晶性長させて形成する。ここで、バッ
ファ層１２の形成は、部分的に貫通転移の少ない良質な
結晶領域を形成できるペンデオ成長法において、会合部
に発生するボイドの大きさを抑制し、半導体層の結晶の
ｃ軸の傾きを抑制するとともに、さらに、半導体層中の
横方向（基板面内方向）にはいる欠陥を低減することが
できる、第１実施形態に係る半導体層の成長方法に従っ
て行う。
成長させる半導体発光素子の製造方法の製造工程につい
て、図６を参照して説明する。まず、図６（ａ）に示す
ように、ｃ面サファイア基板１１をサーマルクリーニン
グした後、ＭＯＣＶＤ法により、ＧａＮなどからなるバ
ッファ層１２を結晶性長させて形成する。ここで、バッ
ファ層１２の形成は、部分的に貫通転移の少ない良質な
結晶領域を形成できるペンデオ成長法において、会合部
に発生するボイドの大きさを抑制し、半導体層の結晶の
ｃ軸の傾きを抑制するとともに、さらに、半導体層中の
横方向（基板面内方向）にはいる欠陥を低減することが
できる、第１実施形態に係る半導体層の成長方法に従っ
て行う。
【００５１】即ち、サファイア基板１１のｃ面上に第１
半導体層１２ａを形成し、レジスト膜Ｒをパターン形成
してエッチング加工することによりサファイア基板１１
上に凸に突出するリッジ構造の第１半導体層１２ｂを形
成し、次にレジスト膜Ｒを除去した後、サファイア基板
１１の主面に対して垂直な方向への成長速度Ｇａより
も、サファイア基板１１の主面内方向への成長速度Ｇｂ
が速い条件下で、第１半導体層１２ｂ表面に第１半導体
層１２ｂと同じＧａＮである第２半導体層１２を、第２
半導体層１２の側面Ｓに（１１−２２）面などが出現
し、第２半導体層１２の底面とのなす角θが鋭角となる
ように気相成長させることで、バッファ層１２を形成す
る。
半導体層１２ａを形成し、レジスト膜Ｒをパターン形成
してエッチング加工することによりサファイア基板１１
上に凸に突出するリッジ構造の第１半導体層１２ｂを形
成し、次にレジスト膜Ｒを除去した後、サファイア基板
１１の主面に対して垂直な方向への成長速度Ｇａより
も、サファイア基板１１の主面内方向への成長速度Ｇｂ
が速い条件下で、第１半導体層１２ｂ表面に第１半導体
層１２ｂと同じＧａＮである第２半導体層１２を、第２
半導体層１２の側面Ｓに（１１−２２）面などが出現
し、第２半導体層１２の底面とのなす角θが鋭角となる
ように気相成長させることで、バッファ層１２を形成す
る。
【００５２】次に、上記バッファ層１２の上層に、ＭＯ
ＣＶＤ法により、約５．０μｍの膜厚のｎ型のＧａＮ層
（コンタクト層）１３、約０．５μｍの膜厚のｎ型のＡ
ｌＧａＮ層（クラッド層）１４、および、約０．１μｍ
の膜厚のｎ型のＧａＮ層（ガイド層）１５を順に結晶成
長させて形成する。上記において、ｎ型の各層にドープ
するｎ型不純物（ドナー不純物）としてはシリコン（Ｓ
ｉ）などを用いる。
ＣＶＤ法により、約５．０μｍの膜厚のｎ型のＧａＮ層
（コンタクト層）１３、約０．５μｍの膜厚のｎ型のＡ
ｌＧａＮ層（クラッド層）１４、および、約０．１μｍ
の膜厚のｎ型のＧａＮ層（ガイド層）１５を順に結晶成
長させて形成する。上記において、ｎ型の各層にドープ
するｎ型不純物（ドナー不純物）としてはシリコン（Ｓ
ｉ）などを用いる。
【００５３】次に、図６（ｂ）に示すように、ＭＯＣＶ
Ｄ法により、ｎ型のＧａＮ層１５上にＧａＩｎＮからな
る多重量子井戸（ＭＱＷ）構造の活性層（発光層）１６
を結晶成長させて形成する。
Ｄ法により、ｎ型のＧａＮ層１５上にＧａＩｎＮからな
る多重量子井戸（ＭＱＷ）構造の活性層（発光層）１６
を結晶成長させて形成する。
【００５４】次に、ＭＯＣＶＤ法により、活性層１６の
上層に、約０．０２μｍの膜厚のｐ型のＡｌＧａＮ層
（キャップ層）１７、約０．１μｍの膜厚のｐ型のＧａ
Ｎ層（ガイド層）１８、約０．５μｍの膜厚のｐ型のＡ
ｌＧａＮ層（クラッド層）１９、および、約０．１μｍ
の膜厚のｐ型のＧａＮ層（コンタクト層）２０を順に結
晶成長させて形成し、図５（ａ）に示す構造に至る。上
記において、ｐ型の各層にドープするｐ型不純物（アク
セプタ不純物）としてはマグネシウム（Ｍｇ）や亜鉛
（Ｚｎ）などを用いる。以降の工程としては、エッチン
グにより、図４に示すｎ型のクラッド層自身の引き出し
部１０ｃを形成し、電極（１０ａ，１０ｂ）を形成し
て、エッチングなどによりレーザ共振器端面を形成し
て、所望のレーザダイオードとすることができる。
上層に、約０．０２μｍの膜厚のｐ型のＡｌＧａＮ層
（キャップ層）１７、約０．１μｍの膜厚のｐ型のＧａ
Ｎ層（ガイド層）１８、約０．５μｍの膜厚のｐ型のＡ
ｌＧａＮ層（クラッド層）１９、および、約０．１μｍ
の膜厚のｐ型のＧａＮ層（コンタクト層）２０を順に結
晶成長させて形成し、図５（ａ）に示す構造に至る。上
記において、ｐ型の各層にドープするｐ型不純物（アク
セプタ不純物）としてはマグネシウム（Ｍｇ）や亜鉛
（Ｚｎ）などを用いる。以降の工程としては、エッチン
グにより、図４に示すｎ型のクラッド層自身の引き出し
部１０ｃを形成し、電極（１０ａ，１０ｂ）を形成し
て、エッチングなどによりレーザ共振器端面を形成し
て、所望のレーザダイオードとすることができる。
【００５５】上記の本実施形態に係る半導体発光素子の
製造方法によれば、基板上のＩＩＩ−Ｖ族化合物半導体
層を形成するときに、第２半導体層の側面と底面のなす
角が鋭角となるように成長させるので、第２半導体層が
成長して隣接する第１半導体層から成長してきた第２半
導体層と合体するときに基板側から徐々に会合部を形成
していき、原料ガスの供給が上方で遮られてしまうこと
がなく、会合部に発生するボイドの大きさを抑制するこ
とができる。また、第２半導体層が成長して隣接する第
１半導体層から成長してきた第２半導体層と合体すると
きに第２半導体層にかかる応力が低減できるので、半導
体層の結晶のｃ軸の傾きを抑制するとともに、さらに、
半導体層中の横方向（基板面内方向）に入る欠陥を低減
することができる。
製造方法によれば、基板上のＩＩＩ−Ｖ族化合物半導体
層を形成するときに、第２半導体層の側面と底面のなす
角が鋭角となるように成長させるので、第２半導体層が
成長して隣接する第１半導体層から成長してきた第２半
導体層と合体するときに基板側から徐々に会合部を形成
していき、原料ガスの供給が上方で遮られてしまうこと
がなく、会合部に発生するボイドの大きさを抑制するこ
とができる。また、第２半導体層が成長して隣接する第
１半導体層から成長してきた第２半導体層と合体すると
きに第２半導体層にかかる応力が低減できるので、半導
体層の結晶のｃ軸の傾きを抑制するとともに、さらに、
半導体層中の横方向（基板面内方向）に入る欠陥を低減
することができる。
【００５６】上記の本実施形態に係るレーザダイオード
を用いて、光ディスク装置用の光学ピックアップ装置に
搭載されるレーザカプラなどを好ましく構成することが
できる。
を用いて、光ディスク装置用の光学ピックアップ装置に
搭載されるレーザカプラなどを好ましく構成することが
できる。
【００５７】以上、本発明を実施形態により説明した
が、本発明はこれらの実施形態に何ら限定されるもので
はない。例えば、半導体層の成長方法としては、ＧａＮ
基板上へのＧａＮ層の成長に限らず、その他のＩＩＩ−
Ｖ族化合物半導体基板上にその他のＩＩＩ−Ｖ族化合物
半導体層を成長することもできる。本発明のレーザダイ
オードあるいはその他の発光素子の発光波長は、特に限
定されるものではなく、ＤＶＤあるいはその他の次世代
光ディスクシステムに採用されている波長とすることが
できる。また、実施形態においてはレーザダイオードに
ついて説明しているが、レーザに限らず、発光ダイオー
ド（ＬＥＤ）にも適用可能である。また、本発明の半導
体発光素子の製造方法を用いて、複数個の発光素子をモ
ノリシックに構成した半導体発光装置を製造することも
できる。この場合、例えば、発光波長が異なる発光素
子、発光波長が同じで発光強度が異なるなどの素子特性
の異なる発光素子、さらに素子特性が同一の発光素子な
どの複数個の発光素子を有する発光装置に適用すること
が可能である。また、レーザダイオードの電流狭窄構造
としては、実施形態においては詳細に示していないが、
ゲインガイド型、インデックスガイド型、あるいはパル
セーションレーザなど、様々な特性の他のレーザに適用
することが可能である。その他、本発明の要旨を逸脱し
ない範囲で種々の変更を行うことが可能である。
が、本発明はこれらの実施形態に何ら限定されるもので
はない。例えば、半導体層の成長方法としては、ＧａＮ
基板上へのＧａＮ層の成長に限らず、その他のＩＩＩ−
Ｖ族化合物半導体基板上にその他のＩＩＩ−Ｖ族化合物
半導体層を成長することもできる。本発明のレーザダイ
オードあるいはその他の発光素子の発光波長は、特に限
定されるものではなく、ＤＶＤあるいはその他の次世代
光ディスクシステムに採用されている波長とすることが
できる。また、実施形態においてはレーザダイオードに
ついて説明しているが、レーザに限らず、発光ダイオー
ド（ＬＥＤ）にも適用可能である。また、本発明の半導
体発光素子の製造方法を用いて、複数個の発光素子をモ
ノリシックに構成した半導体発光装置を製造することも
できる。この場合、例えば、発光波長が異なる発光素
子、発光波長が同じで発光強度が異なるなどの素子特性
の異なる発光素子、さらに素子特性が同一の発光素子な
どの複数個の発光素子を有する発光装置に適用すること
が可能である。また、レーザダイオードの電流狭窄構造
としては、実施形態においては詳細に示していないが、
ゲインガイド型、インデックスガイド型、あるいはパル
セーションレーザなど、様々な特性の他のレーザに適用
することが可能である。その他、本発明の要旨を逸脱し
ない範囲で種々の変更を行うことが可能である。
【００５８】
【発明の効果】本発明の半導体層の成長方法によれば、
第２半導体層の側面と底面のなす角が鋭角となるように
成長させるので、第２半導体層が成長して隣接する第１
半導体層から成長してきた第２半導体層と合体するとき
に基板側から徐々に会合部を形成していき、原料ガスの
供給が上方で遮られてしまうことがなく、会合部に発生
するボイドＶの大きさを抑制することができる。また、
第２半導体層が成長して隣接する第１半導体層から成長
してきた第２半導体層と合体するときに第２半導体層に
かかる応力が低減できるので、半導体層の結晶のｃ軸の
傾きを抑制するとともに、さらに、半導体層中の横方向
（基板面内方向）に入る欠陥を低減することができる。
第２半導体層の側面と底面のなす角が鋭角となるように
成長させるので、第２半導体層が成長して隣接する第１
半導体層から成長してきた第２半導体層と合体するとき
に基板側から徐々に会合部を形成していき、原料ガスの
供給が上方で遮られてしまうことがなく、会合部に発生
するボイドＶの大きさを抑制することができる。また、
第２半導体層が成長して隣接する第１半導体層から成長
してきた第２半導体層と合体するときに第２半導体層に
かかる応力が低減できるので、半導体層の結晶のｃ軸の
傾きを抑制するとともに、さらに、半導体層中の横方向
（基板面内方向）に入る欠陥を低減することができる。
【００５９】また、本発明の半導体発光素子の製造方法
によれば、基板上のＩＩＩ−Ｖ族化合物半導体層を形成
するときに、第２半導体層の側面と底面のなす角が鋭角
となるように成長させるので、第２半導体層が成長して
隣接する第１半導体層から成長してきた第２半導体層と
合体するときに基板側から徐々に会合部を形成してい
き、原料ガスの供給が上方で遮られてしまうことがな
く、会合部に発生するボイドの大きさを抑制することが
できる。また、第２半導体層が成長して隣接する第１半
導体層から成長してきた第２半導体層と合体するときに
第２半導体層にかかる応力が低減できるので、半導体層
の結晶のｃ軸の傾きを抑制するとともに、さらに、半導
体層中の横方向（基板面内方向）に入る欠陥を低減する
ことができる。
によれば、基板上のＩＩＩ−Ｖ族化合物半導体層を形成
するときに、第２半導体層の側面と底面のなす角が鋭角
となるように成長させるので、第２半導体層が成長して
隣接する第１半導体層から成長してきた第２半導体層と
合体するときに基板側から徐々に会合部を形成してい
き、原料ガスの供給が上方で遮られてしまうことがな
く、会合部に発生するボイドの大きさを抑制することが
できる。また、第２半導体層が成長して隣接する第１半
導体層から成長してきた第２半導体層と合体するときに
第２半導体層にかかる応力が低減できるので、半導体層
の結晶のｃ軸の傾きを抑制するとともに、さらに、半導
体層中の横方向（基板面内方向）に入る欠陥を低減する
ことができる。
【図１】図１は本発明に係る半導体層の成長方法を示す
断面図であり、（ａ）は第１半導体層の成長工程まで、
（ｂ）はレジスト膜のパターン形成工程まで、（ｃ）は
第１半導体層のパターン加工工程までを示す。
断面図であり、（ａ）は第１半導体層の成長工程まで、
（ｂ）はレジスト膜のパターン形成工程まで、（ｃ）は
第１半導体層のパターン加工工程までを示す。
【図２】図２は図１の続きの工程を示す断面図であり、
（ａ）はレジスト膜の除去工程まで、（ｂ）は第２半導
体層の成長工程まで、（ｃ）は第２半導体層のさらなる
成長工程までを示す。
（ａ）はレジスト膜の除去工程まで、（ｂ）は第２半導
体層の成長工程まで、（ｃ）は第２半導体層のさらなる
成長工程までを示す。
【図３】図３（ａ）は本発明に係る半導体層の成長方法
により成長させた半導体層を示す模式的断面図であり、
図３（ｂ）は同領域のＴＥＭ測定から得た欠陥を示す模
式図である。
により成長させた半導体層を示す模式的断面図であり、
図３（ｂ）は同領域のＴＥＭ測定から得た欠陥を示す模
式図である。
【図４】図４は本発明および従来例に係る半導体発光素
子の模式的斜視図である。
子の模式的斜視図である。
【図５】図５（ａ）は図４に示す半導体発光素子の半導
体積層体部分の断面図であり、図５（ｂ）は活性層のポ
テンシャル図である。
体積層体部分の断面図であり、図５（ｂ）は活性層のポ
テンシャル図である。
【図６】図６は図５に示す半導体発光素子の製造方法の
製造工程を説明する断面図であり、（ａ）は活性層の下
層の形成工程まで、（ｂ）は活性層の形成工程までを示
す。
製造工程を説明する断面図であり、（ａ）は活性層の下
層の形成工程まで、（ｂ）は活性層の形成工程までを示
す。
【図７】図７は従来例に係る半導体層の成長方法を示す
断面図であり、（ａ）は第１半導体層の成長工程まで、
（ｂ）はレジスト膜のパターン形成工程まで、（ｃ）は
第１半導体層のパターン加工工程までを示す。
断面図であり、（ａ）は第１半導体層の成長工程まで、
（ｂ）はレジスト膜のパターン形成工程まで、（ｃ）は
第１半導体層のパターン加工工程までを示す。
【図８】図８は図７の続きの工程を示す断面図であり、
（ａ）はレジスト膜の除去工程まで、（ｂ）は第２半導
体層の成長工程まで、（ｃ）は第２半導体層のさらなる
成長工程までを示す。
（ａ）はレジスト膜の除去工程まで、（ｂ）は第２半導
体層の成長工程まで、（ｃ）は第２半導体層のさらなる
成長工程までを示す。
【図９】図９（ａ）は従来例に係る半導体層の成長方法
により成長させた半導体層を示す模式的断面図であり、
図９（ｂ）は同領域のＴＥＭ測定から得た欠陥を示す模
式図である。
により成長させた半導体層を示す模式的断面図であり、
図９（ｂ）は同領域のＴＥＭ測定から得た欠陥を示す模
式図である。
１０……半導体積層体、１０ａ…ｐ電極、１０ｂ…ｎ電
極、１０ｃ…引き出し部、１１…サファイア基板、１２
…バッファ層（第２半導体層）、１２ａ，１２ｂ…第１
半導体層、１３…ｎ型ＧａＮ層（コンタクト層）、１４
…ｎ型ＡｌＧａＮ層（クラッド層）、１５…ｎ型ＧａＮ
層（ガイド層）、１６…活性層（発光層）、１７…ｐ型
ＡｌＧａＮ層（キャップ層）、１８…ｐ型ＧａＮ層（ガ
イド層）、１９…ｐ型ＡｌＧａＮ層（クラッド層）、２
０…ｐ型ＧａＮ層（コンタクト層）、Ｂ…電源、Ｌ…レ
ーザ光、ＬＤ…レーザダイオード、Ｒ…レジスト膜、Ｓ
…半導体層側面、Ｔ…貫通転移。
極、１０ｃ…引き出し部、１１…サファイア基板、１２
…バッファ層（第２半導体層）、１２ａ，１２ｂ…第１
半導体層、１３…ｎ型ＧａＮ層（コンタクト層）、１４
…ｎ型ＡｌＧａＮ層（クラッド層）、１５…ｎ型ＧａＮ
層（ガイド層）、１６…活性層（発光層）、１７…ｐ型
ＡｌＧａＮ層（キャップ層）、１８…ｐ型ＧａＮ層（ガ
イド層）、１９…ｐ型ＡｌＧａＮ層（クラッド層）、２
０…ｐ型ＧａＮ層（コンタクト層）、Ｂ…電源、Ｌ…レ
ーザ光、ＬＤ…レーザダイオード、Ｒ…レジスト膜、Ｓ
…半導体層側面、Ｔ…貫通転移。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朝妻 庸紀 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4G077 AA03 AB10 BE15 DB08 EF03 HA02 5F041 AA40 CA05 CA34 CA40 CA46 CA53 CA57 CA65 CA67 CA74 FF16 5F045 AA04 AB14 AB17 AE25 AF04 AF05 AF09 AF14 BB12 CA10 CA12 DA54 DA55 DA62 DA63 DA64 HA03 5F073 AA45 AA55 AA74 CA07 CB05 CB07 CB22 DA05 EA29
Claims (8)
- 【請求項１】基板上に凸にＩＩＩ−Ｖ族化合物である第
１半導体層を形成する工程と、 上記基板の主面に対して垂直な方向への成長速度より
も、上記基板の主面内方向への成長速度が速い条件下
で、上記第１半導体層表面にＩＩＩ−Ｖ族化合物である
第２半導体層を気相成長させる工程とを有し、 上記第２半導体層を気相成長させる工程が、当該第２半
導体層の側面と底面のなす角が鋭角となるように成長さ
せる工程を含む半導体層の成長方法。 - 【請求項２】上記第２半導体層の側面と底面のなす角が
鋭角となるように成長させる工程において、当該気相成
長を行う反応室の圧力を制御することにより、上記第２
半導体層の側面と底面のなす角を制御する請求項１記載
の半導体層の成長方法。 - 【請求項３】上記第２半導体層の側面と底面のなす角が
鋭角となるように成長させる工程において、当該気相成
長を行う反応室の圧力を４００Ｔｏｒｒ以上に制御する
ことにより、上記第２半導体層の側面と底面のなす角が
鋭角となるように制御する請求項２記載の半導体層の成
長方法。 - 【請求項４】上記第１半導体層を形成する工程が、上記
基板上に全面に第１半導体層を形成する工程と、上記第
１半導体層を所定のパターンに加工する工程とを含む請
求項１記載の半導体層の成長方法。 - 【請求項５】上記第１半導体層を所定のパターンに加工
する工程が、上記第１半導体層上に上記第１半導体層と
して残す部分を保護するレジスト膜をパターン形成する
工程と、上記レジスト膜をマスクとして上記第１半導体
層をエッチング加工する工程を含み、 上記レジスト膜をマスクとして上記第１半導体層をエッ
チング加工する工程の後に、さらにエッチングを行って
上記基板の表面を後退させ、上記基板の表面形状を上記
第１半導体層の形成領域において凸となる形状に加工す
る工程を有する請求項４記載の半導体層の成長方法。 - 【請求項６】上記第２半導体層を気相成長させる工程に
おいて、上記第２半導体層の底面と鋭角をなす側面が
（１１−２２）面である請求項１記載の半導体層の成長
方法。 - 【請求項７】上記第１半導体層および第２半導体層がＧ
ａＮ層である請求項１記載の半導体層の成長方法。 - 【請求項８】基板上に、第１導電型の第１クラッド層
と、活性層と、第２導電型の第２クラッド層の積層体を
含む半導体積層体を有し、当該半導体積層体が、上記基
板上に形成されたＩＩＩ−Ｖ族化合物半導体層を含む半
導体発光素子の製造方法であって、 上記ＩＩＩ−Ｖ族化合物半導体層を形成する工程が、 基板上に凸にＩＩＩ−Ｖ族化合物である第１半導体層を
形成する工程と、 上記基板の主面に対して垂直な方向への成長速度より
も、上記基板の主面内方向への成長速度が速い条件下
で、上記第１半導体層表面にＩＩＩ−Ｖ族化合物である
第２半導体層を気相成長させる工程とを有し、 上記第２半導体層を気相成長させる工程が、当該第２半
導体層の側面と底面のなす角が鋭角となるように成長さ
せる工程を含む半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182037A JP2002008980A (ja) | 2000-06-16 | 2000-06-16 | 半導体層の成長方法および半導体発光素子の製造方法 |
| US09/882,145 US6475820B2 (en) | 2000-06-16 | 2001-06-15 | Method for growing semiconductor layer and method for fabricating semiconductor light emitting elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182037A JP2002008980A (ja) | 2000-06-16 | 2000-06-16 | 半導体層の成長方法および半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002008980A true JP2002008980A (ja) | 2002-01-11 |
Family
ID=18682879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182037A Pending JP2002008980A (ja) | 2000-06-16 | 2000-06-16 | 半導体層の成長方法および半導体発光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6475820B2 (ja) |
| JP (1) | JP2002008980A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454907B1 (ko) * | 2002-02-09 | 2004-11-06 | 주식회사 엘지이아이 | 질화물 반도체 기판 및 그의 제조 방법 |
| JP2006163702A (ja) * | 2004-12-06 | 2006-06-22 | Sankyo Kk | 携帯端末装置およびアプリケーションプログラム |
| JP2006198263A (ja) * | 2005-01-21 | 2006-08-03 | Sankyo Kk | 特定取引用システム |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5093033B2 (ja) * | 2008-09-30 | 2012-12-05 | ソニー株式会社 | 半導体レーザの製造方法、半導体レーザ、光ピックアップおよび光ディスク装置 |
| FI123319B (fi) * | 2009-09-10 | 2013-02-28 | Optogan Oy | Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä |
| US9718249B2 (en) | 2012-11-16 | 2017-08-01 | Apple Inc. | Laminated aluminum oxide cover component |
| DE102013004558B4 (de) | 2013-03-18 | 2018-04-05 | Apple Inc. | Verfahren zur Herstellung einer oberflächenverspannten Saphirscheibe, oberflächenverspannte Saphirscheibe und elektrisches Gerät mit einer transparenten Abdeckung |
| DE102013004559B4 (de) * | 2013-03-18 | 2015-07-23 | Apple Inc. | Bruchstabile Saphirscheibe und Verfahren zu ihrer Herstellung |
| US11269374B2 (en) | 2019-09-11 | 2022-03-08 | Apple Inc. | Electronic device with a cover assembly having an adhesion layer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900013612A (ko) * | 1989-02-17 | 1990-09-05 | 프레데릭 얀 스미트 | 두 물체의 연결 방법 및 장치 |
-
2000
- 2000-06-16 JP JP2000182037A patent/JP2002008980A/ja active Pending
-
2001
- 2001-06-15 US US09/882,145 patent/US6475820B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454907B1 (ko) * | 2002-02-09 | 2004-11-06 | 주식회사 엘지이아이 | 질화물 반도체 기판 및 그의 제조 방법 |
| JP2006163702A (ja) * | 2004-12-06 | 2006-06-22 | Sankyo Kk | 携帯端末装置およびアプリケーションプログラム |
| JP2006198263A (ja) * | 2005-01-21 | 2006-08-03 | Sankyo Kk | 特定取引用システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020052060A1 (en) | 2002-05-02 |
| US6475820B2 (en) | 2002-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594826B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP4173445B2 (ja) | 窒化物半導体基板、その製造方法、およびそれを用いた半導体発光素子 | |
| US7826512B2 (en) | Semiconductor laser device including transparent electrode | |
| US20040041156A1 (en) | Nitride semiconductor light emitting element and production thereof | |
| JP4451846B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP2000021772A (ja) | 半導体装置およびその製造方法 | |
| JP2002009004A (ja) | 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法 | |
| JPH10321910A (ja) | 半導体発光素子 | |
| JPH10242584A (ja) | 半導体発光素子 | |
| JP3839580B2 (ja) | 半導体基板の製造方法 | |
| JP4015865B2 (ja) | 半導体装置の製造方法 | |
| JPH11238687A (ja) | 半導体基板および半導体発光素子 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| JP2000164987A (ja) | 半導体発光素子およびその製造方法 | |
| JP2001217503A (ja) | ＧａＮ系半導体発光素子およびその製造方法 | |
| JPH08274411A (ja) | 半導体レーザ素子 | |
| JP2002008980A (ja) | 半導体層の成長方法および半導体発光素子の製造方法 | |
| JP4631214B2 (ja) | 窒化物半導体膜の製造方法 | |
| JP2004158500A (ja) | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 | |
| JP4104234B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP4679867B2 (ja) | 窒化物半導体発光素子、及びその製造方法 | |
| JPH10261816A (ja) | 半導体発光素子及びその製造方法 | |
| JP3439161B2 (ja) | 窒化物系発光素子 | |
| JP2009212343A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
| US20090135873A1 (en) | Process for producing gallium nitride-based compound semiconductor laser element and gallium nitride-based compound semiconductor laser element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |