[go: up one dir, main page]

HK1000295B - Computer system having a multi-channel direct memory access arbitration - Google Patents

Computer system having a multi-channel direct memory access arbitration Download PDF

Info

Publication number
HK1000295B
HK1000295B HK97101822.6A HK97101822A HK1000295B HK 1000295 B HK1000295 B HK 1000295B HK 97101822 A HK97101822 A HK 97101822A HK 1000295 B HK1000295 B HK 1000295B
Authority
HK
Hong Kong
Prior art keywords
dma
channel
computer system
access
arbitration
Prior art date
Application number
HK97101822.6A
Other languages
German (de)
English (en)
Chinese (zh)
Other versions
HK1000295A1 (en
Inventor
Asbury Heath Chester
Eduardo Lenta Jorge
Original Assignee
Lenovo (Singapore) Pte. Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/030,786 external-priority patent/US4901234A/en
Application filed by Lenovo (Singapore) Pte. Ltd. filed Critical Lenovo (Singapore) Pte. Ltd.
Publication of HK1000295B publication Critical patent/HK1000295B/en
Publication of HK1000295A1 publication Critical patent/HK1000295A1/en

Links

Claims (6)

  1. Système informatique comprenant un dispositif (12) d'accès direct à la mémoire (DMA) à canaux multiples et un bus commun pour relier une pluralité de dispositifs périphériques (17-24) au dispositif DMA, ledit bus commun étant capable de relier un nombre de dispositifs périphériques, plus grand que le nombre de canaux DMA, au dispositif DMA, au moins un canal DMA étant partagé entre des dispositifs périphériques par l'intermédiaire d'un circuit de commande d'arbitrage (11), le système étant caractérisé en ce que chaque dispositif périphérique cherchant à accéder audit bus commun applique au bus une valeur d'affectation de canal respective qui lui est associée, un dispositif qui obtient l'accès au bus laissant sa valeur d'affectation de canal sur le bus, le circuit de commande d'arbitrage (11) comprenant des moyens dans chaque canal du dispositif DMA pour comparer (42,43) la valeur d'affectation de canal, fournie par un dispositif périphérique demandant l'accès à un canal DMA, avec des données d'affectation de canal programmées dans le circuit de commande d'arbitrage afin de déterminer l'accès présent à son canal respectif.
  2. Système informatique suivant la revendication 1, dans lequel chaque dispositif périphérique (17 à 24) comprend un registre d'arbitrage (70) pour contenir ladite valeur d'affectation de canal, ledit registre étant connecté pour un chargement à partir de l'unité centrale CPU (10) du système.
  3. Système informatique suivant la revendication 1 ou la revendication 2, dans lequel au moins un canal DMA est un canal spécialisé couplé à un dispositif périphérique unique, et, pour le ou chaque canal spécialisé, le circuit de commande d'arbitrage (11) compare les données d'affectation de canal afin de déterminer l'accès au canal spécialise.
  4. Système informatique suivant la revendication 3, dans lequel lesdites données d'affectation de canal pré-établies sont déterminées par des moyens de commutation manuels dans le circuit de commande d'arbitrage.
  5. Système informatique suivant l'une quelconque des revendications précédentes, dans lequel, pour le ou chaque canal DMA partagé, le circuit de commande d'arbitrage comprend un registre (41), pour recevoir les données d'affectation de canal fournies par le CPU du système, et des circuits de comparaison (42,43) pour comparer les données venant du registre avec ladite valeur d'affectation decanal venant d'un dispositif périphérique qui demande l'accès à un canal DMA, afin de fournir une sortie de comparaison lorsque les données comparées sont égales.
  6. Système informatique suivant la revendication 5, dans lequel ladite sortie de comparaison fournit une entrée de demande DMA au dispositif DMA.
HK97101822A 1987-03-27 1997-09-24 Computer system having a multi-channel direct memory access arbitration HK1000295A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/030,786 US4901234A (en) 1987-03-27 1987-03-27 Computer system having programmable DMA control
US30786 1987-03-27

Publications (2)

Publication Number Publication Date
HK1000295B true HK1000295B (en) 1998-02-20
HK1000295A1 HK1000295A1 (en) 1998-02-20

Family

ID=21856024

Family Applications (2)

Application Number Title Priority Date Filing Date
HK336/92A HK33692A (en) 1987-03-27 1992-05-07 Computer system having direct memory access
HK97101822A HK1000295A1 (en) 1987-03-27 1997-09-24 Computer system having a multi-channel direct memory access arbitration

Family Applications Before (1)

Application Number Title Priority Date Filing Date
HK336/92A HK33692A (en) 1987-03-27 1992-05-07 Computer system having direct memory access

Country Status (17)

Country Link
US (1) US4901234A (fr)
EP (1) EP0288607B1 (fr)
JP (1) JPS63244158A (fr)
KR (1) KR950008227B1 (fr)
CN (1) CN1013068B (fr)
AR (1) AR240681A1 (fr)
AT (1) ATE81220T1 (fr)
BE (1) BE1000819A3 (fr)
DE (3) DE3782045T2 (fr)
ES (1) ES2035027T3 (fr)
FR (1) FR2613095A1 (fr)
GB (1) GB2202977B (fr)
GR (1) GR3006676T3 (fr)
HK (2) HK33692A (fr)
IT (1) IT1216132B (fr)
NL (1) NL185106C (fr)
SG (1) SG13092G (fr)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185864A (en) * 1989-06-16 1993-02-09 International Business Machines Corporation Interrupt handling for a computing system with logical devices and interrupt reset
US5307468A (en) * 1989-08-23 1994-04-26 Digital Equipment Corporation Data processing system and method for controlling the latter as well as a CPU board
DE3928481C2 (de) * 1989-08-29 1994-09-22 Diehl Gmbh & Co Prioritätsorientiertes dezentrales Busvergabesystem
EP0453863A2 (fr) * 1990-04-27 1991-10-30 National Semiconductor Corporation Méthode et appareil pour réaliser le contrôle d'accès au média/interface avec le système hôte
US5519684A (en) * 1990-05-14 1996-05-21 Casio Computer Co., Ltd. Digital recorder for processing in parallel data stored in multiple tracks
US5974015A (en) * 1990-05-14 1999-10-26 Casio Computer Co., Ltd. Digital recorder
DE69118781T2 (de) * 1990-08-31 1996-10-31 Advanced Micro Devices Inc Übertragungssteuerungssystem für einen Rechner und Peripheriegeräte
US5581530A (en) * 1990-09-06 1996-12-03 Casio Computer Co., Ltd. Digital recorder for processing of parallel data stored in multiple tracks and using cross-fade processing
JPH0727507B2 (ja) * 1991-02-19 1995-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーション チャネル選択アービトレーション
US5530901A (en) * 1991-11-28 1996-06-25 Ricoh Company, Ltd. Data Transmission processing system having DMA channels running cyclically to execute data transmission from host to memory and from memory to processing unit successively
US6026443A (en) * 1992-12-22 2000-02-15 Sun Microsystems, Inc. Multi-virtual DMA channels, multi-bandwidth groups, host based cellification and reassembly, and asynchronous transfer mode network interface
US5640598A (en) * 1994-07-12 1997-06-17 Mitsubishi Denki Kabushiki Kaisha Data transfer processing system
US5495614A (en) * 1994-12-14 1996-02-27 International Business Machines Corporation Interface control process between using programs and shared hardware facilities
JP3320233B2 (ja) * 1995-02-06 2002-09-03 キヤノン株式会社 記録装置
US5664197A (en) * 1995-04-21 1997-09-02 Intel Corporation Method and apparatus for handling bus master channel and direct memory access (DMA) channel access requests at an I/O controller
US5761534A (en) * 1996-05-20 1998-06-02 Cray Research, Inc. System for arbitrating packetized data from the network to the peripheral resources and prioritizing the dispatching of packets onto the network
US6154793A (en) * 1997-04-30 2000-11-28 Zilog, Inc. DMA with dynamically assigned channels, flexible block boundary notification and recording, type code checking and updating, commands, and status reporting
US6092137A (en) * 1997-11-26 2000-07-18 Industrial Technology Research Institute Fair data bus arbitration system which assigns adjustable priority values to competing sources
US6473780B1 (en) * 1998-04-01 2002-10-29 Intel Corporation Scheduling of direct memory access
US6260081B1 (en) * 1998-11-24 2001-07-10 Advanced Micro Devices, Inc. Direct memory access engine for supporting multiple virtual direct memory access channels
US7089344B1 (en) * 2000-06-09 2006-08-08 Motorola, Inc. Integrated processor platform supporting wireless handheld multi-media devices
JP2003006003A (ja) * 2001-06-18 2003-01-10 Mitsubishi Electric Corp Ｄｍａコントローラおよび半導体集積回路
JP4245852B2 (ja) * 2002-03-19 2009-04-02 富士通マイクロエレクトロニクス株式会社 ダイレクトメモリアクセス装置
US7062582B1 (en) 2003-03-14 2006-06-13 Marvell International Ltd. Method and apparatus for bus arbitration dynamic priority based on waiting period
US20050038946A1 (en) * 2003-08-12 2005-02-17 Tadpole Computer, Inc. System and method using a high speed interface in a system having co-processors
US7240129B2 (en) * 2004-02-25 2007-07-03 Analog Devices, Inc. DMA controller having programmable channel priority
US7533195B2 (en) * 2004-02-25 2009-05-12 Analog Devices, Inc. DMA controller for digital signal processors
US7130982B2 (en) * 2004-03-31 2006-10-31 International Business Machines Corporation Logical memory tags for redirected DMA operations
US8006001B2 (en) * 2004-09-22 2011-08-23 Lsi Corporation Method and apparatus for manipulating direct memory access transfers
US7386642B2 (en) * 2005-01-28 2008-06-10 Sony Computer Entertainment Inc. IO direct memory access system and method
JP2006216042A (ja) * 2005-02-04 2006-08-17 Sony Computer Entertainment Inc 割り込み処理のためのシステムおよび方法
US7680972B2 (en) * 2005-02-04 2010-03-16 Sony Computer Entertainment Inc. Micro interrupt handler
US7483422B2 (en) * 2005-02-10 2009-01-27 International Business Machines Corporation Data processing system, method and interconnect fabric for selective link information allocation in a data processing system
US7395361B2 (en) * 2005-08-19 2008-07-01 Qualcomm Incorporated Apparatus and methods for weighted bus arbitration among a plurality of master devices based on transfer direction and/or consumed bandwidth
US20090259789A1 (en) * 2005-08-22 2009-10-15 Shuhei Kato Multi-processor, direct memory access controller, and serial data transmitting/receiving apparatus
JP4499008B2 (ja) * 2005-09-15 2010-07-07 富士通マイクロエレクトロニクス株式会社 Ｄｍａ転送システム
US7689732B2 (en) * 2006-02-24 2010-03-30 Via Technologies, Inc. Method for improving flexibility of arbitration of direct memory access (DMA) engines requesting access to shared DMA channels
CN106294233B (zh) * 2015-06-29 2019-05-03 华为技术有限公司 一种直接内存访问的传输控制方法及装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE622921A (fr) * 1961-10-06
US3766526A (en) * 1972-10-10 1973-10-16 Atomic Energy Commission Multi-microprogrammed input-output processor
IT971304B (it) * 1972-11-29 1974-04-30 Honeywell Inf Systems Sistema di accesso a priorita variabile dinamicamente
US4075691A (en) * 1975-11-06 1978-02-21 Bunker Ramo Corporation Communication control unit
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
US4090238A (en) * 1976-10-04 1978-05-16 Rca Corporation Priority vectored interrupt using direct memory access
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
US4437157A (en) * 1978-07-20 1984-03-13 Sperry Corporation Dynamic subchannel allocation
US4558412A (en) * 1978-12-26 1985-12-10 Honeywell Information Systems Inc. Direct memory access revolving priority apparatus
CA1132265A (fr) * 1978-12-26 1982-09-21 Minoru Inoshita Appareil a priorites alternees a memoire a acces direct
US4281381A (en) * 1979-05-14 1981-07-28 Bell Telephone Laboratories, Incorporated Distributed first-come first-served bus allocation apparatus
US4371932A (en) * 1979-07-30 1983-02-01 International Business Machines Corp. I/O Controller for transferring data between a host processor and multiple I/O units
US4516199A (en) * 1979-10-11 1985-05-07 Nanodata Computer Corporation Data processing system
IT1209338B (it) * 1980-07-24 1989-07-16 Sits Soc It Telecom Siemens Disposizione circuitale per il trasferimento di dati tra la memoria di un elaboratore elettronico e le unita' di interfaccia delle periferiche ad esso collegate.
JPS58223833A (ja) * 1982-06-23 1983-12-26 Fujitsu Ltd ダイレクト・メモリ・アクセス制御方式
US4528626A (en) * 1984-03-19 1985-07-09 International Business Machines Corporation Microcomputer system with bus control means for peripheral processing devices
US4688166A (en) * 1984-08-03 1987-08-18 Motorola Computer Systems, Inc. Direct memory access controller supporting multiple input/output controllers and memory units
JPS61131153A (ja) * 1984-11-30 1986-06-18 Toshiba Corp Ｄｍａ転送制御方式
JPS61133461A (ja) * 1984-12-04 1986-06-20 Fujitsu Ltd Ｄｍａ転送制御方式
US4847750A (en) * 1986-02-13 1989-07-11 Intelligent Instrumentation, Inc. Peripheral DMA controller for data acquisition system

Similar Documents

Publication Publication Date Title
EP0288607B1 (fr) Calculateur ayant un circuit d'arbitrage pour un accès directe mémoire multicanal
HK1000295B (en) Computer system having a multi-channel direct memory access arbitration
US5388228A (en) Computer system having dynamically programmable linear/fairness priority arbitration scheme
US4730268A (en) Distributed bus arbitration for a multiprocessor system
US5621897A (en) Method and apparatus for arbitrating for a bus to enable split transaction bus protocols
US5598542A (en) Method and apparatus for bus arbitration in a multiple bus information handling system using time slot assignment values
US5437042A (en) Arrangement of DMA, interrupt and timer functions to implement symmetrical processing in a multiprocessor computer system
US4633394A (en) Distributed arbitration for multiple processors
US5129090A (en) System bus preempt for 80386 when running in an 80386/82385 microcomputer system with arbitration
US4972313A (en) Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts
KR100385871B1 (ko) 인터럽트 제어기
US5420985A (en) Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode
EP0122773A2 (fr) Circuit et technique d'arbitrage pour l'utilisation dans un système numérique de traitement de données ayant différents circuits de commande de bus
JPH0690699B2 (ja) 割込インタフェース回路
GB2171542A (en) System employing tightly coupled processors
GB2095009A (en) Multiple mode central processing unit
EP0675444A1 (fr) Schéma d'arbitrage multiple
US5241661A (en) DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter
EP0150767A2 (fr) Arbitration de bus commandée par programme pour système de traitement de données de type à réseau
US4896266A (en) Bus activity sequence controller
US5596749A (en) Arbitration request sequencer
US5036456A (en) Apparatus for controlling concurrent operations of a system control unit including activity register circuitry
US6636921B1 (en) SCSI repeater circuit with SCSI address translation and enable
EP0283580B1 (fr) Calculateur comprenant un arbitrage pour un canal d'accès direct en mémoire
CA1290068C (fr) Ordinateur a commande d'acces direct memoire programmable