DK165077B - Prioritetsfordelingskredsloeb til samarbejdende datamaskiner - Google Patents

Description

liIV I ODU// D

o

Opfindelsen angår et prioritetsfordelingskredsløb til datamaskiner, som indeholder processorer af to typer, nemlig en højprioriteret type som selv kan bestemme sin prioritet over for processorer af en anden lavpriorite-5 ret type ved benyttelse af en fælles bus for at tillade anvendelse også af den lavprioriterede type, dersom den højprioriterede processor ikke har vigtige opgaver.

I et system med flere processorer, som benytter samme bus, og hvor ingen af processorerne er prioriteret, 10 kan fordelingen på bussen ske ved hjælp af logik, som modtager et signal fra hver af de eventuelle brugere og tildeler bussen i bestemt rækkefølge, hvorved den seneste bruger placeres lavest. Ingen af processorerne kan herved udelukkes længere end et antal tilgange, som svarer til 15 antallet af processorer minus en.

Fordelingen bliver mere kompliceret, når et antal processorer med lav prioritet og en processor med høj prioritet arbejder på samme bus. Ved kendte indretninger, eksempelvis den som er beskrevet i Electronic Design, 24.

20 maj, 1978 er det nødvendigt med en ekstra tid til tildeling af bussen, når den højprioriterede processor har brug for den.

Formålet med opfindelsen er at forkorte ventetiden og at give den højprioriterede processor fuld prioritet, 25 når den har brug for bussen, men at give tilgang for de lavprioriterede processorer, dersom den højprioriterede processor ikke har brug for den. Dette tilvejebringes ifølge opfindelsen derved, at tilgangen til bussen spærres for de lavprioriterede enheder, når den højprioriterede processor 30 har behov for bussen, medens når den højprioriterede enhed ikke umiddelbart har behov for bussen gives de lavprioriterede enheder tilgang i en vis tidsproportion i forhold til den højprioriterede enheds arbejdstid.

Opfindelsens kendetegn fremgår af patentkravet.

35 Opfindelsen forklares i det følgende nærmere under 2 0

DK 165077 B

henvisning til tegningen, på hvilken fig. 1 er et blokdiagram over et processorsystem med processorer, som arbejder over en fælles bus, fig. 2 er et blokdiagram over et prioritetsforde-5 lingskredsløb ifølge opfindelsen, og fig.'3 er et tidsdiagram over tildelingen af bussen, når den højprioriterede processor ikke umiddelbart har behov for bussen.

Som vist i fig. 1 er en processor 1 med høj priori-10 tet over en busledning 2 forbundet med et antal lavprioriterede processorer 3a-3h, ialt otte. Med bussen er forbundet et lager 4, til hvilket processorerne har tilgang over bussen. Problemet, som opstår ved dette samarbejde, er at der altid må sikres tilgang for den højprioriterede pro-15 cessor samtidigt med, at de lavprioriterede-processorer deler den resterende tilgangstid. Dette løses ifølge opfindelsen med prioritetsfordelingskredsløbet, som er betegnet med 5. Kredsløbet er antydet som en separat enhed, men den kan være opdelt på en sådan måde, at visse dele 20 befinder sig i processorerne. De signaler, med hvilke disse enheder kommunikerer indbyrdes, forklares nærmere i forbindelse med fig. 2. Deres benævnelser er følgende: BMA = bus master address. Vælger en af de otte lavprioriterede processorer.

25 EBG = external bus grant. Giver tilgang for en af de lavprioriterede enheder.

MBG = intensive processor bus grant. Giver tilgang for den højprioriterede processor.

RQB = request bus. Anmodning om tilgang til bussen 30 fra de lavprioriterede enheder.

REB = reserv bus. Anmodning om tilgang til bussen fra den højprioriterede processor.

BOC = bus occupied. Bussen er optaget, der foregår arbejde.

35 Fig. 2 viser et blokdiagram over prioritetsforde lingskredsløbet. Den indbyrdes fordeling af bussen mellem 3 0

DK 165077B

de lavprioriterede processorer sker ved hjælp af en logik som består af et programmerbart læselager 10 (PROM) og et register 11. Hver lavprioriteret processor 3a-3h ifølge eksemplet ialt otte, sender et signal RQB med anmodning om 5 tilgang til lageret 10, som indeholder en tabel. I tabellen angives adressen for den af de lavprioriterede processorer, som skal aktiveres næste gang. Adressen udpeges af et signal BMA, som over en trelederledning muliggør adressering af otte forskellige enheder. Den afgivne adresse registre-10 res i registret 11 og udpeger i lageret en ny adresse, som skal benyttes, når den næste lavprioriterede processor sender et RQB signal. Af de lavprioriterede enheder er kun enheden 3h vist i enkeltheder. Med 6 er betegnet en venteflip-flop, hvis udgang aktiveres, når der ønskes til-15 gang til bussen ifølge programmet, og med 7 er betegnet en tilgangsflip-flop, som aktiveres, når processoren har opnået tilgang, og som holdes aktiveret så længe denne processor anvender bussen. I løbet af denne tid afgiver flip-flop'en signalet BOC, som angiver at bussen er optaget af processo-20 ren. Aktiveringen af flip-flop'en 7 sker ved, at en kompa-rator 8 fastslår at den fra registret 11 sendte adresse BMA stemmer overens med processorens egen adresse og aktiverer en indgang på en OG kreds 9, som over en anden indgang modtager et EBG signal, som angiver, at bussen er 25 tilgængelig for de lavprioriterede processorer. Et sådant kredsløb er tidligere kendt.

Ønskes nu tilgangen mellem de lavprioriterede processorer og den højprioriterede processor opdelt på en sådan måde, at de lavprioriterede enheder skal have til-30 gang til bussen i et tidsrum, som har en vis proportion til den tid, i hvilken den højprioriterede processor anvender bussen, samtidigt med at den højprioriterede processor har umiddelbar tilgang til bussen når som helst, er et kredsløb ifølge opfindelsen nødvendigt. Kredsløbet 35 omfatter en første logikkreds 20, som styrer tildelingen af bussen til den højprioriterede enhed henholdsvis en 0 4

DK 165077 B

lavprioriteret enhed og en anden logikkreds 40, hvis udgangssignal angiver, at den højprioriterede enhed har umid-delbartbehov for bussen eller at den midlertidigt kan overlade bussen til en lavprioriteret enhed. Ifølge udførelses-5 eksemplet er den første logikkreds 20 anbragt uden for processorerne, medens den anden logikkreds 40 ligger i den højprioriterede processor. Fra opfindelsens synspunkt er det imidlertid uden betydning, hvor logikkredsene ligger.

Den første logikkreds 20 har tre indgange, en første, 10 hvor et signal RQB optræder, når en af de lavprioriterede enheder har brug for bussen, en anden indgang, hvor et signal REB optræder, når den højprioriterede enhed har brug for bussen, og en tredie indgang, hvor et signal BOC optræder, hvilket signal angiver at bussen er optaget af en af 15 enhederne. Signalerne på den første og anden indgang føres til en OG kreds 21, som afgiver et udgangssignal kun dersom den højprioriterede enhed ikke anmoder om tilgang, i modsat fald er den spærret. Dette signal føres til en indgang på en OG kreds 22, hvis negerende indgang modtager 20 signalet BOC. Når signalet BOC således ophører, i forbindelse med at bussen bliver ledig, og signalet REB ikke optræder, når den højprioriterede enhed ikke har umiddelbart behov for bussen, afgives et EBG signal for at muliggøre tilgang for en af de lavprioriterede enheder. En yderligere 25 OG kreds 23 er indrettet til modtagelse af OG kredsen 21's udgangssignal på den ene side og BOC signalet på den anden side. Ophører begge disse signaler, frembringes signalet MBG som tildeler bussen til den højprioriterede enhed og det føres til den anden logikkreds 40.

30 Med 30 er betegnet en programvælger, som i afhængig hed af det igangværende program tilvejebringer et af to alternative signaler. Den første signaltype fra programvælgeren indebærer, at der ønskes umiddelbar tilgang til bussen af den højprioriterede enhed, det andet signal indebærer, 35 at der Ønskes umiddelbar tilgang, men at også lavprioriterede enheder kan tillades at anvende bussen. Med 41 er

DK 165077 B

0 5 betegnet en venteflip-flop, hvis udgang aktiveres umiddelbart når den første signaltype føres til dens aktiveringsindgang S. Udgangssignalet spærrer kredsen 21, således at tilgang til bussen fra de lavprioriterede enheder 5 forhindres, og når signalet BOC ophører, tildeles bussen atter til den højprioriterede enhed af signalet MBG. Dette føres til den ene indgang på en OG kreds 39, hvis anden indgang over en ELLER kreds 38 modtager programvælgerens signal. OG kredsen 39's udgangssignal aktiverer en til-10 gangsflip-flop 42, som over sin udgang fører et BOC signal til logikkredsen 20 for at angive, at bussen er optaget.

Hvis den første signaltype er forblevet på programvælgeren, aktiveres venteflip-flop'en 41's udgang umiddelbart, således at kredsen 21 holdes spærret, og der afgives ikke noget 15 EBG signal for at give tilgang til de lavprioriterede enheder. Den anden signaltype fra programvælgeren 30 indebærer at den højprioriterede enhed kan tillade tilgang for en lavprioriteret enhed. En flip-flop 43, som aktiveres af dette signal, fører et signal til indgangen på en OG kreds 20 46, på hvilken en negerende indgang er forbundet med flip-flop'en 42's udgang, således at den er spærret i hele den tid, hvori den højprioriterede processor anvender bussen. OG kredsen 46's udgang er forbundet med en indgang på ELLER kredsen 47, som afgiver kredsen 46's udgangssignal 25 til OG kredsen 21. Ved at aktiveringen af kredsen 46's udgangssignal og således frembringelsen af REB signalet sker med en vis forsinkelse efter at BOC signalet er ophørt som følge af forsinkelseskredsen 48, optræder REB signalet først efter at EBG signalet er frembragt over kredsen 22's udgang, 30 således at en af de lavprioriterede enheder får tilgang.

Umiddelbart derefter optræder REB signalet, som sikrer, at den højprioriterede enhed får direkte tilgang når signalet BOC er ophørt.

Dette er yderligere forklaret i diagrammet i fig. 3.

35 Når den højprioriterede enhed arbejder, og der ikke foreligger noget umiddelbart behov for at anvende bussen igen, 0

DK 165077B

6 findes der ikke noget stående REB signal fra flip-flop'en 41. Når signalet BOC ophører, aktiveres kredsen 46's udgang med så stor forsinkelse, at REB signalet først opstår efter at EBG signalet har nået at blive udsendt til de lavpriori-5 terede processorer. Straks derefter spærres kredsen 21 atter af REB signalet, således at når den lavprioriterede enhed har færdiggjort sin opgave, og BOC signalet er ophørt, kan den højprioriterede enhed overtage bussen uden forsinkelse.

Når BOC signalet ophører, aktiveres registret 11, og den 10 lavprioriterede enheds identitet kan udsendes. Ved hjælp af det beskrevne kredsløb bliver det muligt under sådanne perioder, hvor programmet ikke gør en umiddelbar tilgang nødvendig for den højprioriterede enhed, at tildele bussen til de lavprioriterede enheder samtidig med at det sikres, at 15 den højprioriterede enhed altid har umiddelbar tilgang til bussen ved behov.

20 25 30 35

Claims (1)

1. DK 165077 B 7 PATENTKRAV. Prioritetsfordelingskredsløb til datamaskiner, som indeholder processorer af to typer, en højprioriteret type (1), som selv kan bestemme sin prioritet over for processorer 5 (3a, 3b-3h) af en anden lavprioriteret type ved benyttelse af en fælles bus (2) for at tillade anvendelse også af den lavprioriterede type, hvis den højprioriterede processor ikke har vigtige opgaver, kendetegnet ved, at prioritetsfordelingskredsløbet (5) indeholder en første 10 logikkreds (20) med tre indgange, den første for et indgangssignal (RQB) som indebærer anmodning om tilgang fra en af de lavprioriterede enheder (3a-3h), den anden for et indgangssignal (REB) som indebærer anmodning om tilgang fra den højprioriterede enhed (1), og den tredje for et indgangs-15 signal (BOC), som optræder i hele den tid, hvori bussen anvendes, og med to udgange, af hvilke, når signalet (BOC) på den tredje indgang forsvinder, der på den første optræder et signal (EBG) til tildeling af bussen til en lavprioriteret enhed (3a-3h) hvis kun den første indgang aktiveres, og af 20 hvilke der på den anden optræder et signal (MBG) til tildeling af bussen til den højprioriterede enhed, medens signalet på den første udgang undertrykkes, idet der er anbragt en anden logikkreds (40) med to udgange, en første som afgiver signalet (REB) med anmodning om tilgang fra den højpriori-25 terede enhed til den første logikkreds1 anden indgang og en anden udgang, som afgiver signalet (BOC), der angiver at bussen anvendes, til den tredje indgang på den første logikkreds, og idet den anden logikkreds (40) har to indgange, en første ved hvis aktivering der ubetinget optræder et 30 signal (REB), som på den første logikkreds1 anden indgang angiver, at den højprioriterede enhed ønsker tilgang, således at tildelingssignalet (MBG) optræder på den første logikkreds1 anden udgang, og en anden indgang på den anden logikkreds, hvilken indgangs aktivering medfører, at sig-35 nalet (REB) for anmodning om tilgang for den højprioriterede enhed optræder med forsinkelse på den anden logikkreds1 første udgang, således at signalet (EBG) til tildeling af 0 DK 165077B 8 bussen til en lavprioriteret enhed når at indtræffe/ men den højprioriterede enhed har umiddelbar tilgang til bussen efter afslutning af den lavprioriterede enheds arbejde. 5 10 15 20 25 30 35