DE19743365A1 - Verfahren zur Herstellung eines Mehrebenen-Verdrahtungsträgers (Substrat), insbesondere für Multichipmodule - Google Patents

Description

Der Erfindung betrifft ein Verfahren zur Herstellung eines Mehrebenen-Verdrahtungsträgers (Substrat) insbesondere für Multichipmodule, bei dem das Leiterbahnsystem in mehreren Beschichtungs- und Mikrostrukturierungsschritten gleichzeitig auf mehrere Einzelsubstrate aufgebracht wird, die dabei einstückig zusammenhängen und erst nach der Strukturierung vereinzelt werden.

Mit den zunehmend kleiner und schneller werdenden Integrierten Schaltungen wächst die Herausforderung an ihre Aufbau- und Verbindungstechnik. Bisher werden noch vielfach einzelne Chips in einzelne Gehäuse gepackt und weiterverarbeitet. Mehrere technische Gründe lassen jedoch eine Weiterentwicklung dieser Häusungsverfahren wünschenswert erscheinen. So müssen derzeit die Verbindungen der verschiedenen Chip- Bausteine eines Systems (Prozessoren, Speicher, . . .) über Pin/Pin Verdrahtungen außerhalb der einzelnen Singlechip-Gehäuse in einer höheren Architekturebene des Systemaufbaus realisiert werden. Die häufig sehr hohe Zahl von Pins pro Chip (bis einige Hundert) steht einer weiteren Integration im Wege. Auch zwingen die Senkung des Energieverbrauches und Erhöhung der Taktrate (Signallaufzeiten) zu kürzeren Leitungswegen und damit zur dichteren Plazierung der unterschiedlichen Chips. Als Konsequenz dieser Forderungen sind seit einiger Zeit Multichipmodule bekannt und auf dem Markt erhältlich.

Durch diese Module wird ein Zwischenträgersubstrat mit hoher Verdrahtungsdichte als zusätzliche Ebene in die Hierarchie des Systemaufbaus eingeführt. Typisch dabei sind die Verwendung mehrerer ungehäuster Chips und eine hohe Flächenbelegung des Multichip-Substrats. Eine ähnliche bekannte Neuentwicklung betrifft das Chip-Size Package (CSP), bei dem ein einzelner ungehäuster Chip auf ein Zwischensubstrat aufgebracht wird, das kaum größer als die Chipfläche ist, und bei dem dann die platzsparende Kontaktierung zur nächsten Architekturebene direkt unter der Chipfläche genutzt wird.

Diese neuartigen Integrationstechniken bedürfen eines Trägersubstrats, auf dem sowohl die Chips montiert als auch, für Multichip-Module, durch extrem kurze Verdrahtungen untereinander elektrisch verbunden sind. Aufgrund der in Dünnfilmtechnik (bisher auf Keramiksubstraten) erreichbaren hohen Verdrahtungsdichte (typische Leiterbahnbreiten 5-50 µm) sind normalerweise zwei bis vier Metallisierungsebenen ausreichend. Die wesentlichen Technologieschritte bei der Herstellung eines Dünnfilm-Mehrebenen-Verdrahtungsträgers sind:

• - Aufbringen von Metallisierungen durch Sputtertechnik oder durch Aufdampfen,
• - die nachfolgende Fotolithographie,
• - und naßchemische oder trockene Ätzprozesse zur Strukturerzeugung.

Die Isolationsschichten des Mehrebenen-Verdrahtungsträgers werden dabei typischerweise aus fotostrukturierbaren Polymeren hergestellt, die gegenüber den Temperaturbelastungen beim anschließenden Häusungsverfahren (beispielsweise Plastumspritzprozesse) unempfindlich sind.

Die bisherigen Techniken, insbesondere die Dünnfilmtechnik, zur Herstellung von Multichipsubstraten nutzen das auch aus der Halbleiterherstellung bekannte Prinzip der Fertigung der Einzelsubstrate in Wafern (Panels oder Nutzen). Dabei wird eine Anzahl gleicher, noch nicht zerteilter Einzelsubstrate gleichzeitig prozessiert. In der Dünnfilmtechnik werden typische, rechteckige Wafer mit einer Größe von (4-8 Zoll)² einzeln (beispielsweise bei Spin- Coating- Prozessen oder bei Fotolithographie)oder in Gruppen (beispielsweise bei Sputter-Metallisierung oder bei galvanischer Verstärkung) den Herstellungsprozessen unterzogen.

Entscheidend ist nun, daß Waferdicken von 400 µm und mehr erforderlich sind, um ein sicheres Handling (maschinell oder manuell), beispielsweise den Transport eines Wafers von einer Fertigungsstation zur nächsten, zu realisieren. Für eine rationelle Fertigung möchte man natürlich gleichzeitig möglichst viele Einzelsubstrate, das heißt einen großen Wafer, bearbeiten, womit jedoch wiederum die erforderliche Waferdicke wächst. Dies ist insofern problematisch, als andererseits die Forderung von Anwenderseite her besteht, auch für Multichipmodule die standardisierten Halbleitergehäuse verwenden zu können. Eine typische flache Gehäuseform, wie das Quad-Flat-Pack (QFP)-Gehäuse hat eine Standarddicke des Plastikkörpers von 1,4 mm, die in Zukunft eher noch reduziert werden soll. Bei den mit den bekannten Verfahren hergestellten bisherigen Substraten kämen bei derartigen flachen Gehäuseformen zur Dicke des Leadframes, der Chips und des Plastikmaterials wie oben erwähnt noch mal 0,4 mm (Zwischenträgersubstratdicke) in der Höhe hinzu, so daß sich das Standardmaß von 1,4 mm oder weniger nicht halten ließe. Prinzipiell könnten zur Abhilfe zwar aus der Siliziumtechnologie bekannte Abdünnprozesse eingesetzt werden, die jedoch für die Anwendung bei der Herstellung von Multichipmodulen zu aufwendig erscheinen.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Verfahren der eingangs genannten Art so weiterzubilden, daß der Aufbau von sehr dünnen, insbesondere auf Leadframes basierenden Multichipmodulen ermöglicht wird. Insbesondere soll ein Substrat auf Dünnschichtbasis herstellbar werden, welches in seiner technologischen Verarbeitbarkeit und in seiner äußeren Geometrie keinerlei Einschränkungen an die bisherigen Häusungstechniken erfordert.

Erfindungsgemäß wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß die Einzelsubstrate zumindest während der Strukturierung in Form eines Bandsubstrats prozessiert werden.

Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche. Die Erfindung und ihre Weiterbildungen werden nachfolgend noch näher erläutert.

Der Erfindung liegt die Idee zugrunde, von der bisherigen Fertigung der Schaltungen auf Einzelwafern abzugehen zu Gunsten einer - im wesentlichen - kontinuierlichen Substratfertigung in Form von Bändern. Bandfertigung erlaubt die Nutzung von extrem dünnen Trägermaterialien ohne zusätzliche Handlingprobleme. Sie sichert einen enormen Produktivitätsgewinn durch kontinuierliche Fertigung bei Metallisierung und Mikrostrukturierung.

Als Substratmaterial kommen Keramikbänder, organische Materialien wie Epoxid-Filme und, vor allem, dünne Metallbänder in Frage. Letztere eignen sich besonders gut, da sie eine sehr gute Wärmeleitfähigkeit besitzen, was zum Abtransport der Verlustleistung der Chips vorteilhaft ist und außerdem sehr gute elektrische Leitfähigkeiten besitzen, was ihren Einsatz als globale Ground- und Abschirmungsebene ermöglicht.

Die dünnen Bandsubstrate werden erfindungsgemäß vorzugsweise mit einer Dicke von weniger als 100 µm gefertigt. Der Aufbau der verschieden Schichten des Leiterbahnsystems nimmt insgesamt etwa 20 µm in Anspruch.

Bei einem Bandsubstrat aus Metall bestehen grundsätzlich zwei Möglichkeiten der Weiterverarbeitung hinsichtlich eines Leadframes:
Einerseits ist es möglich, die strukturierten Metallsubstrate auf ein zusätzliches, übliches Leadframe zu setzen. Andererseits kann im folgenden auch das metallische Bandsubstrat selbst zum Leadframe weiterverarbeitet werden. Dabei bietet es sich an, als Grundmaterialien des Verdrahtungsträgers die in typischen Legierungen von Leadframes verwendeten, also Kupfer oder Eisen zu wählen. Mit einem derartigen "Leadframe-Substrat" als Verdrahtungsträger hat man einerseits die Materialvorzüge (Moldbarkeit, Verträglichkeit mit dem Silizium-Chip) des Leadframes als Substratträger benutzt und dies andererseits vorteilhaft mit einem sehr dünnen Verdrahtungsträger verbunden. Der bisherige Technologieablauf der Häusungsprozesse wird vollständig beibehalten. Anstelle eines konventionellen Leadframes wird ein Leadframe-Substrat genutzt, anstelle eines Chips auf einem konventionellen Leadframe wird eine Vielzahl von Chips auf dem Leadframe-Substrat plaziert. Ultradünne Module sind folglich möglich.

Der bisherige technologische Ablauf ist analog auf die erfindungsgemäße Bandfertigung übertragbar:
Die Abscheidung der Metall-/Leitungsebenen erfolgt durch Metallisierung von Bändern z. B. mittels Sputtertechnik, gegebenenfalls mit anschließender galvanischer Verstärkung. Die Abscheidung von Isolationsebenen wird realisiert durch den Auftrag von Isolationsmaterial auf das Bandsubstrat, beispielsweise durch Roller Coating, Spray Coating oder durch Extrusion Coating. Die Fotolithographie der Leiter- und Isolationsebenen ist durchführbar durch Belackung von Bandsubstraten, beispielsweise durch Roller Coating, Spray Coating oder Extrusion Coating, anschließendes Belichten und Entwickeln von Bandsubstraten. Auch die bisherigen Naß-Ätzprozesse der Leitungs-/Isolationsebenen sind als Bad-Ätzprozesse von Bändern durchführbar. Einzelne Erfahrungen mit Abscheidungs- und Strukturierungsprozessen im Zusammenhang mit Bandfertigung sind bereits aus der Herstellung von Leadframes mit feinen Strukturen (ca. 65 µm) bekannt.

Erfindungsgemäß resultieren nicht nur qualitativ verbesserte, nämlich extrem dünne Multichipmodule, sondern es wird auch quantitativ ein erheblich verringerter Aufwand in der Substratherstellung erzielt. Durch die Ablösung der Bearbeitung von Einzelscheiben kann sehr leicht und mit viel Kosteneinsparung auf sehr große Wafergrößen mit dementsprechend größerer Anzahl gleichzeitig prozessierbarer Substratträger für ein Multichipmodul übergegangen werden. Zusätzlich vereinfachen sich die Handling-Systeme extrem, da die Fertigung nunmehr im wesentlichen durch den Transport des Bandsubstrats von Rolle zu Rolle durch eine oder mehrere Fertigungstationen erfolgt.

Das Leiterbahn- und Kontaktsystem auf der Oberseite der Substrate kann in Dünnschichttechnik, Dickschichttechnik oder einer Kombination aus beiden hergestellt werden.

Claims (3)

1. Verfahren zur Herstellung eines Mehrebenen-Ver­ drahtungsträgers (Substrat), insbesondere für Multichipmodule, bei dem das Leiterbahnsystem in mehreren Beschichtungs- und Mikrostrukturierungsschritten gleichzeitig auf mehrere Einzelsubstrate aufgebracht wird, die dabei einstückig zusammenhängen und erst nach der Strukturierung vereinzelt werden, dadurch gekennzeichnet, daß die Einzelsubstrate zumindest während der Strukturierung in Form eines Bandsubstrates prozessiert werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Bandsubstrat aus Metall verwendet wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß aus dem strukturierten Einzelsubstrat selbst anschließend der Leadframe des Multichipmoduls hergestellt wird.