[go: up one dir, main page]

DE19703223A1 - Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung - Google Patents

Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung

Info

Publication number
DE19703223A1
DE19703223A1 DE19703223A DE19703223A DE19703223A1 DE 19703223 A1 DE19703223 A1 DE 19703223A1 DE 19703223 A DE19703223 A DE 19703223A DE 19703223 A DE19703223 A DE 19703223A DE 19703223 A1 DE19703223 A1 DE 19703223A1
Authority
DE
Germany
Prior art keywords
tungsten silicide
silicide layer
layer
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19703223A
Other languages
English (en)
Other versions
DE19703223B4 (de
Inventor
Jeong Soo Byun
Byung Hak Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19703223A1 publication Critical patent/DE19703223A1/de
Application granted granted Critical
Publication of DE19703223B4 publication Critical patent/DE19703223B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10D64/011
    • H10D64/0112
    • H10D64/01312

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halblei­ tereinrichtung, und insbesondere auf ein Verfahren zur Herstellung einer Elektrode für eine Halbleitereinrichtung.
Ein konventionelles Verfahren zur Bildung einer Elektrode einer Halblei­ tereinrichtung wird nachfolgend beschrieben. Die Fig. 1A bis 1D zei­ gen Querschnittsansichten zur Erläuterung des konventionellen Verfah­ rens zur Elektrodenbildung. Gemäß Fig. 1A wird eine erste Oxidschicht 3 und daraufliegend eine Polysiliziumschicht 4 niedergeschlagen und zwar auf einem Siliziumsubstrat 1, auf welchem ein aktiver Bereich durch eine Feldoxidschicht 2 definiert ist. Die Schichten 3 und 4 kommen also auf dem aktiven Bereich so liegen und überlappen zum Teil die Feldoxid­ schicht 2. Die erste Oxidschicht 3 wird hier mit einer Dicke von etwa 8 nm (80 Å) gebildet, und zwar durch thermische Oxidation. Die Polysilizium­ schicht 4 wird vorzugsweise aus dotiertem Polysilizium hergestellt, und zwar mit einer Dicke von etwa 100 nm (1000 Å).
Sodann werden nach Fig. 1B eine Wolframsilizidschicht 5 (WSix) auf der Polysiliziumschicht 4 gebildet, und auf der Wolframsilizidschicht 5 eine zweite Oxidschicht 6. Beide Schichten 5 und 6 werden durch chemische Dampfabscheidung im Vakuum hergestellt, also durch ein CVD-Verfah­ ren.
Die Wolframsilizidschicht 5 wird mit einer Dicke von etwa 100 nm (1000 Å) hergestellt, während die zweite Oxidschicht 6 eine Dicke von etwa 150 nm (1500 Å) erhält.
Wie die Fig. 1C erkennen läßt, werden sodann die zweite Oxidschicht 6, die Wolframsilizidschicht 5, die Polysiliziumschicht 4 und die erste Oxid­ schicht 3 so strukturiert, daß eine Gate-Elektrode auf dem aktiven Bereich des Substrats 1 erhalten wird.
Entsprechend der Fig. 1D werden anschließend Verunreinigungsionen in das Substrat 1 implantiert, und zwar unter Verwendung der Gate-Elek­ trode als Implantationsmaske, um Source- und Drainbereiche 7 im oberen Teil des Substrats 1 zu erhalten, die an beiden Seiten der Gate-Elektrode vorhanden sind.
Dieses konventionelle Verfahren weist allerdings einige Nachteile auf. Da die Gate-Elektrode aus einer Polysiliziumschicht und einer Wolframsili­ zidschicht besteht, ist sie relativ dick. Dies erhöht ihren Widerstand. An­ dererseits erfordert die Bildung der Gate-Elektrode einen Dreistufenpro­ zess, bei dem zuerst die Polysiliziumschicht gebildet wird, auf die dann die Wolframsilizidschicht niedergeschlagen wird. Dieser Herstellungsprozeß ist relativ kompliziert.
Der Erfindung liegt daher die Aufgabe zugrunde, bei der Bildung einer Elektrode für eine Halbleitereinrichtung die oben beschriebenen Nachteile zu überwinden. Ziel der Erfindung ist es also, das Verfahren zur Bildung der Elektrode der Halbleitereinrichtung zu vereinfachen. Gleichzeitig soll dabei erreicht werden, daß die Elektrode einen geringeren Widerstands­ wert aufweist.
Lösungen der gestellten Aufgabe sind jeweils den nebengeordneten An­ sprüchen 1, 7 und 14 zu entnehmen. Dagegen finden sich vorteilhafte Aus­ gestaltungen der Erfindung in den jeweils nachgeordneten Unteransprü­ chen.
Nach einem breitesten Aspekt zeichnet sich das erfindungsgemäße Ver­ fahren zur Bildung einer Elektrode einer Halbleitereinrichtung durch fol­ gende Schritte aus: Bildung einer Isolationsschicht auf einem Halbleiter­ substrat; Bildung einer Wolframsilizidschicht auf der Isolationsschicht; Implantation von Verunreinigungsionen in die Wolframsilizidschicht zwecks Bildung eines Verunreinigungsbereichs in einem unteren Bereich der Wolframsilizidschicht; und Durchführung einer Wärmebehandlung des Substrats, auf dem die Wolframsilizidschicht gebildet wurde.
Vorzugsweise ist die Wolframsilizidschicht eine WSix-Schicht mit (2,0 < × < 3.0). Alternativ kann aber auch (2,0 × < 3,0) sein. Als Verunreini­ gungsionen kommen vorzugsweise BF₂⁺, B⁺, P⁺ und As⁺ allein oder in Kombination zur Anwendung. Die Wärmebehandlung erfolgt unter einer Umgebungsatmosphäre von N₂, NH₃ oder O₂.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen im einzelnen beschrieben. Es zeigen:
Fig. 1A bis 1D Querschnitte zur Erläuterung eines konventionellen Verfahrens zur Bildung einer Elektrode einer Halbleitereinrichtung;
Fig. 2A bis 2E Querschnittsdarstellungen zur Erläuterung eines er­ sten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zur Her­ stellung einer Elektrode einer Halbleitereinrichtung; und
Fig. 3A, 3B und 3C Querschnittsdarstellungen zur Erläuterung eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zur Herstellung einer Elektrode für eine Halbleitereinrichtung.
Die Fig. 2A bis 2E zeigen Querschnittsansichten zur Erläuterung der Herstellung einer Elektrode für eine Halbleitereinrichtung in Überein­ stimmung mit einem ersten Ausführungsbeispiel der vorliegenden Erfin­ dung.
Entsprechend der Fig. 2A wird zunächst eine erste Oxidschicht 12 auf ein Siliziumsubstrat 11 aufgebracht, auf dem ein aktiver Bereich durch eine Feldoxidschicht 10 definiert ist. Dabei kommt die erste Oxidschicht 12 auf dem aktiven Bereich zu liegen und überlappt zum Teil die Feldoxidschicht 10. Sodann wird auf die erste Oxidschicht 12 eine Wolframsilizidschicht 13 aufgebracht. Sie liegt ebenfalls oberhalb des aktiven Bereichs und zum Teil oberhalb der Feldoxidschicht 10. Die erste Oxidschicht 12 wird mit ei­ ner Dicke von etwa 8 nm (80 Å) durch thermische Oxidation hergestellt. Dagegen wird die Wolframsilizidschicht 13 dadurch gebildet, daß WSix (2,0 < × < 3.0) niedergeschlagen wird, und zwar mit einer Dicke von 140 nm bis 160 nm (1400 Å bis 1600 Å), wobei zu diesem Zweck ein CVD-Verfahren Anwendung findet, bei dem als Quellengas SiH₂Cl₂ und WF₆ verwendet wird. Die Wolframsilizidschicht 13 wird also durch chemische Dampfab­ scheidung im Vakuum gebildet.
Entsprechend der Fig. 2B werden sodann Verunreinigungsionen in die Wolframsilizidschicht 13 implantiert, um einen Verunreinigungsbereich im unteren Teil der Wolframsilizidschicht 13 zu erhalten. Die Verunreini­ gungsionen können solche vom N-Typ oder P-Typ sein. Es kann sich also z. B. um BF₂⁺, B⁺, P⁺ und As⁺ handeln. Die Implantation der Verunreini­ gungsionen erfolgt vorzugsweise bei einer Dosis von 5 × 10¹⁵cm-2 sowie bei einer Energie von 15 KeV.
Gemäß Fig. 2C wird dann das Substrat, auf dem die Wolframsilizid­ schicht 13 gebildet worden ist, wärmebehandelt, und zwar bei Temperatu­ ren von 850°C bis 950°C für etwa 30 Minuten. Die Wärmebehandlung er­ folgt vorzugsweise in einer Atmosphäre von N₂, NH₃ oder O₂. In der Wol­ framsilizidschicht 13 enthaltene Siliziumatome diffundieren in den unte­ ren Teil der Wolframsilizidschicht 13, der nahe am Substrat 11 liegt. Da der untere Teil der Wolframsilizidschicht 13 bereits mit Verunreinigungen dotiert ist, wird dieser untere Teil zu einer dotierten Polysiliziumschicht 14 infolge der dorthin diffundierten Siliziumatome. Wird also die Wolfram­ silizidschicht 13 wärmebehandelt, so beträgt letztendlich die Dicke der Wolframsilizidschicht 13 etwa 120 nm (1200 Å), während die Dicke der sich ausbildenden Polysiliziumschicht 14 etwa 20 nm bis 30 nm beträgt (200 Å bis 300 Å).
Entsprechend der Fig. 2D wird eine zweite Oxidschicht 15 auf der Wol­ framsilizidschicht 13 gebildet, und zwar mit einer Dicke von etwa 150 nm (1500 Å).
Sodann werden gemäß Fig. 2E die erste Oxidschicht 12, die zweite Oxid­ schicht 15 und die Wolframsilizidschicht 13 strukturiert, um eine Gate-Elek­ trode in einem vorbestimmten Bereich des Substrats 11 zu erhalten.
Danach werden Ionen in das Substrat implantiert, und zwar unter Verwen­ dung der Gate-Elektrode als Implantationsmaske, um Source- und Drain­ bereiche 16 in einem vorbestimmten oberen Bereich des Substrats 1 zu er­ halten, die zu beiden Seiten der Gate-Elektrode zu liegen kommen.
Die Fig. 3A, 3B und 3C zeigen Querschnitte zur Erläuterung eines Ver­ fahrens nach einem zweiten Ausführungsbeispiel der Erfindung zur Her­ stellung einer Elektrode für eine Halbleitereinrichtung.
Gemäß Fig. 3A werden zunächst erste Verunreinigungsionen in ein Sili­ ziumsubstrat 20 implantiert, auf dem ein aktiver Bereich durch eine Fel­ doxidschicht gebildet ist, um einen ersten Verunreinigungsbereich 21 in einem vorbestimmten oberen Teil des Substrats 20 zu erhalten. Der erste Verunreinigungsbereich 21 liegt also im aktiven Bereich des Substrats 20. Sodann wird eine Oxidschicht 22 auf der gesamten Oberfläche des Sub­ strats gebildet und anschließend selektiv entfernt, um ein Kontaktloch zu erhalten, das einen vorbestimmten Bereich des Substrats 20 freilegt, und zwar dort, wo der erste Verunreinigungsbereich 21 gebildet wurde.
Sodann wird gemäß Fig. 3B eine Wolframsilizidschicht 23 auf der gesam­ ten Oberfläche der Oxidschicht 22 gebildet, wobei die Wolframsilizid­ schicht 23 auch auf dem freigelegten Bereich des Substrats 20 zu liegen kommt, also am Boden des genannten Kontaktloches und an dessen Sei­ tenwänden. Im Anschluß daran werden zweite Verunreinigungsionen in die Wolframsilizidschicht 23 implantiert, um einen zweiten Verunreini­ gungsbereich im unteren Teil der Wolframsilizidschicht 23 zu erhalten bzw. in der Nachbarschaft der Oxidschicht 22. Der zweite Verunreini­ gungsbereich entsteht also in denjenigen Teilen der Wolframsilizidschicht 23, die benachbart zur Oxidschicht 22 und zum ersten Verunreinigungs­ bereich 21 liegen. Dabei wird die Wolframsilizidschicht 13 dadurch erhal­ ten, daß WSix mit (2,0 < × < 3.0) niedergeschlagen wird, und zwar mit einer Dicke von 140 nm bis 160 nm (1400 Å bis 1600 Å), wozu ein CVD-Verfahren zum Einsatz kommt mit einem Quellengas aus SiH₂Cl₂ und WF₆. Die Her­ stellung der Wolframsilizidschicht 13 erfolgt also durch Dampfabschei­ dung im Vakuum. Die zweiten Verunreinigungsionen können solche vom N-Typ oder P-Typ sein. Als zweite Verunreinigungsionen lassen sich daher BF₂⁺, B⁺, P⁺ und As⁺ verwenden. Die Implantation der zweiten Verunrei­ nigungsionen erfolgt vorzugsweise mit einer Dosis von 5 × 10¹⁵cm-2 sowie bei einer Energie von 15 KeV.
Entsprechend der Fig. 3C wird das Substrat 20, auf dem die Wolframsili­ zidschicht 23 gebildet worden ist, einer Wärmebehandlung unterzogen, und zwar bei einer Temperatur von 850°C bis 950°C sowie über einen Zei­ traum von etwa 30 Minuten. Dabei erfolgt die Wärmebehandlung vorzugs­ weise in einer Atmosphäre von N₂, NH₃ oder O₂. In der Wolframsilizid­ schicht 23 enthaltende Siliziumatome diffundieren dabei in den unteren Teil der Wolframsilizidschicht 23, der näher an Substrat 20 liegt. Da dieser untere Teil der Wolframsilizidschicht 23 bereits mit Verunreinigungen do­ tiert ist, wird dieser Teil zu einer dotierten Polysiliziumschicht 24 infolge der dorthin diffundierenden Siliziumatome. Wird also die Wolframsilizid­ schicht 23 wärmebehandelt, so verbleibt eine Wolframsilizidschicht 13 mit einer Dicke von etwa 120 nm (1200 Å), während der untere Teil zu einer Polysiliziumschicht 24 umgewandelt wird, die eine Dicke von etwa 20 nm bis 30 nm (200 Å bis 300 Å) aufweist.
Die vorliegende Erfindung weist einige Vorteile auf. Zunächst wird die Ga­ te-Elektrode dünner, während jedoch die Wolframsilizidschicht dicker ist als bei der konventionellen Halbleitereinrichtung. Dies führt dazu, daß sich der Widerstand der Gate-Leitung reduziert. Deren Leitfähigkeit wird somit verbessert. Anderseits muß nur die Wolframsilizidschicht gebildet und wärmebehandelt werden, um die Gate-Elektrode zu erhalten, was den gesamten Herstellungsprozeß vereinfacht.

Claims (21)

1. Verfahren zur Herstellung einer Elektrode einer Halbleitereinrich­ tung, mit folgenden Schritten:
  • - Bildung einer Isolationsschicht (12) auf einem Halbleitersubstrat (11);
  • - Bildung einer Wolframsilizidschicht (13) auf der Isolationsschicht (12);
  • - Implantation von Verunreinigungsionen in die Wolframsilizidschicht (13) zwecks Bildung eines Verunreinigungsbereichs in einem unteren Be­ reich der Wolframsilizidschicht (13); und
  • - Durchführung einer Wärmebehandlung des Substrats (11), auf dem das Wolframsilizid gebildet wurde.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Wol­ framsilizid WSix mit (2,0 < × < 3.0) ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Verunreinigungsionen BF₂⁺, B⁺, P⁺ und As⁺ jeweils einzeln oder in Kombination verwendet werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeich­ net, daß die Wärmebehandlung bei einer Temperatur von 850°C bis 950°C durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeich­ net, daß die Wärmebehandlung unter einer Atmosphäre von N₂, NH₃ oder O₂ erfolgt.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Wärmebehandlung über einen Zeitraum von etwa 30 Minuten erfolgt.
7. Verfahren zur Herstellung einer Elektrode für eine Halbleitereinrich­ tung, mit folgenden Schritten:
  • - Bereitstellung eines Halbleitersubstrats (11),
  • - sequentielles Aufbringen einer ersten Isolationsschicht (12) und ei­ ner darauf liegenden Wolframsilizidschicht (13) auf das Halbleitersub­ strat (11);
  • - Implantation erster Verunreinigungsionen in die Wolframsilizid­ schicht (13) zur Bildung eines Verunreinigungsbereichs in einem unteren Teil der Wolframsilizidschicht (13);
  • - Durchführung einer Wärmebehandlung des Substrats (11), auf dem die Wolframsilizidschicht (13) gebildet worden ist; Bildung einer zweiten Isolationsschicht (15) auf der Wolframsilizid­ schicht (13);
  • - Strukturierung der ersten und zweiten Isolationsschichten und der Wolframsilizidschicht zwecks Bildung einer Gate-Elektrode in einem vor­ bestimmten Teil des Halbleitersubstrats (11); und
  • - Implantation zweiter Verunreinigungsionen in das Halbleitersub­ strat (11) und Verwendung der Gate-Elektrode als Maske, um Source- und Drainbereiche (16) in einem vorbestimmten oberen Teil des Halbleitersub­ trats (11) zu beiden Seiten der Gate-Elektrode zu erhalten.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Wol­ framsilizidschicht aus WSix mit (2,0 < × < 3.0) besteht.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Wolframsilizidschicht (13) durch chemische Dampfabscheidung im Vakuum (CVD-Verfahren) gebildet wird.
10 Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeich­ net, daß die Wolframsilizidschicht mit einer Dicke von 140 nm 160 nm (1400 Å bis 1600 Å) hergestellt wird.
11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekenn­ zeichnet, daß die ersten Verunreinigungsionen von N-Typ oder vom P-Typ sind.
12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekenn­ zeichnet, daß durch die Wärmebehandlung eine Polysiliziumschicht zwi­ schen der Wolframsilizidschicht und der Isolationsschicht erhalten wird.
13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekenn­ zeichnet, daß die ersten Verunreinigungsionen mit einer Dosis von 5 × 10¹⁵cm-2 implantiert werden, und zwar bei einer Energie von 15 KeV.
14. Verfahren zur Herstellung einer Elektrode für eine Halbleitereinrich­ tung, mit folgenden Schritten:
  • - Bereitstellung eines Halbleitersubstrats (20);
  • - Implantation erster Verunreinigungsionen in das Halbleitersubstrat (20) zwecks Bildung eines ersten Verunreinigungsbereichs (21) in einem vorbestimmten oberen Teil des Halbleitersubstrats (20);
  • - Bildung einer Isolationsschicht (22) auf der gesamten Oberfläche des Substrats (20) und Einbringen eines Kontaktloches in die Isolations­ schicht (22) zwecks Freilegung eines vorbestimmten Bereichs des Sub­ strats (20), und zwar dort, wo sich der erste Verunreinigungsbereich (21) befindet;
  • - Bildung einer Wolframsilizidschicht (23) auf der gesamten Oberflä­ che der Isolationsschicht (22) sowie auf dem freigelegten Teil des Sub­ strats (20);
  • - Implantation zweiter Verunreinigungsionen in die Wolframsilizid­ schicht (23) zur Bildung eines zweiten Verunreinigungsbereichs (24) in ei­ nem unteren Teil der Wolframsilizidschicht (23); und
  • - Durchführung einer Wärmebehandlung des Substrats (20), auf dem die Wolframsilizidschicht (23) gebildet worden ist.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Wolframsilizidschicht aus WSix mit (2,0 < × < 3.0) besteht.
16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß als zweite Verunreinigungsionen BF₂⁺, B⁺, P⁺ und As⁺ allein oder in Kombination verwendet werden.
17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekenn­ zeichnet, daß die ersten Verunreinigungsionen mit einer Dosis von 5 × 10¹⁵cm-2 implantiert werden, und zwar bei einer Energie von 15 KeV.
18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekenn­ zeichnet, daß die Wärmebehandlung bei einer Temperatur von 850°C bis 950°C ausgeführt wird.
19. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekenn­ zeichnet, daß die Wärmebehandlung in einer Atmosphäre von N₂, NH₃ oder O₂ durchgeführt wird.
20. Verfahren nach einem der Ansprüche 14 bis 19, dadurch gekenn­ zeichnet, daß die Wärmebehandlung über einen Zeitraum von etwa 30 Mi­ nuten ausgeführt wird.
21. Verfahren nach einem der Ansprüche 14 bis 20, dadurch gekenn­ zeichnet, daß durch die Wärmebehandlung eine Polysiliziumschicht zwi­ schen der Wolframsilizidschicht und der Isolationsschicht gebildet wird.
DE19703223A 1996-07-31 1997-01-29 Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung Expired - Fee Related DE19703223B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960031654A KR100198652B1 (ko) 1996-07-31 1996-07-31 반도체 소자의 전극형성방법
KR1996/31654 1996-07-31

Publications (2)

Publication Number Publication Date
DE19703223A1 true DE19703223A1 (de) 1998-02-05
DE19703223B4 DE19703223B4 (de) 2006-04-27

Family

ID=19468264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19703223A Expired - Fee Related DE19703223B4 (de) 1996-07-31 1997-01-29 Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US5744398A (de)
JP (1) JPH10125919A (de)
KR (1) KR100198652B1 (de)
DE (1) DE19703223B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
JP2000124219A (ja) * 1998-08-11 2000-04-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6630718B1 (en) 1999-07-26 2003-10-07 Micron Technology, Inc. Transistor gate and local interconnect
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
JP2004152995A (ja) 2002-10-30 2004-05-27 Toshiba Corp 半導体装置の製造方法
JP2005136198A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237073A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH0349230A (ja) * 1989-07-18 1991-03-04 Fuji Xerox Co Ltd 半導体装置とその製造方法
JPH05267300A (ja) * 1992-03-19 1993-10-15 Sony Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282647A (en) * 1978-04-04 1981-08-11 Standard Microsystems Corporation Method of fabricating high density refractory metal gate MOS integrated circuits utilizing the gate as a selective diffusion and oxidation mask
JPH03110837A (ja) * 1989-09-26 1991-05-10 Seiko Instr Inc 半導体装置の製造方法
US5462895A (en) * 1991-09-04 1995-10-31 Oki Electric Industry Co., Ltd. Method of making semiconductor device comprising a titanium nitride film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237073A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH0349230A (ja) * 1989-07-18 1991-03-04 Fuji Xerox Co Ltd 半導体装置とその製造方法
JPH05267300A (ja) * 1992-03-19 1993-10-15 Sony Corp 半導体装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
BABBAR, H.L. et.al.: Al/SiO¶2¶/WSi¶2¶/Si double- level metallization... In: J.Vac.Sci. Technol, B 3(6), Nov/Dec 1985, pp. 1645-49 *
BEVEK,J. et.al.: W-polycide Dual-gate Structure...In: IEDM 95, pp. 893-6 *
JP 05021388 A. In: Patent Abstracts of Japan *
SHONE, F.C. et.al.: Formation of 0.1 mum N·+·/P and P·+·/N Junctions... In: IEDM 85, pp. 407-9 *
TOHRU HARA et.al.: Ion implantation of arsenic in chemical vapor deposition tungsten silicide. In: J.Vac.Sci. Technol B 3 (6), Nov/Dec 1985, pp. 1664-7 *

Also Published As

Publication number Publication date
KR980011935A (ko) 1998-04-30
DE19703223B4 (de) 2006-04-27
KR100198652B1 (ko) 1999-06-15
US5744398A (en) 1998-04-28
JPH10125919A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3019850C2 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69014707T2 (de) Verfahren zur Herstellung von CMOS-Feldeffekt-Transistoren.
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee