DE1206489B

DE1206489B - Circuit arrangement for an electronic search selector

Info

Publication number: DE1206489B
Application number: DEF39543A
Authority: DE
Inventors: Dipl-Ing Horst Schreiber; Dipl-Ing Hans Guent Versteegen
Original assignee: Felten and Guilleaume AG
Current assignee: Felten and Guilleaume AG
Priority date: 1963-04-20
Filing date: 1963-04-20
Publication date: 1965-12-09

Description

Schaltungsanordnung für einen elektronischen Suchwähler Die Erfindung betrifft eine Schaltungsanordnung für einen elektronischen Suchwähler, insbesondere für die Informationen verarbeitende oder übertragende Technik zur Auswahl einer freien Einrichtung aus einer Vielzahl m durch Dauerpotentiale gekennzeichneter freier oder belegter Einrichtungen, z. B. Fernmeldeleitungen, in der die m Einrichtungen durch wiederholte Binäraufspaltung in n = 1d m Ebenen mit jeweils 2, Greuppen zu je 2n- Einrichtungen zusammengefaßt und auf ihren Belegungszustand hin geprüft werden, um in jeder Ebene eine Gruppe, die mindestens eine freie Einrichtung enthält, auszuwählen und zu markieren, so daß am Ende dieses Prozesses eine Einrichtung durch einen binären Vollcode angezeigt wird.Circuit arrangement for an electronic search selector The invention relates to a circuit arrangement for an electronic search selector, in particular for information processing or transferring technology for selecting a free device from a large number of m free or occupied devices characterized by permanent potentials, e.g. B. Telecommunication lines, in which the m facilities are summarized by repeated binary splitting in n = 1d m levels with 2, Greuppen to 2n facilities and checked for their occupancy to a group in each level that contains at least one free facility to select and mark so that at the end of this process a facility is indicated by a binary full code.

Eine wichtige Aufgabe der Informationen verarbeitenden und impulsübertragenden Technik ist es, aus einer Vielzahl von Einrichtungen eine freie auszuwählen und zu markieren. Grundsätzlich bieten sich für eine solche Auswahl zwei Verfahren an: Das eine arbeitet nach dem Prinzip der mechanischen Drehwähler, bei dem die einzelnen Einrichtungen, die durch Frei- oder Besetztpotentiale gekennzeichnet sind, nacheinander abgetastet werden; bei dem anderen Verfahren werden alle Einrichtungen gleichzeitig auf ihren Belegungszustand geprüft. Während bei Schaltungsanordnungen der ersten Gruppe die Auswahlzeit von der Anzahl der zu bedienenden Einrichtungen abhängt, was bei großen und schnell arbeitenden Systemen zu unzulässig hohen Auswahlzeiten führen kann, ist im zweiten Fall darauf zu achten, daß Doppelbelegungen vermieden werden, besonders dann, wenn im Laufe eines Auswahlvorganges bisher belegte Einrichtungen frei werden.An important task of the information processing and impulse transmitting Technology is to choose a free one from a multitude of facilities and to mark. Basically, there are two methods available for such a selection: One works on the principle of the mechanical rotary selector, in which the individual Facilities that are characterized by vacant or occupied potentials, one after the other to be scanned; in the other method, all the facilities will be at the same time checked for their occupancy. While with circuit arrangements of the first Group the selection time depends on the number of devices to be operated, which in large and fast-working systems leads to inadmissibly long selection times In the second case, care must be taken to avoid double assignments especially if facilities that have been occupied so far in the course of a selection process get free.

Unter den Verfahren, die nach dem Gleichzeitigkeitsprinzip arbeiten, befindet sich eines, das die Gesamtzahl der Einrichtungen in fortschreitender Weise in Gruppen und Untergruppen aufteilt, wobei diese Aufteilung im einfachsten Fall eine Binäraufspaltung darstellt. Die Auswahl einer freien Einrichtung erfolgt in der Weise, daß von den beiden Untergruppen, die durch Teilung einer größeren Gruppe entstanden sind, diejenige ausgewählt wird, die mindestens eine freie Einrichtung enthält. Markiert man alle diese in den einzelnen Unterteilungsstufen ausgewählten Gruppen, so liegt die ausgewählte freie Einrichtung schließlich in codierter Form vor.Among the methods that work on the simultaneity principle, there is one that has the total number of bodies in progressive fashion divided into groups and subgroups, this division in the simplest case represents a binary split. A free institution is selected in the way that of the two subgroups divided by a larger group have arisen, the one is selected that has at least one free facility contains. If you mark all of these selected in the individual subdivision levels Groups, the selected free facility is ultimately in coded form before.

Alle bisher bekannten Schaltungen, die nach diesem Verfahren arbeiten, müssen teils durch die Wahl ihrer Bauelemente (Kaltkathodenröhren), teils durch ihren Aufbau bedingt, verhältnismäßig große Auswahlzeiten infolge von Auf- und Entladungsvorgängen an RC-Gliedern und von Zünd- und Löschvorgängen hinnehmen, Doppelbelegungen und nicht eindeutige Anzeige freier Einrichtungen durch besondere Schaltungsmaßnahmen vermeiden, Mehraufwand zur Verhinderung ungleichmäßiger Belastung angeschlossener Einrichtungen in Kauf nehmen, auf direkte und codierte Anzeige der ausgewählten freien Einrichtung verzichten usw.All previously known circuits that work according to this method, must partly through the choice of their components (cold cathode tubes), partly through due to their structure, relatively long selection times as a result of charging and discharging processes on RC elements and from ignition and extinguishing processes, double assignments and Unclear display of free facilities due to special switching measures avoid additional effort to prevent uneven loading of connected Accept facilities on direct and coded display of the selected renounce free facility, etc.

Weiterhin ist eine Schaltungsanordnung, die diese Nachteile von vornherein durch einen geeigneten Aufbau und durch die Verwendung von Halbleitern vermeidet vorgeschlagen worden. Die Tatsache, daß in dieser Anordnung immer nur eine Baueinheit in jeder Ebene an der Auswahl beteiligt ist, legt es nahe, überhaupt nur einen Speicher für jede Ebene vorzusehen und die mit der Baueinheit verknüpfte Binäraufspaltung gesondert durchzuführen. Dies wird durch die Schaltungsanordnung gemäß der Er-Indung erreicht. Die Prüfergebnisse, die bisher in den einzelnen Baueinheiten ausgewertet wurden, werden erfindungsgemäß zentral für jede Ebene in einem Auswerter erfaßt und zum Schalten des für die jeweilige Ebene als Speicher dienenden Multivibrators benutzt. Der Vorteil dieser Anordnung besteht in einer erheblichen Verringerung des Aufwandes, ohne daß die günstigen Eigenschaften der vorgeschlagenen Schaltungsanordnung beeinträchtigt werden.Furthermore, there is a circuit arrangement that avoids these disadvantages from the outset avoided through a suitable structure and through the use of semiconductors has been proposed. The fact that in this arrangement there is always only one structural unit Involved in the selection at each level, it suggests that there is only one memory at all to be provided for each level and the binary splitting associated with the structural unit to be carried out separately. This is achieved by the circuit arrangement according to the invention achieved. The test results that have so far been evaluated in the individual structural units are, according to the invention, recorded centrally for each level in an evaluator and for switching the multivibrator serving as a memory for the respective level used. The advantage of this arrangement is a significant reduction the effort, without the favorable properties of the proposed circuit arrangement be affected.

Die Schaltungsanordnung gemäß der Erfindung ist gekennzeichnet durch einen Prüfteil, einen Auswerter und einen Steuerteil, wobei in dem Prüfteil die m Einrichtungen in n=ld m Ebenen in immer kleiner werdende Gruppen aufgespalten und auf ihren Belegungszustand hin geprüft werden und die Prüfergebnisse der Ebene I direkt einem im Steuerteil angeordneten SpeicherM1, die Prüfergebnisse der Ebenen II ... n dagegen zunächst im Auswerter angeordneten Und-Gattern zugeführt werden, wo sie zusammen mit den von den im Steuerteil angeordneten jeweiligen Decodierern gelieferten Aussagen über den augenblicklichen Zustand der in den vorhergehenden v-1 Ebenen angeordneten Speichern ausgewertet werden und über ein Oder-Gatter dem bistabilen Multivibrator ihrer Ebene einen Zustand aufzwingen, der die Codierung einer freien Einrichtung gewährleistet.The circuit arrangement according to the invention is characterized by a test part, an evaluator and a control part, in which the m devices in n = ld m levels are split into smaller and smaller groups and checked for their occupancy status and the test results of level I are checked directly a memory M1 arranged in the control part, whereas the test results of levels II ... 1 level arranged memories are evaluated and using an OR gate to force the bistable multivibrator of their level to a state that ensures the coding of a free device.

Weitere Merkmale der Schaltungsanordnung bestehen darin: a) daß der Prüfteil aus n=ld m Ebenen mit jeweils 2v Und-Gattern mit je zwei Eingängen besteht, daß der Auswerter aus (2(n-1) Und-Oder-Gatterkombinationen mit jeweils 2v-1 Und-Gattern mit zwei Eingängen und einem Oder-Gatter mit 2v-1 Eingängen aufgebaut ist und daß der Steuerteil n bistabile Multivibratoren als Speicher sowie n-2 Decodierer verwendet; b) daß in der v-ten Ebene des Auswerters die Und-Gatter der Und-Oder-Gatterkombinationen v 1 mit den Und-Gattern der Und-Oder-Gatterkombination v2 paarweise zusammengefaßt und mit einem Ausgang des im Steuerteil liegenden Decodierers verbunden sind, während die beiden zweiten Eingänge jedes dieser Und-Gatterpaare mit den beiden Eingängen eines Und-Gatters der v-1-ten Ebene des Prüfteils zusammengeschaltet werden; c) daß der Decodierer D v der v-ten Ebene durch das an einem seiner Ausgänge auftretende Besetztpotential auf Grund der ihm von den bistabilen Multivibratoren der vorhergehenden v-1 Ebenen gelieferten Potentiale festlegt, welche der bis zur v-1-ten Ebene des Prüfteils durch die Binäraufspaltung entstandenen Gruppen für die Bereitstellung einer freien Einrichtung geeignet ist. Aufbau und Wirkungsweise der Schaltungsanordnung werden im folgenden an Hand der Abbildung, die schematisch einen elektronischen Suchwähler für 16 Einrichtungen zeigt, beschrieben: Die Schaltungsanordnung setzt sich aus drei Hauptteilen zusammen: dem Prüfteil 1, dem Auswerter 2 und dem Steuerteil 3. Der Aufbau jedes Hauptteils bleibt im Prinzip zwar in jeder Ebene gleich, doch ändert sich der Aufwand von Ebene zu Ebene.Further features of the circuit arrangement are: a) that the test part consists of n = ld m levels with 2v AND gates each with two inputs, that the evaluator consists of (2 (n-1) AND-OR gate combinations each with 2v- 1 AND gates with two inputs and an OR gate with 2v-1 inputs and that the control part uses n bistable multivibrators as memory and n-2 decoders; b) that the AND gates in the v-th level of the evaluator the and-or-gate combinations v 1 with the and-gates of the and-or-gate combination v2 combined in pairs and connected to an output of the decoder located in the control part, while the two second inputs of each of these AND-gate pairs with the two inputs of an and -Gates of the v-1-th level of the test part are interconnected; c) that the decoder D v of the v-th level determines which of the up to the v-1-th level of the test part is determined by the occupied potential occurring at one of its outputs on the basis of the potentials supplied to it by the bistable multivibrators of the previous v-1 levels groups created by the binary splitting are suitable for the provision of a free facility. The structure and mode of operation of the circuit arrangement are described below with reference to the figure, which schematically shows an electronic search selector for 16 devices: The circuit arrangement consists of three main parts: the test part 1, the evaluator 2 and the control part 3. The structure of each main part remains the same in principle at every level, but the effort changes from level to level.

Im Prüfteil 1 werden die m = 16 Einrichtungen erstmals in der n-1-ten Ebene paarweise durch ein Und-Gatter A zusammengefaßt. Fortschreitend bis zur Ebene I werden jetzt in jeder Ebene jeweils zwei Und-Gatterausgänge durch ein neues Und-Gatter A vereinigt. Bei der hier angewendeten Binäraufspaltung sind n = ld m = 4 Ebenen notwendig. Außer der n-ten Ebene baut sich jede Ebene v aus 2v Und-Gattern A mit je zwei Eingängen auf. Ein Und-Gatterausgang weist immer dann Besetztpotential auf, wenn an beiden Eingängen Besetztpotential liegt. Damit ist es möglich, in jeder Ebene zu prüfen, welche der 2, Gruppen ganz besetzt sind und welche noch mindestens eine freie Einrichtung aufweisen. In einer Null-Ebene, die lediglich im Prüfteil 1 auftritt, werden die beiden Und-Gatterausgänge der Ebene I nochmals zusammengeführt und für die Anzeige der Vollbelegung ausgenutzt.In test part 1, the m = 16 devices are combined in pairs by an AND gate A in the n-1 th level for the first time. Progressing up to level I, two AND gate outputs are now combined by a new AND gate A in each level. With the binary splitting used here, n = ld m = 4 levels are necessary. Apart from the nth level, each level v is made up of 2v AND gates A with two inputs each. An AND gate output always has a busy potential when there is a busy potential at both inputs. This makes it possible to check on each level which of the 2 groups are fully occupied and which still have at least one free facility. In a zero level, which only occurs in test part 1, the two AND gate outputs of level I are brought together again and used to display full occupancy.

Der Auswerter 2 besteht - außer in der Ebene I - aus jeweils zwei Und-Oder-Gatterkombinationen je Ebene, von denen sich jede aus 2v-1 Und-Gattern A mit je zwei Eingängen und einem Oder-Gatter B mit 2v-1 Eingängen aufbaut. Ein Eingang jedes Und-Gatters einer Kombination ist dabei mit einem Ausgang eines Und-Gatters des Prüfteils 1 dieser Ebene verbunden, während der zweite Eingang zusammen mit dem zweiten Eingang eines Und-Gatters der zweiten Und-Oder-Gatterkombination dieser Ebene an einen Ausgang des im Steuerteil 3 derselben Ebene liegenden Decodierers D geführt wird. Dadurch wird erreicht, daß immer ein aber nur ein Und-Gatter A der beiden Kombinationen ein Besetztpotential aufweist. Da die Und-Gatterausgänge jeder Kombination über ein als Entkopplungsschaltung arbeitendes Oder-Gatter B an einen Eingang des bistabilen Multivibrators M gelegt werden, tritt - falls überhaupt - immer nur an einem Multivibratoreingang ein Besetztpotential auf, das diesem eine stabile Lage aufzwingt.The evaluator 2 consists - except in level I - of two AND-OR gate combinations per level, each of which is made up of 2v-1 AND gates A with two inputs and an OR gate B with 2v-1 inputs . One input of each AND gate of a combination is connected to an output of an AND gate of the test part 1 of this level, while the second input together with the second input of an AND gate of the second AND-or gate combination of this level is connected to an output of the in the control part 3 of the same level lying decoder D is performed. This ensures that only one AND gate A of the two combinations has an occupied potential. Since the AND gate outputs of each combination are connected to an input of the bistable multivibrator M via an OR gate B working as a decoupling circuit, an occupied potential occurs - if at all - only at one multivibrator input, which forces it into a stable position.

Der Steuerteil 3 besitzt je Ebene einen bistabilen Multivibrator M als Speicher und ab der dritten Ebene noch einen Decodierer D mit jeweils 2v-1 Ausgängen. Die Eingänge der Decodierer D sind mit den Ausgängen aller in den vorhergehenden Ebenen liegenden bistabilen Multivibratoren M derart verknüpft, daß jede der Möglichen 2v-1 Kombinationen der Ausgangspotentiale dieser Speicher ein Besetztpotential an nur einem Ausgang jedes DecodierersD bewirkt. Der bistabile Multivibrator M arbeitet in der Weise, daß ein Besetztsprung an einem Eingang Besetztpotential am zugehörigen Ausgang bewirkt. Ändert sich das Besetztpotential in Freipotential, weil in der betreffenden Gruppe eine Einrichtung frei geworden ist, so wirkt sich dieser Potentialsprung (Freisprung) nicht auf den Zustand des Speichers aus. Erst der nächste an dem anderen Eingang auftretende Besetztsprung kippt den Speicher in die andere stabile Lage.The control part 3 has a bistable multivibrator M per level as a memory and from the third level onwards a decoder D with 2v-1 outputs each. The inputs of the decoders D are connected to the outputs of all in the previous ones Levels lying bistable multivibrators M linked in such a way that each of the possible 2v-1 combinations of the output potentials of this memory an occupied potential causes only one output of each decoder D. The bistable multivibrator M works in such a way that a busy jump at an input busy potential at the associated Output causes. If the occupied potential changes to free potential, because in the If a facility has become available in the relevant group, this potential jump has an effect (Free jump) does not depend on the state of the memory. First the next to the other Busy jump occurring at the entrance tilts the memory to the other stable position.

Die Potentiale an den Und-Gatterausgängen der Ebene I des Prüfteils 1 zeigen, ob beide Gruppen (1 bis 8) bzw. (9 bis 16) mindestens je eine freie Einrichtung enthalten (Freipotential) oder ob eine der beiden Gruppen vollbesetzt ist (Besetztpotential).The potentials at the AND gate outputs of level I of the test part 1 show whether both groups (1 to 8) or (9 to 16) each have at least one free facility included (free potential) or whether one of the two groups is fully occupied (occupied potential).

Im ersten Falle hält der Multivibrator M I seinen stabilen Zustand bei. Ist dagegen eine Gruppe vollständig besetzt, so kippt MI nur dann, wenn das Besetztpotential an dem Eingang auftritt, dem ein augenblicklich Freipotential führender Ausgang zugeordnet ist.In the first case, the multivibrator M I maintains its stable state at. If, on the other hand, a group is fully occupied, MI only tips over if that Occupied potential occurs at the input to which a currently free potential is leading Output is assigned.

Den Und-Oder-Gatterkombinationen der Ebene II des Auswerters 2 wird nun direkt vom Speicher MI des Steuerteils 3 mitgeteilt, welche der beiden Gruppen (1 bis 8) oder (9 bis 16) weiter aufgespaltet werden darf. Gleichzeitig wird den zweiten Und-Gattereingängen der Ebene 1I des Auswerters 2 vom Prüfteil l übermittelt, welche der beiden aus der ausgewählten Gruppe (1 bis 8) oder (9 bis 16) durch Aufspaltung gewonnenen Untergruppen (1 bis 4), (5 bis 8) bzw. (9 bis 12), 13 bis 16) mindestens eine freie Einrichtung enthält. Weisen beide Freipotentiale auf, so tritt an keinem Ausgang der beiden Kombinationen ein Besetztsprung auf, so daß der Multivibrator MII seine Lage nicht ändert. Weist dagegen eine Kombination Besetztpotential auf, so wird MII so gekippt, daß sein zugehöriger Ausgang ebenfalls Besetztpotential erhält.The and-or gate combinations of level II of evaluator 2 is now communicated directly from the memory MI of the control part 3 which of the two groups (1 to 8) or (9 to 16) may be further split. At the same time, the Second AND gate inputs of level 1I of evaluator 2 transmitted from test part 1, which of the two from the selected group (1 to 8) or (9 to 16) by splitting obtained subgroups (1 to 4), (5 to 8) or (9 to 12), 13 to 16) at least contains a free facility. If both have free potentials, neither occurs Output of the two combinations a busy jump, so that the multivibrator MII does not change its position. If, on the other hand, there is a combination of occupied potential, so MII is tilted so that its associated output is also occupied receives.

Die Ausgangspotentiale des MII werden jetzt gemeinsam mit denen des MI dem Decodierer D III mit vier Ausgängen zugeführt. Der Decodierer D III zeigt jetzt durch ein Besetztpotential an einem seiner Ausgänge an, welche der bisher gebildeten und geprüften vier Gruppen in der Lage ist eine freie Einrichtung bereitzustellen.The output potentials of the MII are now shared with those of the MI fed to the decoder D III with four outputs. The decoder D III shows now through a busy potential at one of its outputs, which was previously formed and tested four groups are able to provide a free facility.

Dieses Ergebnis wird den Kombinationen der Ebene III des Auswerters 2 mitgeteilt. Gleichzeitig erfahren sie vom Prüfteil 1 welche der beiden Untergruppen, die aus der soeben gekennzeichneten Gruppe entstanden sind, für die weitere Aufspaltung geeignet ist. Dieser Prozeß setzt sich so lange fort, bis sich schließlich nach n=ld m Ebenen eine freie Einrichtung ergeben hat. Diese wird dann durch ein an den Ausgängen a, b, c, d abnehmbares Codewort markiert, das aus den Potentialen je eines bistabilen Multivibratorausgangs gebildet wird.This result is communicated to the combinations of level III of evaluator 2. At the same time, you will learn from test part 1 which of the two subgroups that have arisen from the group just identified is suitable for further splitting. This process continues until there is finally a free facility after n = ld m levels. This is then marked by a code word which can be removed from the outputs a, b, c, d and which is formed from the potentials of a bistable multivibrator output.

Für den Fall, daß alle Einrichtungen (1 bis 16) besetzt sind, tritt am Und-Gatterausgang der Ebene 0 (Null) Besetztpotential auf, durch das dann beispielsweise eine Umschaltung oder Alarm ausgelöst werden kann.In the event that all facilities (1 to 16) are occupied, occurs at the AND gate output of level 0 (zero) occupied potential, through which then, for example a switchover or alarm can be triggered.

Der Auswählvorgang geht wie folgt vor sich: Belegt und durch L-Potential gekennzeichnet, seien die Kanäle 1, 5, 6, 9, 10, 11, 13 und 15.The selection process is as follows: Occupied and by L potential are labeled channels 1, 5, 6, 9, 10, 11, 13 and 15.

Dies bewirkt an den einzelnen Und-Gatterausgängen die nachstehende Potentialverteilung im Prüfteil 1. This causes the following potential distribution in test part 1 at the individual AND gate outputs.

Ebene III: L-Potential haben die Und-Gatter A 5-6, A 9-10; 0-Potential haben alle übrigen Und-Gatter. Ebene I und II: Alle Und-Gatter haben das Potential 0. Da alle Und-Gatterausgänge der Ebene I und 1I des Prüfteils 1 das Potential 0 haben, wird weder MI nach MII über die Und-Gatterkombinationen der Ebene II gekippt. Die Ausgangspotentialverteilung der beiden Multivibratoren hängt von ihrer Vorgeschichte ab und sei a = L; b = 0. Infolge dieser Potentialverteilung tritt im Decodierer D III nur am Ausgang des Und-Gatters A 3 das Potential L auf. Das bedeutet aber gleichzeitig, daß im Schaltteil 2 nur der Ausgang des Und-Gatters A 9-10 das Potential L führt, da sein zweiter Eingang vom Prüfteil 1 her ebenfalls L-Potential aufweist, wogegen der zweite Eingang von A 11-12 das Potential 0 aufweist. Dadurch tritt am Ausgang des Oder-Gatters B 1 der Ebene III ein 0-- L-Sprung (Besetztsprung) auf, der den Multivibrator MIII so kippt, daß an c L-Potential erscheint. Durch die Kipplagen a = L; b = 0; c = L der Multivibratoren M der ersten drei Ebenen wird erreicht, daß im Decodierer D IV nur das Und-Gatter A 6 ein L-Potential erhält. Bis auf die Und-Gatter All und A 12 der vierten Ebene des Auswerters 2 kann keiner der übrigen Und-Gatterausgänge L-Potential führen. Da Kanal 12 frei ist und Kanal 11 wegen seines Besetztzustandes L-Potential aufweist, tritt am Ausgang des Oder-Gatters B IV/1 ein 0-> L-Sprung auf, der dem Ausweg d des M IV das Potential L aufzwingt. Damit wird folgende Codierung angezeigt: LOLL, d. h. Kanal 12 ist frei und wird für eine Belegung bereitgehalten. Es stellt sich folgende Potentialverteilung an den Und-Gatterausgängen des Prüfteils A ein: Ebene III: L an A 5-6; 9-10; 11-12; 0 an A 1-2; 3-4; 7-8; 13-14; 15-16. Ebene II: L an A 9-12; 0 an A 1-4; 5-8; 13-16. Ebene I: An allen Ausgängen liegt 0-Potential.Level III: the AND gates A 5-6, A 9-10 have L potential; All other AND gates have 0 potential. Levels I and II: All AND gates have the potential 0. Since all AND gate outputs of level I and 1I of test part 1 have the potential 0, neither MI is switched to MII via the AND gate combinations of level II. The output potential distribution of the two multivibrators depends on their previous history and let a = L; b = 0. As a result of this potential distribution, the potential L occurs in the decoder D III only at the output of the AND gate A 3 . At the same time, this means that only the output of the AND gate A 9-10 carries the potential L in the switching part 2, since its second input from the test part 1 also has L potential, whereas the second input of A 11-12 has the potential Has 0. As a result, a 0- L jump (busy jump) occurs at the output of the OR gate B 1 of level III, which tilts the multivibrator MIII so that L potential appears at c. The tilt positions a = L; b = 0; c = L of the multivibrators M of the first three levels is achieved that in the decoder D IV only the AND gate A 6 receives an L potential. Except for the AND gates All and A 12 of the fourth level of the evaluator 2 , none of the other AND gate outputs can carry L potential. Since channel 12 is free and channel 11 has L potential due to its occupied state, a 0-> L jump occurs at the output of OR gate B IV / 1, which forces the potential L on way out d of M IV. This shows the following coding: LOLL, ie channel 12 is free and is kept ready for occupancy. The following potential distribution occurs at the AND gate outputs of test part A: Level III: L at A 5-6; 9-10; 11-12; 0 at A 1-2; 3-4; 7-8; 13-14; 15-16. Level II: L at A 9-12; 0 at A 1-4; 5-8; 13-16. Level I: There is 0 potential at all outputs.

Das Ausgangspotential an MI bleibt erhalten. In der zweiten Ebene des Auswerters 2 liegt jetzt an beiden Eingängen des Und-Gatters A 9-12 das Potential L. Dieses ruft eine Änderung des Ausgangspotentials des Und- sowie des nachfolgenden Oder-Gatters B 1 von 0 nach L hervor. Durch diesen Potentialsprung tritt am Ausgang b des M II L-Potential auf. Weil a=L; b=L; erhält jetzt das Und-Gatter A 4 des Decodierers D III L-Potential und bereitet im Auswerter 2 die Und-Gatter A 13-14 und A 15-16 vor. Weil aber sowohl der zweite Eingang der Und-Gatter A 13-14 als auch der der Und-Gatter A 15-16 0-Potential aufweisen, wird der MIII nicht gekippt, d. h., c behält L-Potential. Im Decodierer D IV tritt, weil a=L; b=L; c=L ist, am Ausgang des Und-Gatters A 8 L-Potential auf. Da Kanal 15 besetzt, 16 aber frei ist, tritt am Oder-Gatterausgang B IV/1 ein 0 @ L-Sprung auf. Dieser kann den M IV jedoch nicht kippen, da der Ausgang nicht in einer kippfähigen Lage war, d. h., er hatte schon den Zustand eingenommen, der durch den Sprung erst herbeigeführt werden sollte. Die angezeigte Codierung L L L L entspricht dem Kanal 16, der auch tatsächlich noch frei ist.The output potential at MI is retained. In the second level of the analyzer 2 is now up to two inputs of the AND gate A 9-12 the potential L. This causes a change of the output potential of the AND and the subsequent OR gate B 1 from 0 to L forth. As a result of this potential jump, L potential occurs at output b of the M II. Because a = L; b = L; Now receives the AND gate A 4 of the decoder D III L potential and prepares the AND gates A 13-14 and A 15-16 in the evaluator 2 . But because both the second input of the AND gates A 13-14 and that of the AND gates A 15-16 have 0 potential, the MIII is not toggled, ie, c retains the L potential. In the decoder D IV occurs because a = L; b = L; c = L, at the output of the AND gate A 8 L potential. Since channel 15 is busy but 16 is free, a 0 @ L jump occurs at the OR gate output B IV / 1. However, the latter cannot tip the M IV, since the exit was not in a tiltable position, ie it had already assumed the state that the jump was supposed to bring about. The displayed code LLLL corresponds to channel 16, which is actually still free.

Das Freiwerden eines belegten Kanals wirkt sich auf die angezeigte Codierung nicht aus.The vacancy of an occupied channel affects the displayed one Coding not off.

Claims

Claims: 1. Circuit arrangement for an electronic search selector, in particular for information processing or transferring technology for selecting a free device from a large number of m free or occupied devices characterized by permanent potentials, e.g. B. Telecommunication lines, in which the m facilities are summarized by repeated binary splitting in n = ld m levels with 2 groups of 2n "facilities and checked for their occupancy to a group in each level that contains at least one free facility , select and mark, so that at the end of the selection process a free facility is indicated by a binary full code, characterized by a test part (1), an evaluator (2) and a control part (3), with the test part (1) the m facilities in n = ld m levels are split into smaller and smaller groups and checked for their occupancy status, and the test results of level I directly to a memory (M 1) arranged in the control part (3 ), the test results of levels II .. . other hand, firstly n in the evaluator (2) disposed AND gates (A) are fed, from where they are supplied together with the respective one of the spaced control part (3) decoders (D) say about the current state of the memories arranged in the previous v-1 levels are evaluated and use an OR gate (B) to force the bistable multivibrator (M) of their level into a state that ensures the coding of a free device.

2. Circuit arrangement according to claim 1, characterized in that the test part (1) consists of n = ld m levels each with 2v AND gates (A) with two inputs each, that the evaluator (2) consists of 2 (n-1) AND-OR gate combinations each with 2v-1 AND gates (A) with two inputs and an OR gate (B) with 2v-1 inputs and that the control part (3) n bistable multivibrators (M) as a memory as well n-2 decoder used.

3. Circuit arrangement according spoke 1, characterized in that in the v-th level of the evaluator (2) the AND gate (A) of the and-or gate combination v 1 with the AND gates (A) of the and-or Gate combination v2 combined in pairs and connected to an output of the decoder (D) located in the control part (3), while the two second inputs of each of these AND gate pairs with the two inputs of an AND gate (A) of the v-1th level of the test part (1) are interconnected.

4. Circuit arrangement according to claims 1 and 2, characterized in that the decoder D v defines the v-th level by the occupied potential occurring at one of its outputs on the basis of the potentials supplied to it by the bistable multivibrators M of the preceding v-1 levels, which of the groups created by the binary split up to the v-1-th level of the test part (1) is suitable for the provision of a free facility. Considered publications: German Auslegeschriften Nos. 1042 034, 1047 857, 1105 472, 1049 436.