Schaltungsanordnung zur Frequenzteilung und Frequenzvervielfachung
Zusatz zum Patent: 1168 508 Die Erfindung betrifft eine Schaltungsanordnung
zur Teilung und Vervielfachung einer Frequenz nf in einem vorgegebenen, rationalen
Teilungsverhältnis n gleich oder größer 3 unter Verwendung eines mitgezogenen Oszillators
mit Mehrfachrückkopplung mittels in Reihe geschalteter Schwingkreise im Ausgangskreis
des Oszillators und einer Reihenschaltung der den einzelnen Schwingkreisen zugehörigen
Kopplungswicklungen im Rückkopplungskreis des Oszillators, der nach dem Hauptpatent
so ausgebildet ist, daß bei Teilungsverhältnissen die sich in q-Faktoren
PI, p2 ... p" zerlegen lassen, q-Rückkopplungswege bestehen, die auf
die Frequenzen
abgestimmt und so bemessen sind, daß sich die Schwingungen in der Reihenfolge von
hohen zu tiefen Frequenzen erregen, daß bei anderen Teilungsverhältnissen zwei Rückkopplungswege
bestehen, die auf die Frequenzen (n-1) f und f abgestimmt und so bemessen sind,
daß sich die Schwingung mit der tieferen Frequenz zuerst erregt, daß jeder in einem
Rückkopplungsweg liegende Schwingkreis einen Amplitudenbegrenzer enthält und daß
eine während des Betriebs dauernd am Oszillatoreingang liegende Vorspannung den
Teilungsvorgang unterbricht, wenn die absolute Größe der Eingangsspannung mit der
zu teilenden Frequenz nf kleiner ist als die absolute Größe der Vorspannung.Circuit arrangement for frequency division and frequency multiplication Addendum to patent: 1168 508 The invention relates to a circuit arrangement for division and multiplication of a frequency nf in a given, rational division ratio n equal to or greater than 3 using a dragged oscillator with multiple feedback by means of resonant circuits connected in series in the output circuit of the oscillator and a series connection of the coupling windings associated with the individual resonant circuits in the feedback circuit of the oscillator, which is designed according to the main patent so that in the case of division ratios that can be broken down into q-factors PI, p2 ... p ", there are q-feedback paths that lead to the Frequencies are matched and dimensioned so that the vibrations are excited in the order from high to low frequencies, that with other division ratios there are two feedback paths that are matched to the frequencies (n-1) f and f and dimensioned so that the oscillation with the lower frequency first excited that each resonant circuit lying in a feedback path contains an amplitude limiter and that a bias voltage continuously applied to the oscillator input during operation interrupts the division process if the absolute value of the input voltage with the frequency to be divided nf is smaller than the absolute value the preload.
Zur weiteren Vervollkommnung der Schaltungsanordnung nach dem Hauptpatent
werden gemäß der Erfindung die Amplitudenbegrenzer derart ausgebildet, daß sie nur
eine Halbwelle der jeweiligen Schwingkreisspannung begrenzen. Ferner wird im Emitterkreis
des- jeweiligen Transistors eine aus ohmschem Widerstand und Kapazität bestehende
Parallelschaltung zur Gleichstromgegenkopplung angeschaltet. Der ohmsche Widerstand
dieser Parallelschaltung kann vorteilhaft zugleich in den zur Erzeugung der Transistorvorspannung
angeschalteten Spannungsteiler einbezogen sein. Bei mehreren gleichartigen, unmittelbar
hintereinandergeschalteten Teilerstufen erfolgt die Aussteuerung der nachfolgenden
Stufe mit der nichtbegrenzten Halbwelle der vorhergehenden Stufe.To further perfect the circuit arrangement according to the main patent
are formed according to the invention, the amplitude limiter such that they only
limit a half-wave of the respective resonant circuit voltage. Furthermore, in the emitter circuit
of the respective transistor consists of an ohmic resistance and capacitance
Connected in parallel to direct current negative feedback. The ohmic resistance
this parallel connection can advantageously be used at the same time to generate the transistor bias
connected voltage divider must be included. If there are several similar, immediately
successive divider stages are used to control the following
Stage with the unlimited half-wave of the previous stage.
Durch diese Maßnahmen wird eine Einsparung von Bauteilen, insbesondere
von Halbleiterdioden und Kondensatoren, erreicht. Die Einbeziehung des RC-Gliedes,
das der Gleichstromgegenkopplung dient, in den zur Startpunkteinstellung vorgesehenen
Spannungsteiler ermöglicht ferner eine Erniedrigung des Gleichstromverbrauchs gegenüber
bisher bekannten Frequenzteilerschaltungen, da der Gleichstromgegenkopplungswiderstand
größer gewählt werden kann als der bei den bekannten Schaltungen benötigte Wechselstromgegenkopplungswiderstand.
Bei unmittelbarer Hintereinanderschaltung gleichartiger Frequenzteilerstufen werden
die gleichen günstigen Eigenschaften der Schaltung wie bei sinusförmiger Aussteuerung
erreicht, da jeweils nur die nicht verzerrte Halbwelle der Ausgangsspannung der
Vorstufe zur Aussteuerung der nachfolgenden Stufe verwendet wird.These measures result in a saving of components, in particular
of semiconductor diodes and capacitors. The inclusion of the RC element,
which is used for direct current negative feedback, in the ones provided for setting the starting point
Voltage divider also enables the direct current consumption to be reduced
previously known frequency divider circuits, since the DC negative feedback resistance
can be selected to be greater than the AC negative feedback resistance required in the known circuits.
When similar frequency divider stages are connected directly in series
the same favorable properties of the circuit as with sinusoidal modulation
achieved, since only the undistorted half-wave of the output voltage of the
Pre-stage is used to control the subsequent stage.
An Hand des in der Zeichnung dargestellten Ausführungsbeispieles wird
die Erfindung näher erläutert.On the basis of the embodiment shown in the drawing
the invention explained in more detail.
Es wird eine Schaltungsanordnung gezeigt, bei der zwei gleichartige
Frequenzteilerstufen in Reihe geschaltet sind. Die Temperaturkompensation für diese
Stufen erfolgt zentral mit Hilfe des zwischen den Basen der beiden Transistoren
1 und 2 und dem positiven Pol der Gleichspannungsquelle 3 geschalteten Thernewiden
4, des zu ihm parallelliegenden kapazitiven Widerstandes 5 sowie des zwischen dem
Verbindungspunkt dieser Parallelschaltung und dem negativen Pol der Spannungsquelle
3 liegenden ohmschen Widerstandes 6. Das Teilungsverhältnis der beiden Frequenzteilerstufen
beträgt jeweils 4:1. Die Eingangsspannung mit der zu teilenden Frequenz 41 wird
über die Basis des Transistors 1 angekoppelt. In Reihe zur Sekundärwicklung 8 des
Eingangsübertragers 7 liegen die zu den im Kollektorkreis des Transistors 1 angeschalteten
Resonanzübertragern 9 und 10 gehörigen Rückkopplungswicklungen
11
und 12. Der Resonanzübertrager 9 ist mittels
der Kapazitäten 13 auf die Frequenz 2 f und der Resonanzübertrager 10 ist mittels
der Kapazität 14 auf die Frequenz f abgestimmt. Dem Kollektor wird eine negative
Spannung über die Primärwicklungen der Resonanzübertrager 9 und 10 zugeleitet. Der
Emitter ist über den Gleichstromgegenkopplungswiderstand 15, der durch eine
Kapazität 16 wechselstrommäßig überbrückt ist, sowie über den zum Spannungsteiler
für die Starteinstellung der Teilerstufe gehörigen Widerstand 17 mit dem positiven
Pol der Versorgungsspannungsquelle 3 verbunden. Zwischen Emitter und negativem Pol
der Gleichspannungsquelle liegt der ebenfalls zum Spannungsteiler für die Starteinstellung
gehörige ohmsche Widerstand 18. Die Spannungsbegrenzung der an den Resonanzübertragern
entstehenden Spannungen erfolgt mittels der induktiv an die Resonanzübertrager angekoppelten
Halbleiterdioden 19 und 20. Die Begrenzerdioden sind so geschaltet,
daß in der Kollektorstrom führenden Phase die jeweilige Schwingkreisspannung begrenzt
wird. Die 2. Stufe der Teileranordnung ist genauso aufgebaut wie die bereits beschriebene
Teilerstufe 1.A circuit arrangement is shown in which two frequency divider stages of the same type are connected in series. The temperature compensation for these stages takes place centrally with the help of the Thernewiden 4 connected between the bases of the two transistors 1 and 2 and the positive pole of the DC voltage source 3, the capacitive resistor 5 parallel to it and the one between the connection point of this parallel connection and the negative pole of the voltage source 3 lying ohmic resistance 6. The division ratio of the two frequency divider stages is 4: 1 each. The input voltage with the frequency 41 to be divided is coupled via the base of the transistor 1. In series with the secondary winding 8 of the input transformer 7 to the turned in the collector circuit of the transistor 1 Resonanzübertragern 9 and 10 associated feedback windings 11 are located and 12. The resonance transformer 9 is f by means of the capacitors 13 to the frequency 2 and the resonance transformer 10 is by means of the capacitance 14 tuned to the frequency f. A negative voltage is fed to the collector via the primary windings of the resonance transformers 9 and 10. The emitter is connected to the positive pole of the supply voltage source 3 via the direct current negative feedback resistor 15, which is alternately bridged by a capacitance 16 , and via the resistor 17 belonging to the voltage divider for the start setting of the divider stage. Between the emitter and the negative pole of the DC voltage source which is also the voltage divider corresponding to the initial setting ohmic resistance is 18. The voltage limiting of the resultant to the Resonanzübertragern voltages is effected by means of inductively coupled to the resonant transformer semiconductor diodes 19 and 20. The limiter diodes are connected so that in the Collector current carrying phase the respective resonant circuit voltage is limited. The 2nd stage of the divider arrangement is constructed in exactly the same way as divider stage 1 already described.
Die zu teilende Frequenz 4 f wird dem Eingangskreis der 1. Teilerstufe
zugeführt. Durch die spezielle Dimensionierung der im Kollektorkreis liegenden Schwingkreise
beginnt zuerst der auf 2 f abgestimmte Schwingkreis anzuschwingen. Durch Rückkopplung
der Frequenz 2 f und Mischung mit der Eingangsfrequenz 4 f im Transistor 1 entsteht
eine stabile Frequenz von 2f. Etwas später schwingt der auf die Frequenz f abgestimmte
Schwingkreis an, und durch Mischung mit der Frequenz 2 f im Transistor 1 entsteht
schließlich die gewünschte geteilte Ausgangsfrequenz f. Um bei einer derartigen
Mehrfachrückkopplung die Unterdrückung von Schwingungen verschiedener Frequenz durch
jeweils eine Schwingung einer bestimmten Frequenz zu vermeiden, sind Amplitudenbegrenzer
zur Begrenzung der Spannungen der jeweils angelegten Frequenzen für jeden Schwingkreis
vorgesehen. Beim Ausführungsbeispiel wird jeweils nur eine Halbwelle der entstehenden
Schwingungen begrenzt. Das Anschwingen des Frequenzteilers erfolgt beim eingestellten
Schwellwert. Die Einstellung dieses Schwellwertes wird mittels des aus den Widerständen
18, 17 und 15 bestehenden Spannungsteilers dadurch vorgenommen, daß am Emitter eine
negative Vorspannung entsteht, die erst durch die Eingangsspannung mit der zu teilenden
Frequenz überwunden werden muß. Die Ausgangsfrequenz f wird dann einer zweiten Teilerstufe
zugeführt, in der eine weitere Teilung 4:1 erfolgt. Zur Temperaturkompensation,
die bei diesem Ausführungsbeispiel zentral vorgenommen wird, dient der bereits erwähnte
Thernewid 4. Wegen des geringen Gleichstromverbrauchs läßt sich eine derartige Schaltungsanordnung
besonders vorteilhaft bei Anordnungen verwenden, die für tragbare Geräte oder ferngespeiste
Ämter benötigt werden.The frequency to be divided 4 f becomes the input circuit of the 1st divider stage
fed. Due to the special dimensioning of the oscillating circuits in the collector circuit
the resonant circuit tuned to 2 f begins to oscillate first. Through feedback
the frequency 2 f and mixing with the input frequency 4 f in the transistor 1 is produced
a stable frequency of 2f. A little later the tuned to frequency f oscillates
Resonant circuit on, and is created by mixing with the frequency 2 f in transistor 1
finally the desired divided output frequency f. Um with such a
Multiple feedback through the suppression of vibrations of different frequencies
To avoid an oscillation of a certain frequency in each case, amplitude limiters are used
to limit the voltages of the applied frequencies for each resonant circuit
intended. In the exemplary embodiment, only one half-wave of the resulting
Limited vibrations. The frequency divider starts to oscillate when the
Threshold. The setting of this threshold value is made by means of the resistors
18, 17 and 15 existing voltage divider made in that a
negative bias arises, which is only caused by the input voltage to be divided with the
Frequency must be overcome. The output frequency f is then a second divider stage
fed, in which a further division 4: 1 takes place. For temperature compensation,
which is carried out centrally in this exemplary embodiment, the one already mentioned is used
Thernewid 4. Because of the low direct current consumption, such a circuit arrangement
particularly advantageous to use in arrangements for portable or remote-powered devices
Offices are needed.