DE1148595B

DE1148595B - Circuit arrangement for binary coasters formed from several flip-flop stages

Info

Publication number: DE1148595B
Application number: DEM45198A
Authority: DE
Inventors: Peter Ruedel
Original assignee: Friedrich Merk Telefonbau GmbH
Current assignee: Friedrich Merk Telefonbau GmbH
Priority date: 1960-05-04
Filing date: 1960-05-04
Publication date: 1963-05-16

Description

Schaltungsanordnung für aus mehreren Flip-Flop-Stufen gebildete Binäruntersetzer Die Flip-Flop-Stufen eines Binäruntersetzers besitzen in der Regel drei Eingänge. Über den Mitteleingang wird die betreffende Fhp-Flop-Stufe abwechselnd durch aufeinanderfolgende Impulse in den Zustand 0 und Zustand L eingestellt. Über einen linken Eingang wird die Flip-Flop-Stufe zwangläufig in den Zustand 0 eingestellt, während sie über einen rechten Eingang zwangläufig in den Zustand L eingestellt werden kann. Der rechte Ausgang, welcher bei der Rückschaltung der Flip-Flop-Stufe in den Zustand 0 einen übertragausgang liefert, wird bei bekannten Binäruntersetzern mit dem Mitteleingang der nächstfolgenden Flip-Flop-Stufe verbunden, so daß durch den übertragimpuls die nächstfolgende Flip-Flop-Stufe in den Zustand L geschaltet wird. Bei dieser lEntereinanderschaltung mehrerer Flip-Flop-Stufen können je Stufe Verzögerungszeiten bis zu 5 Mikrosekunden auftreten. Zur Einstellung des Binäruntersetzers in eine vorbestimmte Ausgangslage wird bei den bekannten Anordnungen dem linken Eingang aller Flip-Flop-Stufen ein Löschimpuls zugeführt, durch den alle Flip-Flop-Stufen in den Zustand 0 eingestellt werden.Circuit arrangement for binary coasters formed from several flip-flop stages The flip-flop stages of a binary scaler usually have three inputs. The relevant Fhp-Flop stage is alternated by successive ones via the central input Pulses set to state 0 and state L. Via a left entrance is the flip-flop stage inevitably set to the state 0 while it has a right input can be set to the L state. The right one Output which, when the flip-flop stage is switched back to state 0, has a provides transfer output, is used in known binary scavers with the middle input connected to the next flip-flop stage, so that by the transfer pulse the the next flip-flop stage is switched to the L state. With this interconnection Several flip-flop stages can have delay times of up to 5 microseconds per stage appear. For setting the binary scaler in a predetermined starting position is the left input of all flip-flop stages in the known arrangements Erase pulse supplied, by which all flip-flop stages are set to the state 0 will.

Bei diesen bekannten Anordnungen treten Schwierigkeiten auf, wenn der Löschimpuls kürzer ist als die gesamte Verzögerungszeit der Untersetzerschaltung. Eine durch den Löschimpuls in die Stellung 0 umgestellte Flip-Flop-Stufe liefert einen übertragimpuls auf die nächstfolgende Flip-Flop-Stufe. Ist in diesem Augenblick bereits der Löschimpuls beendet, dann wird diese Flip-Flop-Stufe wieder in die Stellung L eingestellt.With these known arrangements difficulties arise when the erase pulse is shorter than the total delay time of the reduction circuit. A flip-flop stage switched to position 0 by the erase pulse delivers a transfer pulse to the next following flip-flop stage. Is right now the erase pulse has already ended, then this flip-flop stage is back in the position L set.

Die Flip-Flop-Stufen des Binäruntersetzers nehmen also in diesem Fall eine willkürliche Stellung ein.The flip-flop stages of the binary scaler take so in this case an arbitrary position.

Es ist bereits bekannt, zur Vermeidung dieses Übelstandes Ventile für die Übertragungsimpulse und Löschimpulse entsprechender Dauer zu verwenden. Ferner ist es bekannt, eine mit Transistor-Flip-Flop-Stufen bestückte Impulszählkette mit einem steuerbaren Schalter auszurüsten, um die Koppelglieder während des Löschens an die negative Spannung zu legen. Bei dieser Anordnung muß jedoch das RC-Glied des Koppelgliedes auf Minuspotential geladen sein, ehe die Stufen in die 0-Stellung kippen. Die Zeitkonstante für die Umladung der Koppelkapazi täten in den Kopplungsgliedern bestimmt die Verzögerungszeit, mit der die Spannung der Kopplungsglieder wirksam wird. Um mit Sicherheit die Durchschaltung von Überträgen zu vermeiden, muß diese Verzögerungszeit kleiner sein als die Trägheit der Transistor-Schaltkreise, welche durch die Halbleitereigenschaft bestimmt ist. Die Erfindung vermeidet die Nachteile der bekannten Anordnungen dadurch, daß in einer Schaltungsanordnung für aus mehreren Flip-Flop-Stufen gebildete Binäruntersetzer, deren einzelne Stufen beim Umschalten von dem binären Zustand L in den binären Zustand 0 ein tlbertragsignal zur nächsten Stufe abgeben, zur Rückstellung in eine vorbestimmte Ausgangslage derjenige Eingang aller Flip-Flop-Stufen mit einer gemeinsamen Leitung verbunden ist, über dem die Flip-Flop-Stufe in den binären Zustand L einstellbar ist. Wird bei einer solchen mit Transistor-Flip-Flop-Stufen ausgerüsteten Schaltungsanordnung über die gemeinsame Leitung ein positiver Impuls auf die Basen derjenigen Transistoren geführt, die den Übertrag liefern, dann befinden sich alle Stufen nach dem Löschen in der L-Stellung. Diejenigen Stufen, die vorher die 0-Stellung eingenommen hatten, werden also in die L-Stellung gekippt. Hierbei tritt kein Übertrag auf. Diejenigen Stufen, die vorher bereits in der L-Stellung lagen, ändern ihre Stellung nicht. Dadurch tritt ebenfalls kein Übertrag auf. Es entfallen somit bei der Anordnung nach der Erfindung alle Überlegungen, wie beim Löschen der Einstellung ein Übertrag gesperrt werden kann.It is already known to use valves to avoid this drawback to be used for the transmission pulses and erasing pulses of the appropriate duration. It is also known to have a pulse counting chain equipped with transistor flip-flop stages to equip with a controllable switch to the coupling links during the deletion to apply the negative voltage. In this arrangement, however, the RC element of the coupling link must be charged to negative potential before the stages are in the 0 position tilt. The time constant for recharging the Koppelkapazi activities in the coupling links determines the delay time with which the voltage of the coupling elements becomes effective will. In order to avoid the switching through of transmissions with certainty, this must Delay time be less than the inertia of the transistor circuits, which is determined by the semiconductor properties. The invention avoids the disadvantages the known arrangements in that in a circuit arrangement for several Binary scanners formed by flip-flop stages, their individual stages when switching from the binary state L to the binary state 0 one transfer signal to the next Release stage, that input to reset to a predetermined starting position of all flip-flop stages is connected to a common line over which the Flip-flop stage can be set to the binary state L. Will be at such a equipped with transistor flip-flop stages over the common Lead a positive pulse to the bases of those transistors that deliver the carry, then all stages are in the L position after deletion. Those levels that were previously in the 0 position are therefore in tilted the L-position. No carryover occurs here. Those stages that were previously in the L position, do not change their position. This occurs no carryover either. They are thus omitted in the arrangement according to the invention all considerations as to how a carry will be blocked when clearing the setting can.

Ebensowenig treten beim gleichzeitigen Abfragen der Zählschaltung Fehler durch Kopplungen von Überträgen in die nächste Stufe auf. Da alle Stufen parallel gelöscht werden und keine Überträge hierbei auftreten können, welche die nächsten Stufen wieder umkippen würden, ist die Löschung auch bei sehr kurzen Löschimpulsen sichergestellt. Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt Fig. 1 eine schematische Darstellung eines bekannten Binäruntersetzers, Fig. 2 eine schematische Darstellung eines Binäruntersetzers nach der Erfindung, Fig. 3 die Schaltungsanordnung einer Flip-Flop-Stufe eines Binäruntersetzers.Neither do they occur when the counting circuit is queried at the same time Errors due to coupling of transfers to the next level. There all stages can be deleted in parallel and no transfers can occur, which the would tip over again at the next level, the extinction is also possible with very short extinguishing pulses ensured. An embodiment of the invention is in Drawing shown. 1 shows a schematic representation of a known one Binary scaler, FIG. 2 is a schematic representation of a binary scaler according to the invention, Fig. 3 shows the circuit arrangement of a flip-flop stage of a binary scaler.

Bei der bekannten Anordnung nach Bild 1 wird der Eingangsimpuls auf der Leitung E dem Mitteleingang M der Flip-Flop-Stufe F 1 zugeführt. Durch einen ersten Impuls wird die Flip-Flop-Stufe in die Stellung L geschaltet. Durch einen zweiten Impuls wird sie in die Stellung 0 zurückgeschaltet. Hierbei tritt auf dem Ausgang C 2 ein übertragimpuls auf, der dem Mitteleingang M der Flip-Flop-Stufe F2 zugeführt wird. Hier spielen sich die gleichen Vorgänge ab wie bei der Flip-Flop-Stufe F 1. Der bei der Rückstellung der Flip-Flop-Stufe F 2 in die Stellung 0 auf dem Ausgang C 2 erzeugte llbertragimpuls wird dem Mitteleingang M der Flip-Flop-Stufe F3 zugeführt. Zur Rückstellung aller Flip-Flop-Stufen F 1, F 2 und F3 sind deren linke Eingänge B 1 mit einer Löschleitung LP verbunden. Führt diese einen positiven Impuls, dann werden alle Flip-Flop-Stufen zwangläufig in die Stellung 0 eingestellt. Der Impuls auf der Löschleitung LP muß so lange andauern, daß noch während seiner Dauer etwa auftretende übertragimpulse an den einzelnen Ausgängen C 2 abgeklungen sind.In the known arrangement according to Figure 1, the input pulse on the line E is fed to the center input M of the flip-flop stage F 1. The flip-flop stage is switched to the L position by a first pulse. It is switched back to position 0 by a second pulse. In this case, a transfer pulse occurs at the output C 2, which is fed to the central input M of the flip-flop stage F2. The same processes take place here as in the flip-flop stage F 1. The transmission pulse generated at the output C 2 when the flip-flop stage F 2 is reset to position 0 is fed to the center input M of the flip-flop Stage F3 supplied. To reset all flip-flop stages F 1, F 2 and F3, their left inputs B 1 are connected to an erase line LP . If this leads to a positive pulse, then all flip-flop stages are inevitably set to position 0. The pulse on the extinguishing line LP must last so long that any transmission pulses occurring at the individual outputs C 2 have decayed during its duration.

Die in Fig.2 dargestellte Anordnung nach der Erfindung gleicht der Anordnung der Fig. 1 mit dem Unterschied, daß die Löschleitung LP an alle rechten Eingänge B 2 der Flip-Flop-Stufen F 1 bis F 3 angeschaltet sind. Durch einen Impuls auf der Löschleitung LP werden daher alle Flip-Flop-Stufen zwangläufig in die Stellung L eingestellt. Ein übertragimpuls tritt hierbei nicht auf. Daher ist es möglich, den Löschimpuls sehr kurz zu bemessen.The arrangement according to the invention shown in FIG. 2 is similar to the arrangement of FIG. 1 with the difference that the cancel line LP is connected to all right inputs B 2 of the flip-flop stages F 1 to F 3. All flip-flop stages are therefore inevitably set to the L position by a pulse on the clear line LP. A transmission pulse does not occur here. It is therefore possible to make the erase pulse very short.

Fig. 3 zeigt eine mit Transistoren bestückte Flip-Flop-Stufe. Der Mitteleingang M ist über Dioden D 1 und D 2 mit der Basis der beiden Transistoren T 1 und T2 verbunden. Ein positiver Impuls sperrt den momentan leitenden Transistor, so daß nach seiner Beendigung das an dessen Kollektor liegende negative Potential auf die Basis des anderen Transistors durchgreifen kann und diesen leitend macht. Die Basis des Transistors T 1 ist über eine Diode D 3 auch noch an den Eingang B 1 angeschlossen. In gleicher Weise ist die Basis des Transistors T2 über eine Diode D 4 an den Eingang B 2 angeschlossen. Erhält der Eingang B 1 einen positiven Impuls, dann wird der Transistor T1 gesperrt und der Transistor T2 stromleitend. Erhält der Eingang B 2 einen positiven Impuls, dann wird der Transistor T2 gesperrt und der Transistor T 1 stromleitend: Die Stufe kippt von dem Zustand L nach dem Zustand 0. An dem Ausgang C 2 entsteht hierbei eine positive Spannungsflanke. Diese wird an dem Kondensator des Eingangs M der folgenden Stufe differenziert, wodurch der zum Kippen notwendige positive Impuls entsteht.3 shows a flip-flop stage equipped with transistors. The center input M is connected to the base of the two transistors T 1 and T2 via diodes D 1 and D 2. A positive pulse blocks the transistor that is currently conducting, so that after its termination the negative potential on its collector can reach through to the base of the other transistor and make it conductive. The base of the transistor T 1 is also connected to the input B 1 via a diode D 3. In the same way, the base of the transistor T2 is connected to the input B 2 via a diode D 4 . If the input B 1 receives a positive pulse, the transistor T1 is blocked and the transistor T2 is conductive. If the input B 2 receives a positive pulse, the transistor T2 is blocked and the transistor T 1 is conductive: The stage flips from the state L to the state 0. A positive voltage edge is produced at the output C 2. This is differentiated at the capacitor of the input M of the following stage, which creates the positive pulse necessary for tilting.

Claims

PATENT CLAIMS; 1. Circuit arrangement for several flip-flop stages formed binary coasters, whose individual stages when switching from the binary State L in the binary state 0 send a carry signal to the next stage, characterized in that da.ß for resetting to a predetermined starting position that input of all flip-flop stages is connected to a common line via which the flip-flop stage can be set to the binary state L.

2. Circuit arrangement according to claim 1 for flip-flop stages equipped with transistors, characterized in that the base of the right transistor (T2) of all flip-flop stages, at the collector of which the transmission signal leading to the next stage output (C 2) is connected, to which the common line (LP) is connected, via which a positive pulse can be transmitted for deletion. Documents considered: German Auslegeschrift No. 1070 226.