[go: up one dir, main page]

DE102004054566A1 - Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit - Google Patents

Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit Download PDF

Info

Publication number
DE102004054566A1
DE102004054566A1 DE102004054566A DE102004054566A DE102004054566A1 DE 102004054566 A1 DE102004054566 A1 DE 102004054566A1 DE 102004054566 A DE102004054566 A DE 102004054566A DE 102004054566 A DE102004054566 A DE 102004054566A DE 102004054566 A1 DE102004054566 A1 DE 102004054566A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
dependent
location
soi
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004054566A
Other languages
English (en)
Other versions
DE102004054566B4 (de
Inventor
Theresia Dipl.-Chem. Dr. Bauer
Robert Dipl.-Chem. Dr. Hölzl
Andreas Dipl.-Phys. Dr. Huber
Reinhold Wahlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102004054566A priority Critical patent/DE102004054566B4/de
Priority to US11/268,356 priority patent/US7407891B2/en
Priority to TW094139084A priority patent/TWI329344B/zh
Priority to JP2005325171A priority patent/JP2006140484A/ja
Priority to FR0511446A priority patent/FR2878074A1/fr
Priority to KR1020050108143A priority patent/KR100732690B1/ko
Priority to CNB2005101203930A priority patent/CN100463118C/zh
Publication of DE102004054566A1 publication Critical patent/DE102004054566A1/de
Application granted granted Critical
Publication of DE102004054566B4 publication Critical patent/DE102004054566B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10P50/642
    • H10P50/242
    • H10P74/203
    • H10P74/23
    • H10P90/126
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Landscapes

  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Weting (AREA)

Abstract

Gegenstand der Erfindung ist ein Verfahren zum Einebnen einer Halbleiterscheibe, umfassend folgende Schritte: DOLLAR A a) ortsabhängige Messung eines die Halbleiterscheibe charakterisierenden Parameters, um den ortsabhängigen Wert dieses Parameters auf der gesamten Fläche der Halbleiterscheibe zu ermitteln, DOLLAR A b) Ätzbehandlung dieser gesamten Fläche der Halbleiterscheibe unter Einwirkung eines Ätzmediums und gleichzeitiger Belichtung dieser gesamten Fläche, wobei die Abtragsrate der Ätzbehandlung von der Lichtintensität an der Fläche der Halbleiterscheibe abhängig ist und wobei die Lichtintensität ortsabhängig so vorgegeben wird, dass die Unterschiede in den in Schritt a) gemessenen ortsabhängigen Werten des Parameters durch die ortsabhängige Abtragsrate verringert werden. DOLLAR A Gegenstand der Erfindung ist auch eine Halbleiterscheibe mit verbesserter Ebenheit und Nanotopographie, eine SOI-Scheibe mit verbesserter Schichtdickenhomogenität und eine Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zum Einebnen einer Halbleiterscheibe mittels einer Ätzbehandlung mit lokal unterschiedlichem Materialabtrag. Die Erfindung bezieht sich auch auf eine Halbleiterscheibe mit verbesserter Ebenheit und Nanotopographie sowie auf eine SOI-Scheibe mit homogener Schichtdicke, die mit dem Verfahren erhältlich sind.
  • Eine Halbleiterscheibe, insbesondere eine einkristalline Siliciumscheibe für die Verwendung in der Halbleiterindustrie, muss eine hohe Ebenheit aufweisen, insbesondere um den Anforderungen für die Herstellung integrierter Schaltkreise Rechnung zu tragen. Eine allgemein anerkannte Faustregel besagt, dass der SFQRmax-Wert einer Halbleiterscheibe nicht größer sein darf als die Linienbreite der Bauelemente, die auf der Halbleiterscheibe hergestellt werden sollen. Um eine möglichst große Anzahl von Schaltkreisen integrieren zu können, muss die geforderte Ebenheit außerdem möglichst nahe bis an den Rand der Vorderseite gewährleistet sein, wobei die Vorderseite als die Seite definiert ist, auf der die Bauelemente hergestellt werden sollen. Dies bedeutet, dass die Messung der Ebenheit mit sehr geringem Randausschluss durchzuführen ist und die spezifizierten Ebenheitswerte nicht nur für die sog. Full Sites, sondern auch für die Partial Sites erfüllt sein müssen. (Full Sites sind alle Flächenelemente, auf denen vollständige Bauelemente gefertigt werden können, Partial Sites sind die Flächenelemente am Scheibenrand, auf denen keine vollständigen Bauelemente Platz finden.) Bei der Definition der Ebenheit von Halbleiterscheiben wird gemäß der SEMI-Norm M1-94 zwischen globaler und lokaler Ebenheit unterschieden. Die globale Ebenheit bezieht sich auf die gesamte Scheibenoberfläche abzüglich eines zu definierenden Randausschlusses. Sie wird durch den GBIR („global backsurfacereferenced ideal plane/range" = Bereich der positiven und negativen Abweichung von einer rückseitenbezogenen Idealebene für die gesamte Vorderseite der Halbleiterscheibe) beschrieben, welcher der früher gebräuchlichen Angabe TTV („total thickness variation") entspricht. Die lokale Ebenheit bezieht sich auf eine begrenzte Fläche auf der Halbleiterscheibe, die in der Regel der Fläche des darauf zu errichtenden Bauelements entspricht. Sie wird oft als SFQR („site front surface referenced least squares/range" = Bereich der positiven und negativen Abweichung von einer über Fehlerquadratminimierung definierten Vorderseite für eine Fläche definierter Dimension) ausgedrückt. Die Größe SFQRmax gibt den höchsten SFQR-Wert für alle Bauelementeflächen auf einer bestimmten Halbleiterscheibe an. Beim SFQR ist immer anzugeben, auf welche Fläche sich der angegebene Wert bezieht, beispielsweise auf eine Fläche von 26 × 8 mm2 gemäß der ITRS-Roadmap.
  • Ein weiterer Ebenheitsparameter ist die sog. Nanotopographie. Diese ist definiert als peak-to-valley-Abweichung in einem vorgegebenen Flächenelement, z. B. 2 × 2 mm2. Die Nanotopographie wird unter Verwendung von Messgeräten wie ADE CR 83 SQM, ADE PhaseShift Nanomapper oder KLA Tencor SNT gemessen.
  • Die Ebenheit im Randbereich der Halbleiterscheibe wird durch den sog. „Edge Roll off" entscheidend beeinflusst. „A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer", Jpn.J.Appl.Phys., Vol. 38 (1999), 38–39 beschreibt die Messung des „Wafer Roll off" (= Edge Roll off). Der Edge Roll off kann sowohl auf der Vorderseite als auch auf der Rückseite der Halbleiterscheibe auftreten. Er kann die SFQR-Werte der am Scheibenrand gelegenen Flächenelemente deutlich beeinflussen. Ein Edge Roll off ist insbesondere bei Halbleiterscheiben störend, die, beispielsweise zur Herstellung von SOI-Scheiben, mit einer weiteren Halbleiterscheibe verbunden (gebondet) werden, da der Edge Roll off der miteinander zu verbindenden Scheibenflächen großen Einfluss auf die Bondqualität am Scheibenrand hat.
  • Derzeit werden Halbleiterscheiben, die als Substrat für die Herstellung mikroelektronischer Bauelemente dienen, in der Regel nach der folgenden konventionellen Prozesssequenz hergestellt: Sägen, Läppen und/oder Schleifen, nasschemisches Ätzen, Abtragspolitur (engl. „stock removal polishing") und Endpolitur (engl. „mirror polishing"). Es hat sich gezeigt, dass diese Prozesssequenz nicht in der Lage ist, die für die ständig abnehmenden Linienbreiten erforderlichen Ebenheiten zu gewährleisten.
  • In der EP 798766 A1 wird in der konventionellen Prozesssequenz zwischen Abtragspolitur und Endpolitur ein Gasphasenätzschritt nach dem PACE-Verfahren („plasma assisted chemical etching") gefolgt von einer Wärmebehandlung eingefügt, um die Ebenheit der Halbleiterscheibe zu verbessern. Anhand der Prozessierung von Siliciumscheiben mit einem Durchmesser von 200 mm wird gezeigt, dass die beschriebene Prozesssequenz GBIR-Resultate von 0,2–0,3 μm ermöglicht. Lokale Ebenheitsdaten sind nicht angegeben. Weiterhin ist nicht angegeben, wie groß der Randausschluss der Ebenheitsmessung war.
  • In der EP 961314 A1 ist ein ähnliches Verfahren angegeben, bei dem nach Sägen, Schleifen, PACE und Endpolitur GBIR-Werte von bestenfalls 0,14 μm und SFQRmax-Werte von bestenfalls 0,07 μm erreicht werden.
  • Das PACE-Verfahren, wie in EP 961314 A1 vorgeschlagen, führt zu einer Verschlechterung der Rauhigkeit bei einer polierten Scheibe, die teilweise durch einen zusätzlichen Hydrophobierungsschritt unmittelbar vor dem PACE reduziert werden kann. PACE muss im Vakuum durchgeführt werden, was den Prozess anlagentechnisch aufwändig macht. Außerdem wird die Halbleiterscheibe mit den Zersetzungsprodukten der zum Ätzen verwendeten Gase kontaminiert, was einen zusätzlichen Reinigungsschritt notwendig macht, wie in EP 1100117 A2 beschrieben. Zudem erfolgt dieser Prozess nicht vollflächig, sondern durch Abrastern der Halbleiterscheibe. Dies ist einerseits sehr zeitaufwändig und führt andererseits zu Problemen bezüglich der Nanotopographie im Überlappungsbereich des Abrasterns als auch zu Problemen bezüglich der Ebenheit (SFQRmax und Edge Roll off) im äußeren Bereich der Halbleiterscheibe bis zu einer Entfernung von ca. 5 mm vom Scheibenrand. Eine mögliche Ursache ist die verstärkte Absaugwirkung am Rand der Halbleiterscheibe und damit Reduzierung des Ätzmediums, da im Vakuum gearbeitet wird. Durch die notwendige Überlappung beim Abrastern verschlechtert sich an den Überlappungspositionen insbesondere die Nanotopographie. Je größer der Durchmesser der Düse ist, mit der das Ätzmedium zugeführt wird, umso deutlicher ist die Verschlechterung. Aus wirtschaftlichen Gründen kann der Düsendurchmesser jedoch nicht beliebig klein gewählt werden.
  • Die im Stand der Technik bekannten Verfahren sind somit nicht in der Lage, die Geometrieanforderungen für Bauelemente mit Linienbreiten gleich oder kleiner 65 nm, d. h. SFQRmax-Werte von höchstens 65 nm, zu erfüllen. Die schwerwiegendsten Probleme treten dabei im Randbereich der Halbleiterscheibe auf, da der Randausschluss von derzeit 3 mm (bei Linienbreiten von 90 nm) auf 2 mm bzw. 1 mm bei den zukünftigen Linienbreiten von 65 nm oder weniger reduziert wird und die Partial Sites bei der Beurteilung der Ebenheit einbezogen werden.
  • Ein zusätzliches Problem ergibt sich im Fall von sog. SOI-Scheiben. Diese Halbleiterscheiben weisen eine Halbleiterschicht auf, die sich auf einer Fläche einer Trägerscheibe (engl. „base wafer" oder „handle wafer") befindet. Die Dicke der Halbleiterschicht variiert abhängig von den zu prozessierenden Bauelementen. Generell wird zwischen sog. „dünnen Schichten" (weniger als 100 nm Dicke) und sog. „dicken Schichten" (von 100 nm bis ca. 80 μm) unterschieden. Die Trägerscheibe kann entweder vollständig aus einem elektrisch isolierenden Material bestehen (z. B. Glas, Quarz, Saphir) oder sie kann beispielsweise aus einem Halbleitermaterial, vorzugsweise aus Silicium, bestehen und lediglich durch eine elektrisch isolierende Schicht von der Halbleiterschicht getrennt sein. Die elektrisch isolierende Schicht kann beispielsweise aus Siliciumoxid bestehen.
  • SOI-Scheiben sind von großer Wichtigkeit für die Herstellung mikroelektronischer Bauelemente. Die Halbleiterschicht einer SOI-Scheibe muss eine sehr homogene Dicke bis in den äußersten Randbereich aufweisen. Insbesondere bei Halbleiterschichten mit einer Dicke von 100 nm oder weniger variieren die Transistoreigenschaften, wie z. B. die Einsatzspannung, im Fall inhomogener Schichtdicken sehr stark. Die absolute Dickentoleranz bei SOI-Scheiben mit dünnen und dicken Halbleiterschichten hängt von der Schichtdicke ab. Als Messmethode für die Schichtdicke wird bevorzugt spektroskopische Ellipsometrie, Reflektometrie oder Interferometrie verwendet.
  • Um eine möglichst große Anzahl von Schaltkreisen integrieren zu können, muss zudem die notwendige Schichtdickenhomogenität möglichst nahe bis an den Rand der Vorderseite gewährleistet sein. Dies bedeutet wiederum einen sehr geringen Randausschluss.
  • US 6306730 bezieht sich auf ein gebräuchliches Verfahren zur Herstellung von SOI-Scheiben, bei dem in eine Silicium- Donorscheibe (engl. „donor wafer" oder „top wafer") Wasserstoffionen in eine vorgegebene Tiefe implantiert werden, die implantierte Donorscheibe mit einer Trägerscheibe verbunden und anschließend die verbundenen Scheiben entlang der Schicht des implantierten Wasserstoffs getrennt werden. Durch Kontrolle der Implantationstiefe wird dort nach dem Trennen eine Schichtdickenhomogenität (Standardabweichung von der mittleren Schichtdicke) von 0,47 nm bei einer Schichtdicke von 130 nm erreicht. Direkt nach dem Trennen weist die Oberfläche der Siliciumschicht jedoch eine hohe Rauhigkeit auf. Daher muss nach dem Trennen (und ggf. nach weiteren Schritten zum Dünnen der Siliciumschicht) ein chemo-mechanischer Polierschritt (CMP) durchgeführt werden, der einerseits die Rauhigkeit reduziert, andererseits aber die Schichtdickenhomogenität, insbesondere am Scheibenrand, deutlich verschlechtert. US 6306730 B2 gibt weder eine Schichtdickenhomogenität für das polierte Endprodukt noch einen Randausschluss für das Zwischenprodukt nach dem Trennen an.
  • Es sind auch Verfahren zur Nachbehandlung einer SOI-Scheibe mit dem Ziel der Verbesserung der Schichtdickenhomogenität bekannt. Dabei handelt es sich generell um lokale Ätzverfahren unter Abrastern der SOI-Scheibe, wobei an Stellen höherer Schichtdicke ein höherer Ätzabtrag vorgesehen ist: Gemäß US2004/0063329A1 wird in einem Trockenätzverfahren die Oberfläche der SOI-Scheibe mit einer Düse abgerastert, über die ein gasförmiges Ätzmedium lokal zugeführt wird. In EP 488642 A2 und EP 511777 A1 sind Verfahren beschrieben, in denen die Halbleiterschicht der SOI-Scheibe ganzflächig einem Ätzmedium ausgesetzt wird. Dieses Ätzmedium muss jedoch durch einen Laserstrahl oder einen mit einem optischen System fokussierten Lichtstrahl einer Lichtquelle lokal unter Abrastern der Oberfläche aktiviert werden (photochemisches Ätzen).
  • Alle Verfahren, bei denen die Oberfläche der Halbleiterschicht abgerastert werden muss, um einen lokal unterschiedlichen Ätzabtrag zu erreichen, sind sehr zeit- und damit kostenintensiv. Außerdem erfordert das Abrastern eine aufwändige Bewegung der Lichtquelle bzw. der Düse einerseits oder der SOI-Scheibe andererseits.
  • Zudem treten besonders im Randbereich der Scheibe, d. h. in einem Bereich bis zu 5 mm Entfernung vom Scheibenrand sowie in den Bereichen, in denen beim Abrastern die Überlappung geschieht, zusätzliche Inhomogenitäten der Schichtdicke auf. Bei einer Schichtdicke von 520 nm wird gemäß EP 488642 A2 eine Schichtdickenhomogenität von 10 nm ohne Angabe eines Randausschlusses erreicht. Gemäß EP 511777 A1 wird bei einer Schichtdicke von 108 nm eine Schichtdickenhomogenität von 8 nm ohne Angabe eines Randausschlusses erreicht.
  • Trotz der aufwändigen Verfahren werden somit die notwendigen Schichtdickenhomogenitäten, insbesondere im Randbereich der SOI-Scheibe, nicht erreicht.
  • Der Erfindung liegt somit die Aufgabe zugrunde, eine Halbleiterscheibe mit verbesserter Ebenheit (insbesondere im Randbereich) und Nanotopographie zur Verfügung zu stellen, die für die Herstellung von Bauelementen mit Linienbreiten von 65 nm oder weniger geeignet ist. Der Begriff „Halbleiterscheibe" umfasst dabei auch eine SOI-Scheibe. Eine weitere Aufgabe besteht darin, eine SOI-Scheibe mit verbesserter Schichtdickenhomogenität, insbesondere im Randbereich, zur Verfügung zu stellen.
  • Die Aufgabe wird gelöst durch ein Verfahren zum Einebnen einer Halbleiterscheibe, umfassend folgende Schritte:
    • a) ortsabhängige Messung eines die Halbleiterscheibe charakterisierenden Parameters, um den ortsabhängigen Wert dieses Parameters auf einer gesamten Fläche der Halbleiterscheibe zu ermitteln,
    • b) Ätzbehandlung dieser gesamten Fläche der Halbleiterscheibe unter Einwirkung eines Ätzmediums und gleichzeitiger Belichtung dieser gesamten Fläche, wobei die Abtragsrate der Ätzbehandlung von der Lichtintensität an der Fläche der Halbleiterscheibe abhängig ist, und wobei die Lichtintensität ortsabhängig so vorgegeben wird, dass die Unterschiede in den in Schritt a) gemessenen ortsabhängigen Werten des Parameters durch die ortsabhängige Abtragsrate verringert werden.
  • Gegenstand der Erfindung ist ein Verfahren zum Ätzen einer Halbleiterscheibe. Bei diesem Ätzverfahren wird die Fläche der Halbleiterscheibe (bei einer SOI-Scheibe die Halbleiterschicht) im Gegensatz zum Stand der Technik nicht punktuell oder abrasternd behandelt, sondern vollflächig in einem Schritt. Der zur Korrektur erforderliche lokal unterschiedliche Ätzabtrag wird durch eine lokal unterschiedliche Abtragsrate und diese wiederum durch eine lokal unterschiedliche Lichtintensität erreicht. Die lokale Verteilung der Lichtintensität wird durch die lokalen Werte des zuvor gemessenen Parameters bestimmt. Der Parameter, der im erfindungsgemäßen Verfahren optimiert werden soll, wird in Schritt a) gemessen. Die daraus resultierenden Messwerte werden zur Steuerung der lokalen Lichtintensität verwendet.
  • Soll beispielsweise die Dickenhomogenität der Halbleiterschicht einer SOI-Scheibe optimiert werden, wird in Schritt a) die ortsabhängige Schichtdicke gemessen und in Schritt b) die lokale Lichtintensität so gesteuert, dass an Orten großer Schichtdicke eine hohe Abtragsrate und an Orten geringer Schichtdicke eine niedrige Abtragsrate erzielt wird.
  • Soll die globale Ebenheit (GBIR) einer Halbleiterscheibe optimiert werden, wird in Schritt a) die Abweichung der Scheibenvorderseite von einer durch die Scheibenrückseite definierten Idealebene bestimmt und in Schritt b) die lokale Lichtintensität so gesteuert, dass an lokalen Erhebungen eine hohe Abtragsrate und an Orten lokaler Vertiefungen eine niedrige Abtragsrate erzielt wird.
  • Soll dagegen die lokale Ebenheit (SFQR) einer Halbleiterscheibe optimiert werden, wird in Schritt a) die Abweichung der Scheibenvorderseite von einer auf ein bestimmtes Messfenster, beispielsweise der Größe 26 × 8 mm2, bezogenen Idealebene bestimmt und in Schritt b) die lokale Lichtintensität so gesteuert, dass an lokalen Erhebungen eine hohe Abtragsrate und an Orten lokaler Vertiefungen eine niedrige Abtragsrate erzielt wird.
  • Anhand der Messung in Schritt a) wird für jeden Punkt auf der Fläche der Halbleiterscheibe der notwendige Ätzabtrag bestimmt. Aus der von der Lichtintensität abhängigen Abtragsrate, die das verwendete Ätzmedium beim betreffenden Halbleitermaterial erzielt, lässt sich sowohl die erforderliche Dauer der Ätzbehandlung als auch für jeden Punkt auf der Fläche der Halbleiterscheibe die erforderliche Lichtintensität berechnen.
  • Die Erfindung macht sich die Abhängigkeit der Abtragsraten bestimmter Ätzreaktionen von der Ladungsträgerkonzentration im Halbleitermaterial zunutze, die wiederum durch die Intensität des eingestrahlten Lichts beeinflusst werden kann. Dies wird im Folgenden am Beispiel von Silicium konkret beschrieben. Die Erfindung ist jedoch auch auf andere Halbleitermaterialien anwendbar.
  • Das Ätzen von Silicium besteht immer aus einer zweistufigen Reaktion: Im ersten Schritt wird Silicium oxidiert, im Sauren zu Siliciumoxid (SiO2), im Alkalischen zu SiO3 2–. Im zweiten Schritt erfolgt im Sauren der Abtrag des Siliciumoxids durch Fluorwasserstoff (HF), im Alkalischen geht das SiO3 2–-Anion in Lösung. Wird ein Ätzmedium geeigneter Zusammensetzung gewählt, so lässt sich die Ätzreaktion so steuern, dass der Oxidationsschritt der geschwindigkeitsbestimmende Schritt wird. Im Sauren kann dies beispielsweise dadurch erreicht werden, dass Fluorwasserstoff in Relation zum Oxidationsmittel im Überschuss eingesetzt wird.
  • Die vorliegende Erfindung macht sich den Umstand zunutze, dass sich durch Einstrahlen von Licht das chemische Potential und die Konzentration der Ladungsträger in Silicium oder anderen Halbleitermaterialien beeinflussen lässt. Dies führt dazu, dass die Geschwindigkeit der Oxidationsreaktion von der Lichtintensität abhängig wird. Damit beeinflusst die Lichtintensität die Ätzrate. Licht mit einer Wellenlänge unter 1100 nm wird durch Silicium absorbiert, wobei Ladungsträgerpaare (Elektronen und Löcher) entstehen. Der Absorptionskoeffizient ist stark von der Wellenlänge des Lichts abhängig. Licht mit einer Wellenlänge nahe 1100 nm dringt tief ins Silicium ein, für Licht noch größerer Wellenlängen ist Silicium transparent.
  • Die spektrale Abhängigkeit der Absorption ist wichtig für die Auswahl einer geeigneten Lichtquelle zur Ausführung der Erfindung. Beispielsweise zeichnen sich Lichtbogenlampen durch ein breites Spektrum und hohe Intensitäten aus, sie sind also gut brauchbar für die Belichtung ganzer Halbleiterscheiben. Durch Verwendung von geeigneten Filtern (Hochpass, Tiefpass) kann der passende Wellenlängenbereich eingestellt werden. Grundsätzlich können jedoch alle Lichtquellen verwendet werden, die zu der gewünschten Ladungsträgerkonzentration an der Oberfläche der Halbleiterscheibe und zum gewünschten Tiefenprofil der Ladungsträgerkonzentration führen. Es eignen sich beispielsweise auch Quecksilber- oder Natriumdampflampen, Laser oder LEDs.
  • Das Ätzmedium kann gasförmig oder flüssig sein oder eine Mischung aus gasförmigen und flüssigen Komponenten enthalten. Es ist jedoch in Kombination mit dem verwendeten Lichtwellenlängenbereich und in Abhängigkeit vom Halbleitermaterial so zu wählen, dass eine ausreichend starke Abhängigkeit der Abtragsrate der Ätzreaktion von der Lichtintensität besteht.
  • Da die Behandlung ganzflächig in einem Schritt ohne Abrastern erfolgt, ist sie sehr zeit- und damit kostensparend. Da die Abstufung und örtliche Auflösung der ortsabhängigen Lichtintensität sehr fein gewählt werden kann, können die beim Abrastern gemäß dem Stand der Technik auftretenden Überlappungseffekte vermieden werden.
  • Das Verfahren hat den Vorteil, dass es lokal korrigierend bis zum Rand der Halbleiterscheibe arbeitet, sodass die erforderliche Qualität bis zum Scheibenrand erreicht wird. Insbesondere ist es möglich, die geforderte Ebenheit oder Schichtdicke bei einem Randausschluss von 2 mm oder weniger und unter Einbeziehung der Partial Sites zu erreichen. Da das erfindungsgemäße Verfahren kein Vakuum erfordert, können Konzentrationsänderungen des Ätzmediums am Rand der Halbleiterscheibe vermieden werden, die gemäß dem Stand der Technik durch die Absaugung hervorgerufen werden. Falls an bestimmten Positionen der Halbleiterscheibe, beispielsweise in Randnähe, Verwirbelungen auftreten, können diese bei der Berechnung der ortsabhängigen Lichtintensität kompensiert werden.
  • Das Verfahren eignet sich sowohl zum Entfernen von Inhomogenitäten der Halbleiterschicht einer SOI-Scheibe als auch zum Entfernen von Inhomogenitäten einer Halbleiterscheibe einschließlich Edge Roll off. Daher eignen sich die mit Hilfe des erfindungsgemäßen Verfahrens behandelten Halbleiterscheiben auch hervorragend zum Verbinden (Bonden) mit einer weiteren Halbleiterscheibe, da die Bondqualität besonders am Rand von den SFQR-Werten und vom Edge Roll off beeinflusst wird. Die großen wirtschaftlichen Vorteile liegen in der höheren Nutzbarkeit der Scheibenfläche für die Herstellung von Bauelementen. Dies wirkt sich bei SOI-Scheiben aufgrund der deutlich höheren Herstellkosten besonders stark aus.
  • Das erfindungsgemäße Verfahren wird bei einer SOI-Scheibe in der Regel nur auf der Vorderseite (= die Seite, die die Halbleiterschicht trägt), bei einer Halbleiterscheibe ohne Schichtstruktur bevorzugt auf der Vorderseite durchgeführt. Wenn der Edge Roll off auch auf der Rückseite verringert werden soll, muss das Verfahren auch auf der Rückseite angewendet werden. Das Verfahren kann in diesem Fall sequentiell auf der Vorderseite und der Rückseite oder auf beiden Seiten gleichzeitig angewendet werden.
  • Bevorzugt wird im Anschluss an das erfindungsgemäße Verfahren keine Politur durchgeführt, um die Ebenheit nicht wieder zu verschlechtern.
  • Das Verfahren wird bei einer durch Übertragung einer Halbleiterschicht von einer Donorscheibe auf eine Trägerscheibe hergestellten SOI-Scheibe nach dem Verbinden der Scheiben und Trennen der Schicht vom Rest der Donorscheibe durchgeführt. Das erfindungsgemäße Verfahren kann im Fall einer SOI-Scheibe mit einem oder mehreren thermischen Prozessen zur Oberflächenglättung oder zur Verstärkung der Bondkraft und/oder mit einer oder mehreren Oxidationsbehandlungen zur Dünnung der Halbleiterschicht kombiniert werden.
  • Zur Durchführung des erfindungsgemäßen Verfahrens eignet sich insbesondere eine Vorrichtung (wie in 1 schematisch dargestellt) zum Einebnen einer Halbleiterscheibe 7, umfassend:
    • – eine Messvorrichtung 11 zur ortsabhängigen Messung eines die Halbleiterscheibe 7 charakterisierenden Parameters,
    • – eine Ätzkammer 6 zur Aufnahme der Halbleiterscheibe 7, umfassend eine Haltevorrichtung für die Halbleiterscheibe und ein System zur Zu- und Abführung des Ätzmediums,
    • – eine steuerbare Belichtungsvorrichtung 1, die so angeordnet ist, dass sie eine Seite der in der Ätzkammer 6 befindlichen Halbleiterscheibe 7 mit einer ortsabhängigen Lichtintensität belichten kann und
    • – eine Steuereinheit 10 zur Umrechnung der von der Messvorrichtung 11 ermittelten Werte des Parameters in Anweisungen zur Steuerung der Belichtungsvorrichtung 1 und Weitergabe der Anweisungen an die Belichtungsvorrichtung 1.
  • Die steuerbare Belichtungsvorrichtung 1 umfasst eine Lichtquelle 2 mit einer definierten Leistung und Wellenlänge, eine Optik 4, die eine vollflächige Belichtung der Halbleiterscheibe 7 ermöglicht, sowie eine Vorrichtung 3 zum Einstellen der lokalen Lichtintensität. Die Ätzkammer 6 umfasst eine Haltevorrichtung (nicht dargestellt), die die Halbleiterscheibe aufnimmt, die Lage der Halbleiterscheibe justiert und den nicht zu ätzenden Teil der Halbleiterscheibe, z. B. die Rückseite, abdeckt.
  • Das erfindungsgemäße Verfahren erlaubt die Herstellung von Halbleiterscheiben mit hervorragend ebener Oberfläche und von SOI-Scheiben mit hervorragender Schichtdickenhomogenität.
  • Daher bezieht sich die Erfindung auch auf eine Halbleiterscheibe, deren Vorderseite einen GBIR von höchstens 0,09 μm, einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 0,05 μm bei einem Randausschluss von 2 mm und einen Edge Roll off auf der Vorderseite von höchstens 0,2 μm, gemessen in einem Bereich zwischen 1 mm und 3 mm Entfernung vom Rand der Halbleiterscheibe, aufweist.
  • Vorzugsweise zeichnet sich die erfindungsgemäße Halbleiterscheibe sogar durch einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 0,03 μm bei einem Randausschluss von 2 mm aus.
  • Die Erfindung bezieht sich auch auf eine Halbleiterscheibe, deren Vorderseite eine Nanotopographie (peak to valley) in einem Messfenster der Größe 2 × 2 mm2 von höchstens 16 nm bei einem Randausschluss von 2 mm aufweist.
  • Erfindungsgemäße, hochebene Halbleiterscheiben, insbesondere bestehend aus einkristallinem Silicium, eignen sich für die Verwendung in der Halbleiterindustrie, insbesondere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten von 65 nm oder weniger. Sie eignen sich auch besonders gut als Donorscheiben oder Trägerscheiben zur Herstellung von gebondeten SOI-Scheiben, insbesondere, da die Ebenheit einschließlich Edge Roll off auch bei einem sehr geringen Randausschluss von lediglich 2 mm gewährleistet ist.
  • Die Erfindung bezieht sich auch auf eine SOI-Scheibe, umfassend eine Halbleiterschicht und eine Trägerscheibe, wobei die Halbleiterschicht eine Dicke von weniger als 100 nm aufweist und die relative Standardabweichung von der mittleren Dicke der Halbleiterschicht höchstens 3 % bei einem Randausschluss von 2 mm beträgt. Die relative Standardabweichung der Dicke der Halbleiterschicht wird im Folgenden auch als Schichtdickenhomogenität bezeichnet.
  • Vorzugsweise zeichnet sich die erfindungsgemäße SOI-Scheibe bei einer Schichtdicke von höchstens 100 nm sogar durch eine Schichtdickenhomogenität von höchstens 1 % bei einem Randausschluss von 2 mm aus.
  • Besonders bevorzugt ist es, das erfindungsgemäße Verfahren zunächst auf die Donorscheibe und die Trägerscheibe anzuwenden, bevor diese miteinander verbunden werden, danach die Trägerscheibe mit der Halbleiterschicht vom Rest der Donorscheibe zu trennen und anschließend die so hergestellte SOI-Scheibe nochmals dem erfindungsgemäßen Verfahren zu unterziehen, um die Dicke der Halbleiterschicht zu homogenisieren. Eine derart hergestellte SOI-Scheibe zeichnet sich zusätzlich zu den oben genannten Eigenschaften durch einen GBIR von höchstens 0,1 μm und einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 53 nm bei einem Randausschluss von 2 mm und einen Edge Roll off auf der Vorderseite von höchstens 0,25 μm, gemessen in einem Bereich zwischen 1 mm und 3 mm Entfernung vom Rand der Halbleiterscheibe, aus.
  • Da das erfindungsgemäße Verfahren auch auf SOI-Scheiben mit dicker Halbleiterschicht anwendbar ist, bezieht sich die Erfindung auch auf eine SOI-Scheibe, umfassend eine Halbleiterschicht und eine Trägerscheibe, wobei die Halbleiterschicht eine Dicke im Bereich von 0,1 μm bis 80 μm aufweist und die relative Standardabweichung von der mittleren Dicke der Halbleiterschicht höchstens 4 % bei einem Randausschluss von 2 mm beträgt.
  • Vorzugsweise zeichnet sich die erfindungsgemäße SOI-Scheibe mit dicker Halbleiterschicht sogar durch eine Schichtdickenhomogenität von höchstens 2 % bei einem Randausschluss von 2 mm aus.
  • Wird die SOI-Scheibe, wie oben für SOI-Scheiben mit dünner Halbleiterschicht beschrieben, durch Anwendung des erfindungsgemäßen Verfahrens auf die Donorscheibe und die Trägerscheibe und anschließend auf die SOI-Scheibe hergestellt, was bevorzugt ist, so zeichnet sich die SOI-Scheibe mit dicker Halbleiterschicht zusätzlich durch einen GBIR von höchstens 0,11 μm und einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 55 nm bei einem Randausschluss von 2 mm und einen Edge Roll off auf der Vorderseite von höchstens 0,3 μm, gemessen in einem Bereich zwischen 1 mm und 3 mm Entfernung vom Rand der SOI-Scheibe, aus.
  • Außerdem weist eine erfindungsgemäße SOI-Scheibe mit dicker oder dünner Halbleiterschicht vorzugsweise eine Nanotopographie (peak to valley) in einem Messfenster der Größe 2 × 2 mm2 von höchstens 16 nm, bevorzugt von höchstens 8 nm und besonders bevorzugt von höchstens 2 nm bei einem Randausschluss von 2 mm auf.
  • 1 zeigt schematisch den Aufbau einer erfindungsgemäßen Vorrichtung zum Einebnen einer Halbleiterscheibe.
  • 2 zeigt ein radiales Dickenprofil der Siliciumschicht einer gemäß dem Stand der Technik hergestellten SOI-Scheibe.
  • 3 zeigt das radiale Dickenprofil der Siliciumschicht der SOI-Scheibe, nachdem sie dem erfindungsgemäßen Verfahren unterzogen wurde.
  • Im Folgenden werden bevorzugte Ausführungsformen der Erfindung anhand der Figuren erläutert:
    Das erfindungsgemäße Verfahren ist auf alle Halbleiterscheiben ohne Schichtstruktur anwendbar, wobei die Halbleiterscheibe vorzugsweise einen oder mehrere Stoffe enthält, die aus der Gruppe: Silicium, Germanium, Siliciumcarbid, III/V- Verbindungshalbleiter und II/VI-Verbindungshalbleiter ausgewählt sind. Soll die Ebenheit der Vorderseite einer derartigen Halbleiterscheibe verbessert werden, so eignet sich als Parameter, der in Schritt a) des Verfahrens gemessen wird, die Höhenabweichung von einer definierten Idealebene, wie oben beschrieben. Diese Höhenabweichung kann mit einem herkömmlichen Geometriemessgerät bestimmt werden.
  • Das erfindungsgemäße Verfahren ist auch auf alle SOI-Scheiben anwendbar, wobei die Halbleiterschicht der SOI-Scheibe vorzugsweise einen oder mehrere Stoffe enthält, die aus der Gruppe: Silicium, Germanium, Siliciumcarbid, III/V-Verbindungshalbleiter und II/VI-Verbindungshalbleiter ausgewählt sind. Soll die Schichtdickenhomogenität der Halbleiterschicht verbessert werden, so wird diese Schichtdicke in Schritt a) des erfindungsgemäßen Verfahrens gemessen. Die Dicke der Halbleiterschicht kann beispielsweise mit einem Ellipsometer, Interferometer oder Reflektometer ortsabhängig gemessen werden.
  • Generell richtet sich die Anzahl und Position der Messpunkte nach der gewünschten Auflösung. Die Anzahl der maximal möglichen Messpunkte hängt von der Größe der Messsonde ab. Beispielsweise beträgt die Größe der Messsonde bei den Messgeräten ADE 9500 (für Halbleiterscheiben mit einem Durchmesser von 200 mm) und ADE AFS (für Halbleiterscheiben mit einem Durchmesser von 300 mm) 2 × 2 mm2.
  • Aus den Messwerten wird anschließend die erforderliche lokale Lichtintensität berechnet. Ein geeignetes Verfahren wird im Folgenden anhand von Geometriedaten, d. h. für eine Optimierung des GBIR oder SFQR, beschrieben, es ist aber sinngemäß auch auf Nanotopographie-Daten oder die Schichtdicke einer Halbleiterschicht im Fall einer SOI-Scheibe anwendbar.
  • Das Geometriemessgerät misst mit einer Messsonde der Größe AxA (typischerweise 4 × 4 mm2 oder 2 × 2 mm2) ein vollständiges Mapping der Dicke t der Halbleiterscheibe mit einem Durchmesser D. Die Dicke t ist dabei genau genommen die Höhenabweichung von einer durch die Rückseite der Halbleiterscheibe definierten Idealebene. Diese Daten können als Rohdaten vom Geometriemessgerät auf einen Computer übertragen werden. Legt man nun ein kartesisches Koordinatensystem durch die Mitte der Halbleiterscheibe, so existiert zu jedem Punkt x, y ein Wert der Dicke, t(x, y). Dabei wird x und y im Raster der Messfenstergröße variiert, was bedeutet, dass t(x, y) als Mittelwert der Dicke über das Quadrat, definiert durch x – A/2 bis x + A/2 und y – A/2 bis y + A/2 zu verstehen ist. Die Belichtungsvorrichtung besitzt eine Auflösung von BxB Bildpunkten, beispielsweise 1024 × 1024. Mit Hilfe einer Computer-internen Matrix der Größe BxB wird jedem Matrixelement M(a, b) der entsprechende Wert aus der originalen Dickenmatrix zugeordnet: M(a, b) = t(|–D/2 + a·D/B|, |–D/2 + b·D/B|) (1)
  • Dabei symbolisiert || die Betragsfunktion. Die Betragsfunktion ist anwendbar, da typischerweise die Auflösung der Belichtungsvorrichtung größer ist als die der originalen Dickendaten. Im entgegen gesetzten Fall ist einfach eine geometrische Mittelung der originalen Daten durchzuführen.
  • Nach dieser Transformation werden die Daten geglättet. Als Kontrollparameter existiert der Mittelungsradius R. Dem Bildpunkt mit den Koordinaten i, j wird der Mittelwert aus allen Bildpunkten zugeordnet, die in einen Kreis mit Radius R um den Punkt i, j liegen. Ein Punkt x, y liegt genau dann im Kreis um i, j, wenn folgende Bedingung erfüllt ist: (i – x)·(i – x) + (j – y)·(j – y) ≤ R·R (2)
  • Der neue Wert berechnet sich aus dem Mittelwert aller M(x, y), die obige Bedingung erfüllen: Msmooth(i, j) = Mittelwert (M(x1, y1), M(x2, Y2), M(x3, y3), ... M(xn, yn)) (3)
  • R liegt, bezogen auf das Ursprungskoordinatensystem, typischerweise zwischen 0,1 cm und 2 cm und dient als Tuningparameter.
  • Neben dieser geometrischen Glättung können aber auch alle anderen Standardverfahren zur Glättung durchgeführt werden, die Allgemeingut der EDV sind.
  • Der Maximalwert MaxM und Minimalwert MinM der Matrix Msmooth erlauben die Erzeugung der Graustufenmatrix für die Belichtung der Halbleiterscheibe: Schwarzanteil des Bildpunkts i, j = (Msmooth (i, j) – MinM)·(MaxM – MinM)·100% (4) Transparenzanteil des Bildpunkts i, j = 100 % – (Msmooth(i, j) – MinM)·(MaxM – MinM)·100% (5)
  • Durch diesen Algorithmus werden besonders dünne Stellen der Halbleiterscheibe als durchsichtig dargestellt, sodass diese Stellen mit einer hohen Lichtintensität belichtet werden. Dagegen werden die dicksten Stellen schwarz dargestellt und damit nicht oder nur mit einer geringen Lichtintensität belichtet. Die Berechnung ist für den Fall geeignet, dass der Materialabtrag mit steigender Lichtintensität abnimmt. Der umgekehrte Fall kann analog berechnet werden.
  • Die Matrix der berechneten Graustufen wird durch die Belichtungsvorrichtung mit Hilfe einer geeigneten Optik scharf auf die Oberfläche der Halbleiterscheibe projiziert und damit in Schritt b) zur Steuerung der lokalen Lichtintensität verwendet.
  • Als Lichtquelle 2 kann beispielsweise eine Halogenlampe verwendet werden, die Licht in einem Wellenlängenbereich von 200 nm bis 1100 nm abgibt, sodass auf der zu belichtenden Fläche der Halbleiterscheibe eine Bestrahlungsstärke von 1 bis 100 mW/cm2 auftrifft. Der Wellenlängenbereich kann dabei durch ein oder mehrere feste Filter eingeengt und an das zu bearbeitende Halbleitermaterial angepasst werden.
  • Die Optik 4 wird vorzugsweise so ausgelegt, dass die zu behandelnde Fläche der Halbleiterscheibe 7 möglichst homogen ganzflächig belichtet wird, d. h. vorzugsweise mit Abweichungen von weniger als ± 10 %, wenn sich kein Filter 3 zwischen Lichtquelle und Halbleiterscheibe befindet. Alternativ können durch die Lichtquelle oder die Optik bedingte Belichtungs-Inhomogenitäten im Algorithmus für die Berechnung der Graustufen berücksichtigt und somit kompensiert werden.
  • In einer Ausführungsform der Erfindung werden die Messergebnisse einer Halbleiterscheibe zur Herstellung eines exakt auf diese Halbleiterscheibe angepassten Filters 3 (2) verwendet, der anschließend für die Belichtung dieser einen Halbleiterscheibe verwendet wird. Je nachdem, ob bei der Kombination aus verwendetem Ätzmedium und zu ätzendem Halbleitermaterial die Abtragsrate der Ätzreaktion mit steigender Lichtintensität steigt oder sinkt, muss der Filter in Bereichen, in denen ein besonders hoher Ätzabtrag erforderlich ist, eine besonders hohe oder besonders geringe Lichtdurchlässigkeit im verwendeten Wellenlängenbereich aufweisen. Die Graustufen des Filters können mit dem oben beschriebenen Algorithmus berechnet werden.
  • Der Filter selbst kann auf verschiedene Weise erzeugt werden, beispielsweise durch Herstellung einer Filterfolie im Druckverfahren oder durch die Verwendung eines LCD-Filters mit vielen einzeln ansteuerbaren LCD-Elementen. Prinzipiell sind jedoch alle Filterarten geeignet, die eine Transmission von 0 bis 100 % zulassen und eine geeignete lokale Auflösung erlauben. Der Filter 3 wird zur Belichtung der Halbleiterscheibe 7, für die er hergestellt wurde, in geeigneter Weise so zwischen Lichtquelle 2 und Halbleiterscheibe 7 in der Belichtungsvorrichtung 1 angebracht, dass der Filter 3 exakt auf der Halbleiterscheibe 7 abgebildet wird.
  • Anstelle eines Filters mit örtlich unterschiedlicher Lichtdurchlässigkeit kann auch ein entsprechend hergestellter Spiegel mit örtlich unterschiedlicher Reflektivität eingesetzt werden.
  • Die Herstellung eines Filters oder eines Spiegels, der jeweils nur für eine Halbleiterscheibe verwendet werden kann, ist sehr aufwändig. Aus diesem Grund ist folgende Ausführungsform der Erfindung besonders bevorzugt: Aus dem in Schritt a) gemessenen ortsabhängigen Wert des Parameters wird mit Hilfe der Steuereinheit 10, vorzugsweise ein Computer, eine Graustufenkarte berechnet. Dazu kann der oben beschriebene Algorithmus verwendet werden. Die Belichtung der Halbleiterscheibe 7 in Schritt b) erfolgt durch eine Projektionsvorrichtung, die ein Bild dieser Graustufenkarte auf die Fläche der Halbleiterscheibe 7 projiziert. Die Belichtungsvorrichtung 1 ist in diesem Fall somit eine Projektionsvorrichtung, die ohne Verwendung eines festen Filters oder Spiegels das Bild der Graustufenkarte direkt auf die Halbleiterscheibe projizieren kann. Die Projektionsvorrichtung arbeitet vorzugsweise nach dem Prinzip eines Daten- oder Videoprojektors (sog. „Beamer"). Dabei wird das Licht der Projektionslampe 2 entweder durch eine ansteuerbare transparente LCD-Einheit 3 geleitet oder über einen ansteuerbaren Spiegelchip (eine Matrix aus vielen hunderttausend mikroskopisch kleinen Spiegeln auf einem wenige cm2 großen Chip) umgelenkt. Eine derartige Projektionsvorrichtung, wie sie derzeit kommerziell erhältlich ist, ermöglicht beispielsweise eine Steuerung der Lichtdurchlässigkeit in einem Bereich von 0 bis 100 % mit einer Auflösung von 1024 × 768 Punkten. Dies ergibt auf der Oberfläche einer zu behandelnden Halbleiterscheibe mit einem Durchmesser von 300 mm eine Dichte von ca. 6,5 Punkten/mm2.
  • Die Steuereinheit 10 kann neben der Belichtungseinrichtung 1 weitere Funktionen der Vorrichtung steuern, wie beispielsweise das Be- und Entladen von Halbleiterscheiben mittels eines Roboters oder die Parameter der Ätzbehandlung, wie beispielsweise Temperatur, Dauer der Ätzbehandlung und Fluss des Ätzmediums.
  • Die Ätzbehandlung kann unter Verwendung eines flüssigen oder gasförmigen Ätzmediums erfolgen. Es kann auch eine Mischung aus flüssigen und gasförmigen Stoffen eingesetzt werden.
  • Als flüssige Ätzmedien für Silicium können beispielsweise wässrige Ätzgemische verwendet werden. Als saure Ätzmedien können wässrige Lösungen verwendet werden, die Flusssäure (HF) und ein Oxidationsmittel, beispielsweise Salpetersäure (HNO3), Ozon (O3) oder Wasserstoffperoxid (H2O2) enthalten. Zur gleichmäßigen Benetzung bei Verwendung eines sauren Ätzmediums ist der Zusatz von Stoffen bevorzugt, die die Oberflächenspannung des Ätzmediums reduzieren, beispielsweise Tenside oder Essigsäure. Als alkalische Ätzmedien können wässrige Lösungen eingesetzt werden, die einen oder mehrere der Stoffe Kaliumhydroxid (KOH), Natriumhydroxid (NaOH), Tetramethylammoniumhydroxid (N(CH3)4OH, TMAH), Ammoniumhydroxid (NH4OH) oder Ammoniumfluorid (NH4F) enthalten. Zusätzlich können die alkalischen Ätzlösungen weitere Zusätze wie Wasserstoffperoxid (H2O2) enthalten. Bevorzugte alkalische Ätzmedien sind wässrige Lösungen, die Wasserstoffperoxid und wenigstens einen der Stoffe Ammoniumhydroxid und Tetramethylammoniumhydroxid enthalten.
  • Beispielsweise werden bei der Ätzbehandlung einer mit Bor dotierten Siliciumscheibe der Orientierung 100 mit einem spezifischen Widerstand im Bereich von 1 bis 50 Ωcm ohne Zusatzbelichtung mit wässrigen Lösungen in 60 Sekunden folgende Materialabträge erreicht:
    • • TMAH 2,5 %, Raumtemperatur: 6–12 nm Abtrag
    • • TMAH/H2O2/H2O2 1:1:5, 85 °C: 2 nm Abtrag
    • • NH4OH/H2O2/H2O2 1:1:5, 85 °C: 0,5 nm Abtrag
    • • HF 1 %, O3 20 ppm, Raumtemperatur: 1–2 nm
  • Gasförmige Ätzmedien enthalten vorzugsweise Fluorwasserstoff (HF) und ein Oxidationsmittel, beispielsweise ein Stickstoffoxid oder Ozon (O3). Das gasförmige Ätzmedium kann mit inerten Gasen oder Wasserdampf verdünnt sein. Gasförmige Ätzmedien haben den Vorteil, dass die Halbleiterscheibe nach der Ätzbehandlung nicht getrocknet werden muss und die Ätzreaktion sehr schnell beendet werden kann.
  • Beispielsweise kann bei Raumtemperatur ein ozonhaltiger Gasstrom durch eine wässrige Flusssäurelösung mit einer Konzentration von 60 % geleitet und der mit Fluorwasserstoff angereicherte Gasstrom als Ätzmedium verwendet werden. Die Abtragsrate kann in diesem Fall beispielsweise durch die Ozonkonzentration und die Durchflussgeschwindigkeit durch die Flusssäurelösung gesteuert werden. Wenn z. B. Ozon aus Sauerstoff durch Belichtung hergestellt wird, kann die Ätzreaktion durch Abschalten des Lichts sehr schnell beendet werden.
  • Das Ätzmedium wird vorzugsweise in Abhängigkeit von den Anforderungen an die fertige Halbleiterscheibe ausgewählt: Wässrige Ätzmedien führen generell zu einer stärkeren Aufrauung der Oberfläche, was durch geeignete Zusätze (beispielsweise Phosphorsäure, H3PO4) oder durch einen sehr geringen Wassergehalt reduziert werden kann. Isotrop wirkende Ätzmedien führen zu einer geringeren Aufrauung als anisotrop wirkende. Gasförmige Ätzmedien führen tendenziell zu einer geringeren Aufrauung bzw. sogar zur Glättung der Oberfläche, besonders wenn sie neben Fluorwasserstoff (HF) auch Chlorwasserstoff (HCl) enthalten. Es kann aber auch ein Ätzmedium mit höherer Aufrauung gewählt und im Anschluss an die Ätzbehandlung ein Hochtemperaturschritt zur Glättung der Oberfläche durchgeführt werden.
  • Bei allen Ätzmedien werden Temperatur und Konzentration vorzugsweise in Abhängigkeit vom Halbleitermaterial und vom erforderlichen Materialabtrag so gewählt, dass geeignete Abtragsraten erzielt werden.
  • Die für die Ätzbehandlung verwendete Ätzkammer 6 kann die Halbleiterscheibe 7 entweder waagrecht liegend oder senkrecht stehend aufnehmen. Die Belichtung 5 kann direkt auf die Halbleiterscheibe 7 erfolgen oder durch transparente Fenster. Um einen (abgesehen von der lokal unterschiedlichen Lichtintensität) homogenen Ätzabtrag zu erreichen, kann das Ätzmedium oder die Halbleiterscheibe 7 bewegt werden. Beispielsweise ist eine Rotation der Halbleiterscheibe 7 möglich, diese muss jedoch simultan durch die Belichtungsvorrichtung 1 nachvollzogen werden, beispielsweise durch eine simultane Rotation des Filters 3. Bevorzugt ist jedoch, die Halbleiterscheibe 7 nicht zu bewegen. Des weiteren kann eine Heizung oder Kühlung zur Temperaturhomogenisierung eingesetzt werden. An die Ätzkammer 6 angeschlossen ist ein System 9 zur Versorgung mit dem Ätzmedium, welches das Ätzmedium in der benötigten Menge, Dosierung und Qualität (ggf. Filtration) liefert. Die Ätzbehandlung kann dabei von der Steuereinheit 10 gesteuert werden. Eine in-situ-Messung des Materialabtrages ist durch den Einsatz eines integrierten Messsystems zur Messung des zu optimierenden Parameters möglich, wobei die aktuellen Messdaten sofort an die Steuereinheit 10 weitergegeben und verarbeitet werden können.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass Strömungsinhomogenitäten des Ätzmediums, die am Rand der Halbleiterscheibe zu einem abweichenden Materialabtrag führen, durch eine entsprechende Korrektur der lokalen Lichtintensität ausgeglichen werden.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung wird in einem zusätzlichen Schritt c) eine Ätzbehandlung der gesamten Fläche der Halbleiterscheibe ohne Belichtung oder unter gleichzeitiger Belichtung der gesamten Fläche durchgeführt, wobei die Lichtintensität auf der gesamten Fläche der Halbleiterscheibe konstant ist, sodass ein konstanter, ortsunabhängiger Materialabtrag erreicht wird. Dieser Schritt bewirkt, falls erforderlich, eine Dünnung der Halbleiterscheibe oder der Halbleiterschicht einer SOI-Scheibe bis zu einer angestrebten Zieldicke. Bei diesem zweistufigen Prozess werden bei der Berechnung der lokal unterschiedlichen Lichtintensität nur die gemessenen Inhomogenitäten des Parameters berücksichtigt. Nach der Homogenisierung in Schritt b) wird die Halbleiterscheibe oder Halbleiterschicht in Schritt c) auf die gewünschte Dicke reduziert.
  • Die Kombination aus Homogenisierung und Dünnung kann aber auch als einstufiger Prozess durchgeführt werden. In diesem Fall wird bei der Berechnung der lokal unterschiedlichen Lichtintensität der erforderliche Gesamtabtrag bis zur gewünschten Enddicke berücksichtigt.
  • Beispiele
  • Beispiel 1
  • Behandelt wird eine SOI-Scheibe mit 200 mm Durchmesser, hergestellt durch Übertragung einer Siliciumschicht von einer Donorscheibe auf eine Trägerscheibe. Die Dicke der Scheibe beträgt 730 μm, die Dicke der Siliciumoxidschicht 140 nm, die Zieldicke der auf der Siliciumoxidschicht befindlichen Siliciumschicht 50 nm.
  • In Schritt a) wird die Dicke der Siliciumschicht ortsabhängig mittels eines Interferometers exakt vermessen. Die Messung mit 4000 Messpunkten und einem Randausschluss von 1 mm ergibt eine mittlere Schichtdicke von 58,3 nm mit einer Standardabweichung von 2,9 nm und einer Differenz von 9,4 nm zwischen maximaler und minimaler Schichtdicke. In 2 ist ein Dickenprofil entlang eines Durchmessers abgebildet, d. h. die Dicke tSOI der Halbleiterschicht, gemessen in der Einheit nm, als Funktion der radialen Position r, gemessen in der Einheit mm. Die Dickenmesswerte werden in einem Computer gespeichert und in ein Graustufenkontrast-Filter umgerechnet. Orte mit höherer Schichtdicke ergeben dabei eine niedrigere Lichtdurchlässigkeit des Filters, so dass an diesen Stellen eine geringere Belichtung erfolgt und damit eine höhere Abtragsrate erreicht wird und umgekehrt.
  • Anschließend wird die SOI-Scheibe in Schritt b) in der Ätzkammer mit einem flüssigen Ätzmedium bestehend aus HF, HNO3 und H2O in Kontakt gebracht. Dabei wird die SOI-Scheibe voll belichtet, die Abtragsrate ist also sehr gering. Nach vollflächiger Benetzung der Siliciumschicht mit dem Ätzmedium wird die SOI-Scheibe ganzflächig, aber aufgrund des zuvor erstellten Filters mit lokal unterschiedlicher Lichtintensität bestrahlt. Der verwendete Wellenlängenbereich beträgt 250–400 nm, die Lichtintensität variiert auf der Scheibe lokal je nach Filterung zwischen ca. 5 und 100 mW/cm2. Die Ätzbehandlung dauert 4 Minuten bei Raumtemperatur, die Ätzrate beträgt dementsprechend 2,1 nm/min. Die SOI-Scheibe wird anschließend in der Ätzkammer sofort mit entionisiertem Wasser gespült, um den Ätzprozess schnell zu stoppen. Danach wird die SOI-Scheibe aus der Ätzkammer entnommen und gemäß dem Stand der Technik getrocknet.
  • Dann wird mit dem gleichen Dickenmessverfahren wie vor der Ätzbehandlung wiederum die ortsabhängige Dicke der Siliciumschicht vermessen. Die mittlere Schichtdicke beträgt jetzt 50,2 nm mit einer Standardabweichung von 0,8 nm und einer Differenz von 2,9 nm zwischen maximaler und minimaler Schichtdicke. Das Dickenprofil entlang des Durchmessers, 3, zeigt die deutliche Einebnung der Siliciumschicht.
  • Beispiel 2
  • Bei 6 Siliciumscheiben mit einem Durchmesser von 300 mm, die aus einem nach Czochralski gezogenen, mit Bor dotierten (1–10 Ωcm) Einkristall hergestellt und einer Abtragspolitur unterzogen wurden, wird mit einem Randausschluss von 1 mm in Schritt a) die lokale Ebenheit vermessen. Es wird das Messgerät ADE 9900 E+ verwendet, die Größe der Flächenelemente beträgt 26 × 8 mm2. Tabelle 1 zeigt die gemessenen SFQRmax-Werte einschließlich Partial Sites.
  • Die Rohdaten (Einzelmesswerte) der ADE-Messung werden in einem Computer gespeichert und in ein Graustufenkontrast-Filter umgerechnet und für jede Siliciumscheibe ein entsprechender Filter erstellt. Anschließend werden die Siliciumscheiben einzeln, wie in Beispiel 1 beschrieben, in die Ätzkammer eingebracht und unter Verwendung des jeweiligen Filters einer einseitigen Ätzbehandlung zur Einebnung unterzogen. Als Ätzmedium wird eine wässrige Lösung von 1 % HF und 20 ppm O3 verwendet. Bei Raumtemperatur werden die Siliciumscheiben ca. 10 Minuten lang behandelt, wobei die lokale Lichtintensität in einem Bereich von ca. 5 bis 50 mW/cm2 variiert.
  • Nach dem Ende der Ätzbehandlung wird jede Siliciumscheibe analog zu Beispiel 1 nachbehandelt und erneut die lokale Ebenheit gemessen. Tabelle 1 zeigt, dass die SFQRmax-Werte (in nm) durch die erfindungsgemäße Ätzbehandlung deutlich reduziert wurden. Tabelle 1
    Figure 00280001

Claims (25)

  1. Verfahren zum Einebnen einer Halbleiterscheibe, umfassend folgende Schritte: a) ortsabhängige Messung eines die Halbleiterscheibe charakterisierenden Parameters, um den ortsabhängigen Wert dieses Parameters auf einer gesamten Fläche der Halbleiterscheibe zu ermitteln, b) Ätzbehandlung dieser gesamten Fläche der Halbleiterscheibe unter Einwirkung eines Ätzmediums und gleichzeitiger Belichtung dieser gesamten Fläche, wobei die Abtragsrate der Ätzbehandlung von der Lichtintensität an der Fläche der Halbleiterscheibe abhängig ist, und wobei die Lichtintensität ortsabhängig so vorgegeben wird, dass die Unterschiede in den in Schritt a) gemessenen ortsabhängigen Werten des Parameters durch die ortsabhängige Abtragsrate verringert werden.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass in Schritt b) die Dicke der Halbleiterscheibe reduziert wird.
  3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Belichtung der Halbleiterscheibe (7) durch eine Lichtquelle (2) und einen zwischen der Lichtquelle (2) und der Halbleiterscheibe (7) angebrachten Filter (3) erfolgt, wobei der Filter (3) eine ortsabhängige Lichtdurchlässigkeit besitzt, die in einem eindeutigen Zusammenhang mit dem ortsabhängigen Wert des Parameters steht.
  4. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass aus dem in Schritt a) gemessenen ortsabhängigen Wert des Parameters mit Hilfe eines Computers eine Graustufenkarte berechnet wird und die Belichtung der Halbleiterscheibe in Schritt b) durch eine Projektionsvorrichtung erfolgt, die ein Bild dieser Graustufenkarte auf die Fläche der Halbleiterscheibe projiziert.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in einem zusätzlichen Schritt c) eine Ätzbehandlung der gesamten Fläche der Halbleiterscheibe bei gleichzeitiger Belichtung erfolgt, wobei die Lichtintensität auf der gesamten Fläche der Halbleiterscheibe konstant oder null ist, sodass ein konstanter, ortsunabhängiger Materialabtrag erreicht wird.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Ätzbehandlung mit Hilfe eines gasförmigen oder flüssigen Ätzmediums oder einer Mischung aus einem gasförmigen und einem flüssigen Ätzmedium erfolgt.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Halbleiterscheibe einen oder mehrere Stoffen enthält, die aus der Gruppe: Silicium, Germanium, Siliciumcarbid, III/V-Verbindungshalbleiter und II/VI-Verbindungshalbleiter ausgewählt sind.
  8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet, dass der Parameter die Höhenabweichung von einer definierten Idealebene ist.
  9. Verfahren gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Halbleiterscheibe eine SOI-Scheibe ist, die eine Halbleiterschicht auf einem elektrisch isolierenden Träger umfasst.
  10. Verfahren gemäß Anspruch 9, dadurch gekennzeichnet, dass die Halbleiterschicht einen oder mehrere Stoffe enthält, die aus der Gruppe: Silicium, Germanium, Siliciumcarbid, III/V-Verbindungshalbleiter und II/VI-Verbindungshalbleiter ausgewählt sind.
  11. Verfahren gemäß einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass der Parameter die Dicke der Halbleiterschicht ist.
  12. Halbleiterscheibe, deren Vorderseite einen GBIR von höchstens 0,09 μm, einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 0,05 μm bei einem Randausschluss von 2 mm und einen Edge Roll off auf der Vorderseite von höchstens 0,2 μm, gemessen in einem Bereich zwischen 1 mm und 3 mm Entfernung vom Rand der Halbleiterscheibe, aufweist.
  13. Halbleiterscheibe gemäß Anspruch 12, deren Vorderseite einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 0,03 μm bei einem Randausschluss von 2 mm aufweist.
  14. Halbleiterscheibe, deren Vorderseite eine Nanotopographie (peak to valley) in einem Messfenster der Größe 2 × 2 mm2 von höchstens 16 nm bei einem Randausschluss von 2 mm aufweist.
  15. SOI-Scheibe, umfassend eine Halbleiterschicht und eine Trägerscheibe, wobei die Halbleiterschicht eine Dicke von weniger als 100 nm aufweist und die relative Standardabweichung von der mittleren Dicke der Halbleiterschicht höchstens 3 % bei einem Randausschluss von 2 mm beträgt.
  16. SOI-Scheibe gemäß Anspruch 15, dadurch gekennzeichnet, dass die relative Standardabweichung von der mittleren Dicke der Halbleiterschicht höchstens 1 % bei einem Randausschluss von 2 mm beträgt.
  17. SOI-Scheibe gemäß einem der Ansprüche 15 oder 16, gekennzeichnet durch einen GBIR von höchstens 0,1 μm und einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 53 nm bei einem Randausschluss von 2 mm und einen Edge Roll off auf der Vorderseite von höchstens 0,25 μm, gemessen in einem Bereich zwischen 1 mm und 3 mm Entfernung vom Rand der SOI-Scheibe.
  18. SOI-Scheibe gemäß Anspruch 17, gekennzeichnet durch einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 33 nm bei einem Randausschluss von 2 mm.
  19. SOI-Scheibe, umfassend eine Halbleiterschicht und eine Trägerscheibe, wobei die Halbleiterschicht eine Dicke im Bereich von 0,1 μm bis 80 μm aufweist und die relative Standardabweichung von der mittleren Dicke der Halbleiterschicht höchstens 4 % bei einem Randausschluss von 2 mm beträgt.
  20. SOI-Scheibe gemäß Anspruch 19, dadurch gekennzeichnet, dass die relative Standardabweichung von der mittleren Dicke der Halbleiterschicht höchstens 2 % bei einem Randausschluss von 2 mm beträgt.
  21. SOI-Scheibe gemäß einem der Ansprüche 19 oder 20, gekennzeichnet durch einen GBIR von höchstens 0,11 μm und einen SFQRmax in einem Messfenster der Größe 26 × 8 mm2 einschließlich Partial Sites von höchstens 55 nm bei einem Randausschluss von 2 mm und einen Edge Roll off auf der Vorderseite von höchstens 0,3 μm, gemessen in einem Bereich zwischen 1 mm und 3 mm Entfernung vom Rand der SOI-Scheibe.
  22. SOI-Scheibe gemäß einem der Ansprüche 15 bis 21, dadurch gekennzeichnet, dass ihre Vorderseite eine Nanotopographie (peak to valley) in einem Messfenster der Größe 2 × 2 mm2 von höchstens 16 nm bei einem Randausschluss von 2 mm aufweist.
  23. Vorrichtung zum Einebnen einer Halbleiterscheibe (7), umfassend: – eine Messvorrichtung (11) zur ortsabhängigen Messung eines die Halbleiterscheibe (7) charakterisierenden Parameters, – eine Ätzkammer (6) zur Aufnahme der Halbleiterscheibe (7), umfassend eine Haltevorrichtung für die Halbleiterscheibe (7) und ein System (9) zur Zu- und Abführung des Ätzmediums, – eine steuerbare Belichtungsvorrichtung (1), die so angeordnet ist, dass sie eine Seite der in der Ätzkammer (6) befindlichen Halbleiterscheibe (7) mit einer ortsabhängigen Lichtintensität belichten kann und – eine Steuereinheit (10) zur Umrechnung der von der Messvorrichtung (11) ermittelten Werte des Parameters in Anweisungen zur Steuerung der Belichtungsvorrichtung (1) und Weitergabe der Anweisungen an die Belichtungsvorrichtung (1).
  24. Vorrichtung gemäß Anspruch 23, dadurch gekennzeichnet, dass die Messvorrichtung (4) ein Ellipsometer, Interferometer oder Reflektometer zur Messung einer Schichtdicke oder ein Geometriemessgerät zur Messung einer Höhenabweichung von einer definierten Idealebene ist.
  25. Vorrichtung gemäß einem der Ansprüche 23 oder 24, dadurch gekennzeichnet, dass die Belichtungsvorrichtung (1) eine Projektionsvorrichtung ist, die geeignet ist, das Bild einer durch die Steuereinheit (10) errechneten Graustufenkarte zu projizieren.
DE102004054566A 2004-11-11 2004-11-11 Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit Expired - Fee Related DE102004054566B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102004054566A DE102004054566B4 (de) 2004-11-11 2004-11-11 Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
US11/268,356 US7407891B2 (en) 2004-11-11 2005-11-07 Method and apparatus for leveling a semiconductor wafer, and semiconductor wafer with improved flatness
TW094139084A TWI329344B (en) 2004-11-11 2005-11-08 Method and apparatus for leveling a semiconductor wafer, and semiconductor wafer with improved flatness
JP2005325171A JP2006140484A (ja) 2004-11-11 2005-11-09 半導体ウェハの平坦化方法および平坦化装置ならびに平坦度が改善された半導体ウェハ
FR0511446A FR2878074A1 (fr) 2004-11-11 2005-11-10 Procede et dispositif de planarisation d'une tranche a semi- conducteur et tranche a semi-conducteur presentant une planeite amelioree.
KR1020050108143A KR100732690B1 (ko) 2004-11-11 2005-11-11 반도체 웨이퍼의 레벨링 방법과 장치, 및 평활도가 향상된반도체 웨이퍼
CNB2005101203930A CN100463118C (zh) 2004-11-11 2005-11-11 校平半导体晶圆的方法及装置,及平坦度改进的半导体晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004054566A DE102004054566B4 (de) 2004-11-11 2004-11-11 Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit

Publications (2)

Publication Number Publication Date
DE102004054566A1 true DE102004054566A1 (de) 2006-05-24
DE102004054566B4 DE102004054566B4 (de) 2008-04-30

Family

ID=36241844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004054566A Expired - Fee Related DE102004054566B4 (de) 2004-11-11 2004-11-11 Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit

Country Status (7)

Country Link
US (1) US7407891B2 (de)
JP (1) JP2006140484A (de)
KR (1) KR100732690B1 (de)
CN (1) CN100463118C (de)
DE (1) DE102004054566B4 (de)
FR (1) FR2878074A1 (de)
TW (1) TWI329344B (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006022093A1 (de) * 2006-05-11 2007-11-22 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe durch Ätzen
DE102007006151A1 (de) 2007-02-07 2008-08-14 Siltronic Ag Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
DE102008053610A1 (de) * 2008-10-29 2010-07-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102012207324A1 (de) * 2012-05-03 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zum Herstellen von mehreren optoelektronischen Bauelementen
US8772177B2 (en) 2009-12-24 2014-07-08 Sumco Corporation Semiconductor wafer and method of producing the same
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
DE112010003101B4 (de) * 2009-07-28 2017-05-11 Sumco Corp. Verfahren zur Oberflächenbehandlung eines Wafers
DE102024109328A1 (de) * 2024-04-03 2025-10-23 Ams-Osram International Gmbh Verfahren zur herstellung einer vielzahl von strahlungsemittierenden bauelementen und strahlungsemittierendes bauelement

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175106A (ja) * 2003-12-10 2005-06-30 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの加工方法
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102006023946A1 (de) * 2006-05-17 2007-11-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Reduktion einer Verformung eines Wafers
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
KR100774558B1 (ko) * 2006-11-10 2007-11-08 주식회사 실트론 나노토포그래피 측정방법
DE102006055038B4 (de) * 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
EP1993128A3 (de) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats
US20090042390A1 (en) * 2007-08-09 2009-02-12 Sakae Koyata Etchant for silicon wafer surface shape control and method for manufacturing silicon wafers using the same
JP2009076867A (ja) * 2007-08-30 2009-04-09 Sumitomo Electric Ind Ltd 半導体素子の製造方法
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5642628B2 (ja) * 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
FR2991099B1 (fr) 2012-05-25 2014-05-23 Soitec Silicon On Insulator Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
US9145332B2 (en) * 2012-08-16 2015-09-29 Infineon Technologies Ag Etching apparatus and method
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
US9870928B2 (en) 2014-10-31 2018-01-16 Veeco Precision Surface Processing Llc System and method for updating an arm scan profile through a graphical user interface
JP2017536692A (ja) 2014-10-31 2017-12-07 ビーコ プリジション サーフェイス プロセシング エルエルシー ウェット・エッチング・プロセスを実行するための装置および方法
CN104862702A (zh) * 2015-05-21 2015-08-26 中国科学院半导体研究所 偏[111]晶向锗单晶片位错显示用腐蚀液及腐蚀方法
CN107293475B (zh) * 2016-04-01 2021-01-01 上海新昇半导体科技有限公司 减少外延衬底缺陷的形成方法
TWI738757B (zh) 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
JP6821948B2 (ja) * 2016-05-23 2021-01-27 株式会社豊田中央研究所 炭化ケイ素(SiC)基板の光電気化学エッチングに用いるエッチング液、エッチング装置、およびエッチング方法
KR101933008B1 (ko) * 2016-08-08 2018-12-27 에스케이실트론 주식회사 웨이퍼 평탄도 측정 시스템 및 이를 이용한 웨이퍼 평탄도 측정 방법
CN108231614A (zh) * 2016-12-14 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种检测离子注入之后晶圆表面残留电荷量的方法
WO2018160461A1 (en) 2017-03-03 2018-09-07 Veeco Precision Surface Processing Llc An apparatus and method for wafer thinning in advanced packaging applications
US11435393B2 (en) * 2017-11-03 2022-09-06 Tokyo Electron Limited Enhancement of yield of functional microelectronic devices
CN111261506A (zh) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 一种半导体器件光化学刻蚀方法及装置
DE102018221922A1 (de) * 2018-12-17 2020-06-18 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mittels einer Drahtsäge, Drahtsäge und Halbleiterscheibe aus einkristallinem Silizium
JP7383339B2 (ja) 2019-10-16 2023-11-20 株式会社ディスコ 被加工物の加工方法及び加工装置
DE102020125929A1 (de) * 2020-05-06 2021-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur nicht destruktiven überprüfung parasitärer ätzabscheidungen auf zellen
EP4160658A4 (de) * 2020-05-26 2024-07-10 Shin-Etsu Handotai Co., Ltd. Verfahren zur herstellung eines soi-wafers
CN114754707B (zh) * 2022-04-18 2024-01-30 北京半导体专用设备研究所(中国电子科技集团公司第四十五研究所) 一种红外探测芯片的平整度检测方法及水平检测台
CN116864391A (zh) * 2022-12-08 2023-10-10 西安奕斯伟材料科技股份有限公司 用于改善硅片表面平坦度的方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5318676A (en) * 1992-06-22 1994-06-07 The Regents Of The University Of California Photolithographic fabrication of luminescent images on porous silicon structures
DE19823904A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
US20030041798A1 (en) * 2001-09-06 2003-03-06 Wacker Siltronic Gesellschaft Fur Halbleitermaterialen Ag Coated silicon wafer and process for its production
WO2004027840A2 (en) * 2002-09-18 2004-04-01 Memc Electronic Materials, Inc. Process for etching silicon wafers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401367A (en) * 1980-11-03 1983-08-30 United Technologies Corporation Method for pattern masking objects and the products thereof
JPH0834198B2 (ja) 1990-11-28 1996-03-29 信越半導体株式会社 Soi基板における単結晶薄膜層の膜厚制御方法
JPH0817166B2 (ja) 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜soi基板の製造方法及び製造装置
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
JPH09232279A (ja) * 1996-02-26 1997-09-05 Shin Etsu Handotai Co Ltd エッチングによりウエーハを平坦化する方法およびウェーハ平坦化装置
JP3252702B2 (ja) 1996-03-28 2002-02-04 信越半導体株式会社 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
JPH10223579A (ja) * 1997-02-13 1998-08-21 Toshiba Corp 基板の平坦化方法及びその装置
JPH1187978A (ja) * 1997-09-09 1999-03-30 Nitto Boseki Co Ltd 不燃性電波吸収体
IL122937A (en) * 1998-01-14 2003-05-29 Technion Res & Dev Foundation Process and apparatus for etching a semiconductor material
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Soiウエーハの製造方法
US6074947A (en) * 1998-07-10 2000-06-13 Plasma Sil, Llc Process for improving uniform thickness of semiconductor substrates using plasma assisted chemical etching
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
JP4677650B2 (ja) * 1999-10-08 2011-04-27 トヨタ自動車株式会社 車両用遊星歯車装置
JP4294816B2 (ja) 1999-11-11 2009-07-15 スピードファム株式会社 シリコンウエハの表面処理方法,無臭シリコンウエハ製造方法,シリコンウエハの酸化膜形成方法,酸化シリコンウエハ製造方法,酸素活性種雰囲気形成装置,及び平坦化処理システム
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
JP2003047750A (ja) * 2001-08-07 2003-02-18 Heiwa Corp 遊技球検出器の診断方法および装置ならびに遊技機
US20040018733A1 (en) * 2002-07-23 2004-01-29 Hak Baek Jae Method of planarizing a surface of a semiconductor wafer
JP2004128079A (ja) * 2002-09-30 2004-04-22 Speedfam Co Ltd Soiウェハーのための多段局所ドライエッチング方法
JP2004281485A (ja) * 2003-03-13 2004-10-07 Dainippon Screen Mfg Co Ltd 基板加工装置および基板加工方法
US7433811B2 (en) * 2003-05-06 2008-10-07 The Regents Of The University Of California Direct patterning of silicon by photoelectrochemical etching

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
US5318676A (en) * 1992-06-22 1994-06-07 The Regents Of The University Of California Photolithographic fabrication of luminescent images on porous silicon structures
DE19823904A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
US20030041798A1 (en) * 2001-09-06 2003-03-06 Wacker Siltronic Gesellschaft Fur Halbleitermaterialen Ag Coated silicon wafer and process for its production
WO2004027840A2 (en) * 2002-09-18 2004-04-01 Memc Electronic Materials, Inc. Process for etching silicon wafers

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006022093B4 (de) * 2006-05-11 2010-04-08 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe durch Ätzen
DE102006022093A1 (de) * 2006-05-11 2007-11-22 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe durch Ätzen
DE102007006151A1 (de) 2007-02-07 2008-08-14 Siltronic Ag Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
DE102007006151B4 (de) * 2007-02-07 2008-11-06 Siltronic Ag Verfahren zur Verringerung und Homogenisierung der Dicke einer Halbleiterschicht, die sich auf der Oberfläche eines elektrisch isolierenden Materials befindet
US7988876B2 (en) 2007-02-07 2011-08-02 Siltronic Ag Method for reducing and homogenizing the thickness of a semiconductor layer which lies on the surface of an electrically insulating material
US9224613B2 (en) 2008-10-29 2015-12-29 Siltronic Ag Method for polishing both sides of a semiconductor wafer
DE102008053610A1 (de) * 2008-10-29 2010-07-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102008053610B4 (de) * 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE112010003101B4 (de) * 2009-07-28 2017-05-11 Sumco Corp. Verfahren zur Oberflächenbehandlung eines Wafers
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
US8772177B2 (en) 2009-12-24 2014-07-08 Sumco Corporation Semiconductor wafer and method of producing the same
DE112010004989B4 (de) 2009-12-24 2018-08-30 Sumco Corporation Halbleiterwafer und Verfahren zur Herstellung desselben
US9502316B2 (en) 2012-05-03 2016-11-22 Osram Oled Gmbh Method and device for producing a plurality optoelectronic elements
DE102012207324A1 (de) * 2012-05-03 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zum Herstellen von mehreren optoelektronischen Bauelementen
DE102012207324B4 (de) 2012-05-03 2025-02-27 Pictiva Displays International Limited Verfahren und Vorrichtung zum Herstellen von mehreren optoelektronischen Bauelementen
DE102024109328A1 (de) * 2024-04-03 2025-10-23 Ams-Osram International Gmbh Verfahren zur herstellung einer vielzahl von strahlungsemittierenden bauelementen und strahlungsemittierendes bauelement

Also Published As

Publication number Publication date
KR20060052637A (ko) 2006-05-19
JP2006140484A (ja) 2006-06-01
TW200623255A (en) 2006-07-01
US7407891B2 (en) 2008-08-05
TWI329344B (en) 2010-08-21
US20060097355A1 (en) 2006-05-11
CN100463118C (zh) 2009-02-18
DE102004054566B4 (de) 2008-04-30
CN1773682A (zh) 2006-05-17
KR100732690B1 (ko) 2007-06-27
FR2878074A1 (fr) 2006-05-19

Similar Documents

Publication Publication Date Title
DE102004054566B4 (de) Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
EP1857576B1 (de) Verfahren zur Behandlung einer Halbleiterscheibe
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
WO2007131635A1 (de) Verfahren und vorrichtung zur behandlung einer halbleiterscheibe durch ätzen
US8137574B2 (en) Processing method of glass substrate, and highly flat and highly smooth glass substrate
DE69228020T2 (de) Einrichtung und Verfahren zur Kontrolle und Durchführung der Ätzung eines Wafers
DE102009006397B4 (de) Polysiliziumschicht-Entfernverfahren und Speichermedium
DE112014003787B4 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE102013108784B4 (de) Ätzvorrichtung und Ätzverfahren
DE19629756A1 (de) Verfahren zum Polieren eines Halbleitersubstrats
EP0961314A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE112016006354B4 (de) Siliziumwafer-einseiten-polierverfahren
US7988876B2 (en) Method for reducing and homogenizing the thickness of a semiconductor layer which lies on the surface of an electrically insulating material
DE102023104139A1 (de) Systeme und verfahren zur herstellung von epitaktischen wafern
DE10009656B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
US20160168020A1 (en) Method of finishing pre-polished glass substrate surface

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120601