DE10153200A1

DE10153200A1 - BPSG-Glasverfüllung von Öffnungen in Gate-Elektrodenschichten

Info

Publication number: DE10153200A1
Application number: DE10153200A
Authority: DE
Inventors: Juergen Amon; Juergen Faul; Thomas Schuster; Ralf Staub
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-10-27
Filing date: 2001-10-27
Publication date: 2003-05-15
Anticipated expiration: 2021-10-28
Also published as: DE10153200B4

Abstract

Zum Verfüllen von Öffnungen in einer Gate-Elektrodenschicht auf einer Halbleiterscheibe mittels einer BPSG-Glasschicht wird eine Gate-Oxidschicht vor der BPSG-Aufbringung nitridiert, um eine effektive Diffusionsbarriere für Bor und Phosphor zu bilden, ohne eine laterale Einengung der Öffnungen hervorzurufen.

Description

Die Erfindung betrifft ein Verfahren zum Verfüllen von Öffnungen, insbesondere von self aligned Kontakten zwischen Gateelektroden auf einer Halbleiterscheibe.
Zum Verfüllen von engen Spalten zwischen Gate-Leitungen auf einem Halbleiterchip wird üblicherweise die sogenannte Reflow-Technik mit dotierten Gläsern eingesetzt. Hierbei werden insbesondere mit Bor und Phosphor dotierte Gläser, sogenannte BPSG-Gläser verwendet, die bereits bei Temperaturen unter 900^ºC gut verfließen. Der Bor- und Phosphorgehalt in den BPSG-Gläsern liegt dabei im allgemeinen zwischen ein und mehreren Prozent, wobei höhere Dotierkonzentrationen zu einem Absinken des Fließpunktes des BPSG-Glases und damit zu einem verbesserten Fließverhalten führen. Bei höheren Beimischungen von Bor und Phosphor steigt jedoch die Gefahr einer Hygroskopie der Glasschichten, da Oxid in Verbindung mit Feuchtigkeit zur Bildung von Phosphorsäure neigt, was insbesondere zu Korrosionen führen kann.
Wenn das BPSG-Glas zum Verfüllen von Öffnungen in der Gate- Elektrodenschicht direkt auf der üblicherweise aus Silizium bestehenden Halbleiterscheibe abgeschieden wird, kann weiterhin beim nachfolgenden Hochtemperaturschritt, der zum Verfließen des BPSG-Glases notwendig ist, Phosphor und Bor aus dem BPSG-Glas in die darunter liegende Siliziumschicht eindiffundieren. Hierdurch werden dann die in dieser Siliziumschicht eingestellten Dotierprofile unkontrollierbar verändert, was dazu führen kann, dass die Funktion der auf der Silizium Scheibe hergestellten Transistoren gefährdet und damit die Funktionalität des gesamten Halbleiterchips beeinträchtigt bzw. zerstört wird.
Um das Problem eines unkontrollierbaren Ausdiffundierens von Bor und Phosphor in die Silizium-Scheibe zu verhindern, wird vor dem Abscheiden des BPSG-Glases üblicherweise eine als Diffusionssperre wirkende Linerschicht aufgebracht. Als Linerschicht wird dabei vor allem Silizium-Oxynitrid eingesetzt. Die in der Öffnung eingebrachte Linerschicht hat üblicherweise eine Dicke von 5 bis 25 nm, was zu einer lateralen Einengung insbesondere bei self aligned Kontakten führt. Dies ist insbesondere dann nachteilhaft, wenn in die Öffnungsbereiche im weiteren Prozessverlauf Bitline-Kontakte zum Anschluss einer in der Silizium-Scheibe ausgebildeten Source- bzw. Drain-Elektrode strukturiert werden. Die laterale Einengung der Kontaktöffnung durch die als Diffusionsbarriere eingesetzte Linerschicht führt nämlich dazu, dass das Prozessfenster zum Entfernen der BPSG-Glasfüllung in der Kontaktöffnung, d. h. das Kontaktfenster für die sogenannte CB (Contact Bitline)-Ätzung als auch die Kontaktfläche für den dann in die Öffnung eingebrachten Metallplug kleiner werden. Durch diese verkleinerte Kontaktfläche steigt wiederum der Kontaktwiderstand des Bitleitungskontaktes an. Dies stellt insbesondere ein Problem für Transistoren der Sub-0,25 µm-Technologie dar.
Um die ungewünschte laterale Einengung der Öffnungen in der Gate-Elektrodenschicht durch die notwendige Linerschicht zu vermindern, wird mit zunehmend kleineren Schichtdicken gearbeitet, wobei jedoch bei einer Schichtdicke unter 5 nm der Silizum-Oxynitrid-Liner seine Funktion als Diffusionssperre verliert. Alternativ wird deshalb statt Oxynitrid als Linerschicht auch Siliziumnitrid eingesetzt, bei dem bereits unter 5 nm liegende Schichtdicken eine effektive Diffusionsbarriere darstellen. Jedoch ist auch bei Siliziumnitrid eine Schichtdicke im nm-Bereich erforderlich, so dass der Einsatz einer solchen Linerschicht eine nicht unerhebliche Verkleinerung der Öffnungen nach sich zieht.

Aufgabe der Erfindung ist es ein Verfahren zum Verfüllen von Öffnungen, insbesondere von Öffnungen in einer Gate-Elektrodenschicht mit BPSG-Glas bereitzustellen, bei dem eine ungewünschte laterale Einengung der Öffnungen beim Verfüllprozess vermieden wird.

Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des Anspruchs 1 oder des Anspruchs 2 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.

Gemäß der Erfindung wird auf die Abscheidung einer Linerschicht als Diffusionsbarriere vor dem Aufbringen der BPSG- Glasschicht gänzlich verzichtet. Als Diffusionsbarriere wird statt dessen die bereits im Rahmen der Gate-Elektrodenherstellung ausgebildete Gate-Oxidschicht eingesetzt, die nitridiert wird und so eine effektive Diffusionsbarriere für Phosphor und Bor bildet. Dieses Gateoxid wird vor dem Erzeugen der Gate-Elektrodenschicht auf der Halbleiterscheibe aufgewachsen. Die hergestellte Gate-Elektrodenschicht wird dann in festgelegten Öffnungsbereichen bis zur Gate-Oxidschicht zurückgeätzt. Anschließend wird die BPSG-Glasschicht aufgebracht und dann durch thermisches Verfließen die freigelegten Öffnungsbereiche mit BPSG-Glas verfüllt. Da das als Diffusionssperre für das BPSG-Glas eingesetzte Gateoxid nur im Bodenbereich der Öffnungen ausgebildet ist, wird eine laterale Einengung der Öffnungen und damit eine nachträgliche Beschränkung der Bodenfläche, die z. B. zu einem erhöhten Kontaktwiderstand bei Bitline-Kontakten zum Anschluss der Source- bzw. Drain-Elektrode führen könnten, vermieden.

Durch die Nitridierung des Gateoxides wird die Eignung als Diffusionssperre für Bor und Phosphor gewährleistet. Gemäß der Erfindung kann die Nitridierung der Gate-Oxidschicht dabei entweder nach dem Freilegen der Öffnungsbereiche in der Gate-Elektrodenschicht erfolgen oder bereits nach dem Aufwachsen der Gate-Oxidschicht vor dem Erzeugen der Gate-Elektrodenschicht durchgeführt werden.

Durch die Erfindung wird ein effektives Verfüllen von Öffnungsbereichen in einer Gate-Elektrodenschicht mit BPSG-Glas gewährleistet, und zugleich durch die nitridierte Gate-Oxidschicht ein Ausdiffundieren von Bor und Phosphor aus dem BPSG-Glas in die darunter liegende Halbleiterschicht vermieden, wobei die Verwendung der Gate-Oxidschicht als Diffusionsbarriere zu keiner lateralen Einschränkung der Öffnungsbereiche führt.

Gemäß einer bevorzugten Ausführungsform der Erfindung wird nach dem Freilegen der Öffnungsbereiche thermisch eine zusätzliche Oxidschicht, die sogenannte Seitenwand-Oxidschicht erzeugt, die dann in einem weiteren Prozessschritt, vorzugsweise zusammen mit der Gate-Oxidschicht, nitridiert wird. Durch diese Ausgestaltung lässt sich eine verbesserte Oxidschicht als Diffusionsbarriere für Bor bzw. Phosphor aus dem BPSG-Glas erzeugen.

Gemäß einer weiteren bevorzugten Ausführungsform wird dann, wenn die Öffnungsbereiche zum Anschluss von Source- und Drainbereichen eines in der Halbleiterscheibe ausgebildeten Transistors dienen, die Source- und Draindotierung über die freigelegte Oxidschicht in den Öffnungsbereichen ausgeführt. Die Oxidschicht weist dabei vorzugsweise eine Dicke 1 nm bis 6 nm auf. Bei dieser Schichtdicke lässt sich eine besonders effektive Dotierimplantation der Source- und Drainbereiche durchführen.

Gemäß bevorzugten Ausführungsformen kann die Nitridierung der Oxidschicht auf verschiedene Arten durchgeführt werden. So besteht die Möglichkeit, die Nitridierung der Oxidschicht mittels einer flachen Ionenimplantation von Stickstoff in das Oxid auszuführen, wobei die Dosierung im Bereich von 1.10¹⁴ cm^-2 bis 1.10¹⁵ cm^-2 bei einer Ionenenergie von 1 keV bis 40 keV liegt. Das implantierte Stickstoff wird anschließend thermisch aktiviert, so dass sich eine als Diffusionsbarriere für Bor wirkende Siliziumnitrid-Schicht an der Grenzfläche zur darunter liegenden Halbleiterscheibe bildet. Alternativ besteht die Möglichkeit, die Oxidschicht mittels einer N₂O oder NH₃ Nachbehandlung in einem Temperaturbereich von 800 bis 1000^ºC bei einer Zeitdauer von 1 bis 60 Min. zu nitridieren.

Gemäß einer dritten Variante kann die Nitridierung der Oxidschicht mit Hilfe eines CVD-Verfahrens in einer stickstoffhaltigen Atmosphäre in einem Temperaturbereich von 300 bis 500^ºC erfolgen. Eine vierte Variante stellt eine Nitridierung der Oxidschicht mit Hilfe eines stickstoffhaltigen Plasmas dar.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
Fig. 1A bis 1I schematisch eine erste Ausführungsform einer erfindungsgemäßen Prozessfolge zur Verfüllung einer Bitline- Kontakt-Öffnung zwischen Gate-Elektroden auf einem Halbleiterchip; und
Fig. 2A bis 2I schematisch eine zweite Ausführungsform einer erfindungsgemäßen Prozessfolge zur Verfüllung einer Bitline- Kontakt-Öffnung zwischen Gate-Elektroden auf einem Halbleiterchip.
Die Erfindung wird detailliert für die Verfüllung einer selbstjustierenden Bitline-Kontakt-Öffnung mit BPSG-Glas im Rahmen der Herstellung eines MOS-Transistors auf einer Silizium Scheibe dargestellt. Das erfindungsgemäße Verfahren kann jedoch grundsätzlich zur Verfüllung jeder Art von Öffnungen in einer Gate-Elektrodenschicht auf einer Halbleiterscheibe eingesetzt werden.
Fig. 1A bis 1I zeigt schematisch einen ersten möglichen Prozessablauf, wobei jeweils ein Querschnitt durch die Silizium- Scheibe nach dem zuletzt erläuterten Prozessschritt dargestellt ist. Fig. 1A zeigt dabei einen Ausschnitt eines Querschnitts einer Siliziumscheibe 1 in dem Prozessstadium vor der Erzeugung der Gate-Elektroden im Rahmen der Ausbildung von MOS-Transistoren auf der Siliziumscheibe. Zur Erzeugung der Gate-Elektrodenschicht wird in einem ersten Schritt die üblicherweise vorhandene dünne SiO₂-Schicht entfernt. Dann wird die Siliziumoberfläche in einem zweiten Prozessschritt thermisch oxidiert, um, wie in Fig. 1B gezeigt ist, eine Gate-Oxidschicht 2 herzustellen. Bei der thermischen Oxidation strömt üblicherweise Sauerstoff als Reaktionsgas über die geheizte Siliziumoberfläche, wobei der Sauerstoff sich mit dem Silizium der Halbleiterscheibe zu SiO₂ verbindet. Zur Erzeugung einer Gate-Oxidschicht wird herkömmlicherweise die sogenannte Trockenoxidation eingesetzt, bei der die Siliziumscheibe auf eine Temperatur von ca. 800^ºC in einer reinen Sauerstoffatmosphäre aufgeheizt wird. Durch die chemische Reaktion zwischen der Siliziumoberfläche und dem Sauerstoff bildet sich eine extrem dünne Oxidschicht mit einer hohen Durchbruchsspannung und einer hohen Dichte, so dass ein elektrisch stark belastbares Oxid entsteht.
Auf dieser dünnen Gate-Schicht 2 mit einer Dicke von vorzugsweise einigen nm erfolgt dann in einem dritten Prozessschritt eine Poly-Siliziumabscheidung zur Erzeugung der Gate-Elektrodenschicht. Diese Polysiliziumschicht ist vorzugsweise mit Phosphor dotiert. Auf der Polysiliziumschicht wird dann ein Metallsilizid abgeschieden, auf dem wiederum eine Isolatorschicht, vorzugsweise Si₃N₄, erzeugt wird. Der so hergestellte Gateelektroden-Stapel ist in Fig. 1C durch Bezugszeichen 3 gekennzeichnet.
Auf diesem Gateelektroden-Stapel 3 werden dann mit dem an sich bekannten photolithografischen Verfahren Leiterbahnen und die Source/Drain-Bereiche der MOS-Transistoren definiert. Die Strukturen werden dabei zunächst über eine Fotomaske in einem dünnen strahlungsempfindlichen Fotolack, der auf dem Gateelektroden-Stapel 3 aufgebracht wird, erzeugt und dann mit einem speziellen Ätzverfahren in die aus Si₃N₄-Silizit- Polysilizium bestehende Gate-Elektrodenschicht übertragen. Die Ätzung ist dabei so ausgelegt, dass die Gate-Oxidschicht 2 als Ätzstopp dient. Nach der Ätzung des Gateelektroden-Stapels wird der verbleibende als Ätzmaske dienende Fotolack wieder entfernt. Fig. 1D zeigt einen Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt, wobei eine Öffnung 4 für einen Source/Drain-Bereich 4 ausgebildet ist.
In einem weiteren Prozessschritt, der in Fig. 1E gezeigt ist, wird dann zum Einschluss des Gateelektroden-Stapels 2 eine weitere dünne Oxidschicht erzeugt. Diese zusätzliche dünne Oxidschicht 5 wird wiederum vorzugsweise durch thermische Oxidation der Silizium enthaltenden Oberfläche hergestellt. Durch diese weitere Oxidschicht 5 wird auch die am Boden der Öffnung 4 ausgebildete Gateoxid-Schicht 2 verstärkt.
Um einen selbstjustierenden Source/Drain-Kontakt in der Öffnung 4 in der Silizium-Scheibe 1 auszubilden, wird in einem weiteren Prozessschritt ein vorzugsweise aus Siliziumnitrid bestehender Spacer hergestellt. Hierzu wird eine Siliziumnitrid Schicht aufgebracht und dann anisotrop zurückgeätzt, wobei die Ätzung auf dem thermisch gewachsenen Oxid, das sich aus der Gate-Oxidschicht 2 und der zusätzlich abgeschiedenen Seitenwand-Oxidationsschicht 5 zusammensetzt, stoppt. Die Oxidschicht wird dabei im Bodenbereich der Öffnung 4 durch Überätzung auf eine Dicke von 1 bis 6 nm abgedünnt. Fig. 1F zeigt einen Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt mit einer abgedünnten Oxidschicht 2a und einem Siliziumnitrid-Spacer 6 in Öffnungsbereich 4.
Durch diese abgedünnte Oxidschicht 2a im Öffnungsbereich 4 wird dann die Source/Drain-Dotierung vorzugsweise mittels Ionenimplantation von Dotieratomen durchgeführt. Fig. 1G zeigt einen Querschnitt durch die Siliziumscheibe nach Ausbildung des hochdotierten Source/Drain-Bereiches 7. Als n-Dotierung wird vorzugsweise Phosphor oder Arsen eingesetzt. Eine p-Dotierung wird dagegen vornehmlich mit Bor ausgeführt.
In einem weiteren Prozessschritt, der in Fig. 1H gezeigt ist, wird dann eine Nitridierung der abgedünnten Oxidschicht 2a am Boden der selbstjustierten Bitline-Kontakt-Öffnung 4 ausgeführt. Diese Nitridierung dient dazu, die Oxidschicht 2a, die bereits eine Diffusionsbarriere für Phosphor darstellt, zusätzlich in eine effektive Diffusionssperre für Bor umzuwandeln. Die Nitridierung kann dabei mit Hilfe folgender Methoden erfolgen.
Gemäß einer ersten Variante kann eine flache Ionenimplantation von Stickstoff in die Oxidschicht 2a bzw. in die Silizium Scheibe 1 knapp unter die Oxidoberfläche ausgeführt werden. Der Dosisbereich für den Stickstoff liegt dabei vorzugsweise zwischen 1.10¹⁴ cm^-2 und 1.10¹⁵ cm^-2, wobei N₊-Ionen eine Energie von 1 keV bis 20 keV und N₂₊-Ionen eine Energie von 1 keV bis 40 keV aufweisen. Zur eigentlichen Nitridierung der Oxidschicht 2a, bei der sich dann an der Grenzfläche eine Siliziumnitridschicht ausbildet, wird ein zusätzlicher Temperaturschritt, vorzugsweise bei einer Temperatur von 800^ºC ausgeführt. Die Aktivierung des Nitrids kann jedoch auch statt im Rahmen eines eigenständigen Temperaturschritts zusammen mit dem Verfließen der später aufgetragenen BPSG-Glasschicht erfolgen. Gemäß einer zweiten Variante kann die Nitridierung der freiliegenden Oxidschicht 2a am Boden der Öffnung 4 mit Hilfe einer N₂O oder NH₃ Nachbehandlung in einem Temperaturbereich von 800 bis 1000^ºC bei einer Zeitdauer von 1 bis 60 min ausgeführt werden. Als eine dritte Variante ist eine Nitridierung der Oxidschicht 2a mittels eines CVD-Verfahrens in einer stickstoffhaltigen Atmosphäre in einem Temperaturbereich von 300 bis 500^ºC möglich. Eine vierte Variante stellt eine Nitridierung der Oxidschicht 2a mit Hilfe eines stickstoffhaltigen Plasmas dar.
Die gemäß einer der oben genannten vier Varianten nitridierte freiliegende Oxidschicht 2a im Öffnungsbereich 4 sorgt für eine effektive Diffusionssperre gegen Bor und Phosphor aus der nachfolgend aufgebrachten BPSG-Glasschicht zum Ausfüllen der Öffnung 4. Diese BPSG-Schicht, bei der der Bor- und Phosphorgehalt jeweils im Bereich von einigen Prozent liegt, wird zuerst auf der Oberfläche abgeschieden und anschließend dann auf eine Temperatur bis 900^ºC aufgeheizt, so dass die BPSG- Glasschicht in den Öffnungsbereich 4 einfließt. Anschließend wird die BPSG-Glasschicht dann vorzugsweise mit Hilfe eines chemisch-mechanischen Polierverfahrens wieder bis auf das Niveau des Gate-Schichtstapels 3 abgetragen, so dass eine plane Oberfläche entsteht, wie sie in Fig. 1I gezeigt ist. Die BPSG-Glasschicht 8 füllt dann die Öffnung 4 vollständig auf.
Diese BPSG-Füllung 8 kann dann im weiteren Prozessverlauf durch eine sogenannte Bitleitung-Kontaktätzung in einem dafür vorgesehenen Bereich wieder geöffnet werden, wobei anschließend die Oxidschicht 2a am Boden des Kontaktlochbereich entfernt wird. Das so geöffnete Kontaktloch kann dann mit einem Metall oder Poly-Silizium aufgefüllt werden, um den Source/Drain-Bereich 7 des MOS-Transistors anzuschließen.
Durch das erfindungsgemäße Verfahren wird gewährleistet, dass durch die für das BPSG-Glas erforderliche Diffusionssperre keine laterale Einengung der Öffnungsbereiche entsteht, da das dafür verwendete nitridierte Gateoxid ausschließlich im Bodenbereich erzeugt wird.
Anstelle der im dargestellten Prozessverlauf nach der Siliziumnitrid-Spacer Erzeugung erfolgten Nitridierung der Gate- Oxidschicht im Bodenbereich kann diese Nitridierung zu jedem beliebigen Zeitpunkt erfolgen, an dem diese Gate-Oxidschicht im Bodenbereich frei zugänglich ist.
Fig. 2 zeigt eine alternative Prozessfolge, bei der die Nitridierung bereits nach dem Aufbringen der Gate-Oxidschicht 2 vor dem Ausbilden des Gate-Stapels 3 erfolgt. Auch hierbei kann wiederum eine der vier oben dargestellten Varianten zur Nitridierung der Gate-Oxidschicht eingesetzt werden. Die übrigen Prozessschritte bei dem in Fig. 2 gezeigten Prozessablauf entsprechen dem Prozessablauf, wie er anhand von Fig. 1 erläutert wurde.
Die Nitridierung kann alternativ aber z. B. auch nach dem in Fig. 1E gezeigten Prozessstadium erfolgen. Vorteilhaft an einer erst nach der Erzeugung des Gateelektroden-Stapels durchgeführten Nitridierung ist dabei, dass die Nitridierung dann ausschließlich in elektrisch unkritischen Gebieten erfolgt, wodurch vermieden wird, dass die Nitridierung Auswirkung auf die Ladungsträgerbeweglichkeit im Kanal des MOS-Transistors hat.
Neben den dargestellten Prozessabläufen kann die Erfindung in jeder bekannten Prozessfolge eingesetzt werden, bei der eine BPSG-Glasverfüllung von Öffnungen durchgeführt wird und verhindert werden soll, dass Bor und Phosphor aus dieser BPSG- Schicht in die darunter liegende Halbleiterschicht eindiffundiert. Durch die vor der BPSG-Schicht aufgebrachte nitridierte Oxidschicht wird eine zuverlässige Diffusionsbarriere hergestellt, wobei die Oxidschicht so ausgebildet werden kann, dass eine laterale Einschnürung der Öffnungen verhindert wird.
Die in der vorstehenden Beschreibung, den Zeichnungen und den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.

Claims

1. Verfahren zum Verfüllen von Öffnungen in einer Gate- Elektrodenschicht auf einer Halbleiterscheibe mit den Verfahrensschritten:
Aufwachsen einer Gate-Oxidschicht auf der Halbleiterscheibe;
Erzeugen einer Gate-Elektrodenschicht auf der Gate-Oxidschicht;
Definition von Öffnungsbereichen;
Ätzung der Gate-Elektrodenschicht bis zur Gate-Oxidschicht in den festgelegten Öffnungsbereichen;
Nitridieren der Gate-Oxidschicht in freigelegten Öffnungsbereichen;
Aufbringen einer BPSG-Schicht; und
thermisches Verfließen der BPSG-Schicht zur Auffüllung der freigelegten Öffnungsbereiche.

2. Verfahren zum Verfüllen von Öffnungen in einer Gate- Elektrodenschicht auf einer Halbleiterscheibe mit den Verfahrensschritten:
Aufwachsen einer Gate-Oxidschicht auf der Halbleiterscheibe;
Nitridieren der Gate-Oxidschicht;
Erzeugen einer Gate-Elektrodenschicht auf der Gate-Oxidschicht;
Definition von Öffnungsbereichen;
Ätzung der Gate-Elektrodenschicht bis zur Gate-Oxidschicht in den festgelegten Öffnungsbereichen;
Aufbringen einer BPSG-Schicht; und
thermisches Verfließen der BPSG-Schicht zur Auffüllung der freigelegten Öffnungsbereiche.

3. Verfahren nach Anspruch 1 oder 2, wobei nach dem Freilegen der Öffnungsbereiche thermisch eine zusätzliche Oxidschicht erzeugt wird, die in einem weiteren Verfahrensschritt nitridiert wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, wobei wenigstens ein Öffnungsbereich ein Source/Drain-Bereich ist, in dem freigelegten Source/Drain-Bereich Seitenwandspacer erzeugt werden, und eine Source/Drain-Dotierung in der Halbleiterscheibe über die Oxidschicht in dem freigelegten Source/Drain-Bereich erfolgt.

5. Verfahren nach Anspruch 4, wobei die Erzeugung von Seitenwandspacern durch Abscheidung einer Si₃N₄-Schicht und anschließenden anisotropen Rückätzung der Si₃N₄-Schicht mit Ätzstopp auf der Oxidschicht erfolgt.

6. Verfahren nach Anspruch 4 oder 5, die freigelegte Oxidschicht in dem Öffnungsbereich eine Dicke von 1 nm bis 6 nm aufweist.

7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die BPSG-Füllung lokal in einem in der Halbleiterscheibe ausgebildeten Source/Drain-Bereich wieder geöffnet wird, um eine Kontaktloch auszubilden, die Oxidschicht am Boden des Kontaktloch entfernt wird, und das Kontaktloch mit einem Metall oder Poly-Silizium aufgefüllt wird, um den Source/Drain-Bereich anzuschließen.

8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Nitridierung der Oxidschicht mittels einer flachen Ionenimplantation von Stickstoff in einem Dosisbereich zwischen 1E14 cm^-2 und 1E15 cm^-2 bei einer Energie zwischen 1 keV und 40 keV und einer anschließenden thermischen Aktivierung erfolgt.

9. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Nitridierung der Oxidschicht mittels einer N₂O- oder NH₃- Nachbehandlung in einem Temperaturbereich von 800^°C bis 1000^°C mit einer Dauer von 1 bis 60 min erfolgt.

10. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Nitridierung der Oxidschicht mittels eines CVD-Verfahrens in stickstoffhaltiger Atmosphäre in einem Temperaturbereich von 300^°C bis 500^°C erfolgt.

11. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Nitridierung der Oxidschicht mittels eines stickstoffhaltigen Plasmas erfolgt.