DE1099767B - Rechenwerk - Google Patents

Description

Die Erfindung betrifft ein Rechenwerk mit zwei hintereinandergeschalteten Binär-Addiatoren-Subtraktoren mit nachgeschalteten Schiebelinien für die Addition bzw. Subtraktion zweier Dezimalzahlen mit Korrektur der in einem Binär-Addiator-Subtraktor gebildeten Summe oder Differenz zweier als Tetraden verschlüsselter Dezimalzahlen, wobei sowohl die Dezimalzahlen als auch die Dualziffern der Tetraden nacheinander in das Rechenwerk einlaufen.

Die Schwierigkeiten für die Ausführung der Rechenoperationen bei einer reinen dezimalen Serienrechenmaschine liegen in der Korrektur der addierten Tetraden. Wird nämlich eine Summe zweier nach der direkten Verschlüsselung verschlüsselter Tetraden gebildet, die größer als Neun ist, so werden im Binäraddiator erst die bis zur Fünfzehn reichenden Tetradenkombinationen gebildet, die als Pseudodezimalen bezeichnet werden. Es kann erst dann der letzte Entscheid darüber, wie zu korrigieren ist, getroffen werden, wenn die Dualstellen der Summentetrade aus dem Addiator ausgelaufen sind. Der normale Rechenvorgang einer Serienrechenmaschine vollzieht sich so, daß die Dualstellen der Operanden (Augend, Addend, Multiplikand usw.) aus den Registern, z. B. Umlaufspeichern, auslaufen, im Rechenwerk verarbeitet werden und die Dualstelle des Ergebnisses wieder in das Speicherwerk einläuft. Demselben Vorgang sind deshalb die nächsten Dualziffern unterworfen. Die vorige Dualstelle ist dann wieder im Speicher eingetragen, für die z. B. Bahnen einer bekannten Magnettrommel benutzt werden können, und somit dem Rechenwerk verlorengegangen. Soll sie auch .weiterhin für die Rechnung erhalten bleiben, so ist sie in einem dauernd zugänglichen besonderen Speicher zwischenzuspeichern. Solche Speicher sind unter anderem bistabile Kippschaltungen, die zu einer Kette zusammengeschaltet sind. Es ist bereits eine Korrekturmöglichkeit bekanntgeworden, die so arbeitet, daß in einem Binäraddiator die noch zu korrigierende Summentetrade gebildet wird, diese in eine Verzögerungsleitung läuft, von der am Ende des Tetradenauslaufes die Dualstellen in paralleler Form einem Hilfszählwerk zugeführt werden, das einen weiteren Addiator beeinflußt, durch den die Tetrade zur Korrektur beim Auslauf aus der Verzögerungslinie läuft. Ein Nachteil dieser Schaltung ist, daß ein entsprechend der Korrekturerfordernis steuerbares Hilfszählwerk vorhanden ist, das durch logische Verknüpfungskreise gesteuert werden muß. Dieses gesteuerte Hilfszählwerk ist sehr aufwendig. Ein weit wesentlicherer Nachteil der bekannten Korrekturschaltung ist außerdem, daß mit ihr nur eine Korrektur bei Addition ausgeführt wird. Es ist weiterhin eine Rechenvorrichtung bekanntgeworden, welche zwei hintereinandergeschaltete Rechenwerk

Anmelder:

VEB Elektronische Rechenmaschinen
Wissenschaftlicher Industriebetrieb
ίο Karl-Marx^Stadt,

Karl-Marx-Stadt W 30, Zwickauer Str. 219

Dipl.-Ing. Walter Kasper, Karl-Marx-Stadt,
ist als Erfinder genannt worden

Addiatoren mit nachgeschalteten Schieberegistern beinhaltet, bei der die Korrektur so erfolgt, daß immer die unkorrigierte Summe gebildet wird. Ob es sich bei der gebildeten Summe um eine Pseudodezimale handelt, wird in Koinzidenzkreisen festgestellt. Bei Vorhandensein einer Pseudodezimale wird der zweite Addiator eingeschaltet und der entsprechende Korrekturwert hinzugefügt. Diese Einrichtung hat den Nachteil, daß zur Korrektur zwei Tetradenzeiten bei tetradischer Verschlüsselung der Dezimalzahlen erforderlich sind, und daß die Schaltungsanordnung zur Bildung des Korrekturentscheids sehr aufwendig ist. Aufgabe der Erfindung ist es, eine Korrekturschaltung für Serienrechenwerke, welche sowohl Addition als auch Subtraktionen ausführen, unter Vermeidung der aufgezeigten Nachteile zu schaffen.

Die erfindungsgemäße Lösung besteht darin, daß die unkorrigierte und die korrigierte Summe gleichzeitig gebildet werden, indem einem Eingang des Korrektur-Addiator-Subtraktors ungesteuert ein Korrekturwert zugeleitet wird und ein im Korrektur-Addiator-Subtraktor erzeugter und gespeicherter Übertrag durch Umschalten des Übertrag-Flip-Flops mit einer Impulsfolge den Übertrags-Flip-Flop vom Haupt-Addiator-Subtraktor einschaltet, wodurch der Übertrag in die nächste Tetrade eingetragen wird und über logische Schaltkreise, die den logischen Ausdruck

k_e = S₁ (S₂ + S_s) M_n-1

und dessen Negation realisieren, den Auslauf der korrigierten oder unkorrigierten Summe bzw. Differenz aus den Schieberegistern steuert.

109 510/233

Die Erfindung wird an Hand eines Ausführungsbeispiels näher erklärt. In der Zeichnung bedeutet

Fig. 1 ein Blockschaltbild des Ziffernweges mit der Korrektureinrichtung,

Fig. 2 einen an sich bekannten Addiator-Subtraktor, Fig. 3 ein Schieberegister,

Fig. 4 eine Ausführungsform der gesamten logischen Schaltung,

Fig. 4,1 und 4,2 geänderte Ausführungsformen der Schaltung nach Fig. 4,

Fig. 5 einen Konjunktionsknoten,

Fig. 6 einen Disjunktionsknoten.

Es sind zwei Tetraden X₁ und X₂ zu addieren oder zu subtrahieren. Die Dezimalziffern sind beispielsweise direkt dual verschlüsselt, d. h. in der Form Z₁=X₁ (z_{ ist die Dezimalziffer, X₁ dieselbe Ziffer dual dargestellt). In Fig. 1 ist dargestellt, wie von zwei Umlaufspeicherbahnen 1 und 2 die beiden Summanden in den Addiator-Subtraktor 3 laufen, nach Addiatoreingang 4 der Augend und nachAddiatoreingang5 der Addend. Bei Subtraktion läuft nach Eingang 4 der Minuend und nach Eingang 5 der Subtrahend. Der Addiatorauslauf bei Ausgang 6 ist in das Verschieberegister 7 und in den Korrektur-Addiator-Subtraktor 8 mit den Eingängen 9 und 10 geführt. Die aus dem Korrekturaddiator, Ausgang 11, auslaufende Summe gelangt in das Verschieberegister 12. Ein Korrekturentscheid 13 überprüft die Summentetrade, ob zu korrigieren ist oder nicht, und beeinflußt eine Auswahl 14, die entweder die korrigierte oder unkorrigierte Summentetrade auswählt. Der Addiator 3 und der Korrekturaddiator 8 sind z. B. reine Dualaddiatoren nach Fig. 2. Die Summe zweier Dualzahlen ergibt sich durch den logischen Ausdruck a-b + a-b mit

•-Zeichen für die Konjunktion (Und-Schaltung), -\—Zeichen für die Disjunktion (Oder-Schaltung), fr-Zeichen für die Negation von b (Negator).

Zwei Und-Schaltungen 15 und 16 in Fig. 2, die durch innen weiß gelassene Kreise dargestellt sind, und eine Oder-Schaltung 17, die durch den innen schwarz ausgezogenen Kreis dargestellt ist, liefern die Teilsumme S₁ der dualen_ Summanden α und b. Die Konjunktionen«· b und a- b können auch zur Übertragsbildung bei der Subtraktion ausgenutzt werden. Es werden^ sowohl die Teilsumme S₁ als auch jieren Negation^ benötigt. Die negierte TeilsummeS₁ erhält man aus der Teilsumme ^₁ durch Zwischenschalten des Negators 18 in Fig. 2. Bezüglich der gezeichneten Schaltungssymbole ist noch zu sagen, daß der-Ausgang der Verknüpfungskreise stets durch einen Punkt gekennzeichnet ist. Zur Teilsumme S₁ der beiden Dualzahlen ist außerdem der Übertrag ü_n_₁ aus der vorigen Stelle zu addieren. Die endgültige Dualstelle der Summe liefert also erst der logische. Ausdruck

S = S₁ ·«„_! + ^₁ -M_n-1.

M_n-1 ist der Übertrag aus der vorig'en Stelle. Der Übertrag wird z. B. vom Übertrags-Flip-Flop 19 geliefert, der den Übertrag um eine Dualstelle verzögert. Bei der Subtraktion ist die Summe 5" genauso gebildet, nur der Übertrag wird anders erzeugt. Zwei Steuerleitungen 20 und 21 befehlen, ob zu addieren oder zu subtrahieren ist. Bei Addition führt die Steuerleitung 20 eine der dual en Eins entsprechende Schaltgröße L und die Steuerleitung 21 eine der dualen Null entsprechende Schaltgröße 0. Bei der Subtraktion ist es umgekehrt. Wenn die Steuerleitung 20 die Schaltgröße L führt, schaltet die Konjunktion a-b den Übertrags-Flip-Flop ein und erst bei ä-b wieder aus. Zu diesem Zweck sind die Und-Schaltungen 20·a-b und 20·ä-b vorhanden. Wenn die Steuerleitung 21 die SchaltgrößeL führt, schaltet 21·ä-b den Übertrags Flip-Flop ein und 21·a-b wieder aus. Die beiden Und-Schaltungen für jede Flip-Flop-Stellung 22 und 23 sowie 24 und 25 sind über eine

ίο Oder-Schaltung 26 bzw. 27 zusammengeführt und mit dem Schalteingang eines Impulsgatters 28 bzw. 29 verbunden. Zeigt am Schalteingang das Gatter die Schaltgröße L und gelangt als zusätzliche Bedienung über den mit dem Pfeil gekennzeichneten Impulseingang der Synchronisierimpuls j an das Gatter, dann wird die zugehörige Flip-Flop-Seite, die mit dein durch den Punkt gekennzeichneten Ausgang des Gatters verbunden ist, auf L gestellt. Der Synchronisierimpuls j erscheint zu Anfang jeder Dualziffern- zeit und leitet somit 4ie Ziffernschaltgrößen L oder 0 ein. Als Ausführungsbeispiel für die Verzögerungsleitung ist in Fig. 3 die bekannte, über Impulsgatter 30,31,32 oder 33 mit Synchronisierimpulsen s weiterzuschaltende Flip-Flop-Kette 34 und 35 gezeigt. Diese Impulse sind sehr .kurzzeitig und dauern nur über einen Bruchteil der Ziffernzeit an. Jeder Synchronisierimpuls ί führt den Inhalt des vorhergehenden Flip-Flops in den nächsten über. Wenn der Flip-Flop 34 an seinem Ausgang 36 eine Schaltgröße des Wertes L liefert und der Flip-Flop 35 an seinem Ausgang 37 eine Schaltgröße des Wertes 0 hat, liefern demnach die negierten Ausgänge 36 und 37 die Schaltgrößen 0 und L. Dem Eingang wird mit 38=0 bzw. 38=L zur erforderlichen Dualstellenzeit eine Null mitgeteilt. Für den Synchronisierimpuls j am Ende dieser Dualstellenzeit sind somit die Gatter 31 und 32 geöffnet, da nur an ihren Schalteingängen eine Schaltgröße des Wertes L anliegt. Der Synchronisierimpuls j schaltet den Flip-Flop 34 aus und den Flip-Flop 35 ein, wodurch die L um ein Glied weiterrückt. Zur näheren Erläuterung der in Fig. 4 gezeigten Gesamtschaltung muß erst angegeben werden, wann zu korrigieren ist und welcher Wert additiv· oder subtraktiv hinzuzufügen ist. Bei der direkten Verschlüsselung ist eine Korrektur immer dann notwendig, wenn eine der sechs Pseudodezimalen

L	O	L	O
L	O	L	L
L	L	O	O
L	L	O	L

LLLO
LLLL

oder ein Übertrag in die nachfolgende Tetrade erscheint. Bei Addition wird beispielsweise 5 + 5 nicht eine Null als Summe und eine Eins als Übertrag in die nächsthöhere Stelle ergeben, sondern Pseudodezimale 10=L OLO. Zur Erreichung des wirklichen Wertes 1 und 0 ist +6 dual zu addieren. Zum Beispiel liefert 8 + 9 dual tetradisch addiert eine L als Summentetrade und eine L als Übertrag in die nächste Tetrade. Es ist ebenfalls +6 zu addieren. Bei Subtraktion liefert z.B. 7—9 eine Pseudodezimale, nämlich 14=L LLO, und einen Übertrag in die nächste Stelle. Es ist hier mit —6 zu korrigieren, um den richtigen Wert 8 und einen Übertrag zu erhalten.

Der Fall, daß der Subtrahend größer als der um »6«

1 099 7&7

5 6

vermehrte Minuend ist. liefert nur einen Übertrag, addition sein, indem die Pseudodezimale ? O=L 0 L 0 aber keine Pseudodezimale. Auch hier ist mit —6 zu entsteht. Um zu vermeiden, daß dieser im Korrekturkorrigieren. Man kann somit für die Subtraktion so- addiator erzeugte Übertrag in der nächsten Tetrade gar nur eine einzige Korrekturbedingung ableiten, in- gesondert verarbeitet werden muß, was auch für dem'immer dann mit —6 zu korrigieren ist, wenn 5 Werte ungleich Neun der Summentetrade erforderein Übertrag in der nächsten Tetrade erscheint. In Hch ist, wird am Korrekturaddiator grundsätzlich Fig. 4 sind zunächst die beiden binären Addiator- kein Übertrag in die nächste Tetrade geschickt. Subtraktoren gezeichnet, wobei allerdings im Aus- Die aus der Impulszentrale kommende Impulsfolge führungsbeispiel für den Summenaddiator der Über- h_x + h₅+· · -.die zu Beginn jeder Tetradenzeit einen trag etwas anders erzeugt wird Der gesteuerte Über- io Impuls liefert, löscht dann am Korrekturaddiator den trag für die Addition ist nach dem dafür geltenden Übertrags-Flip-Flop 45. Gleichzeitig wird, wenn ein logischen Ausdruck Übertrag vorhanden war, über ein Gatter 46, an _ ?, on _i_ c ·· on dessen Impulseingang 47 diese Impulsfolge liegt, der

U_n+ a- o-ixj 1-^₁ ·!<„_! -zu Übertrags-Flip-Flop 48 des Hauptaddiators einge-

durch zwei dreifache Und-Schaltungen 39 und 40, die 15 schaltet. Am Schalteingang 49 des Gatters 46 liegt die

in einer Oder-Schaltung 41 zusammengeführt sind, ge- Schaltgröße ü_n__lk. nämlich der seit Beginn der neuen

bildet. Für den gesteuerten Übertrag bei der Subtrak- Tetradenzeit festliegende Übertrag in diese Tetrade,

tion gilt der logische Ausdruck Daraus erkennt man, daß die Impulsfolge Ji₁ + Ji₅+ · · ·

ü = ä· b · 21 + ? · " · 21 ^s'^c^ ⁿ^^c^^{lt m}^ d^em ersten Synchronisierinipuls s jeder

"" ^k 1 B-i ₂₀ Tetrade deckt, sondern etwas später erscheint, nach-

Damit ergibt sich der Gesamtübertrag für Summe dem die von j geschalteten Zustände bereits völlig ein-

und Differenz zu geschwungen sind. Zweckmäßig .liegen die

,·; _ „ t, on _j_ π h οι _L c ·· on _l c ·· οι in der Mitte zwischen zwei s-Impulsen. Die Impulse

"nzus — d'O-lU + a-b-ll + O₁ 'M_n-1 -20+ O₁ ^-K_n ,-21 , , , _r , , . . , K . . K

* 1 π 1 ι «-ι der Impulsfolge ^₁ + /;-+· · · erscheinen immer dann,

und wird durch vier Und-Schaltungen 39, 40, 42 und 25 wenn die halbe Ziffernzeit der ersten Dualziffer jeder 43, die in einer vierfachen Oder-Schaltung 41 zu- Tetrade verstrichen ist. Ein etwas anderes Ausfühsammengeführt sind, realisiert. Die Schaltungen rungsbeispiel dieser Schalteinrichtung zeigt Fig. 4,1. können z. B. die bekannten Diodenknoten nach Fig. 5 Hier wird zur Löschung des Übertrags-Flip-Flops 45 und 6 sein. Zwei Und-Schaltungen 42 und_43 für den ein Korrekturaddiator und zur Überführung des tetra-Übertrag sind nur zweifach, da ä· b und .S₁-M_n-1 be- 30 dischen Übertrags in den Übertrags-Flip-Flop 48 des reits für die Bildung der Summe benötigt werden. Hauptaddiators die sich zeitlich mit den ersten Syn-Der Korrektur-Addiator-Subtraktor gleicht dem be- chronisierimpuls j jeder ersten Dualziffer in den reits vorher beschriebenen. Dem Eingang 44 des Kor- Tetraden genau deckende Impulsfolge ^+J₅ + · ' ■ rekturaddiators wird von der Impulszentrale ein verwendet. Als Korrekturaddiator ist dann dieselbe Schaltmäander der Form zugeführt, daß er während 35 Ausführungsform des Addiator-Subtraktors zu verzweier Dualstellenzeiten die Schaltgröße 0 annimmt. wenden, vie in Fig. 4 für den Hauptaddiator darge-Diese Folge wiederholt sich ständig. Sie wird im stellt ist. Dies ist durch die Konjunktions- und Disnicht dargestellten Steuerteil erzeugt, da sie auch an junktionsschaltungen 50, 51, 52, 53, 54 mit den Einanderen Maschinenstellen benötigt wird und somit gangen 20, 21, 55, 56, 57, 58, 59, 60 in Fig. 4, 1 darkeinen zusätzlichen Aufwand bringt. Ferner haben 40 gestellt.

die beiden Schaltgrößen des Wertes L die beiden Die Schaltgröße ü_nk am Ausgang der den Übertrag

mittleren Ziffernplätze jeder Tetrade einzunehmen, in die nächste Stelle erzeugenden Disjunktion 54 wodurch man erkennt, daß damit laufend der Kor- liefert dann am Ende der letzten Dualziffernzeit jeder rekturwert 6 in den Addiator-Subtraktor eingegeben Tetrade bereits allein eine eindeutige Aussage darwird, der bei Addition addiert, bei Subtraktion aber, 45 über, ob ein Übertrag in die nächste Tetrade erfolgt wie die Steuerung über die Engänge20 und 21 es oder nicht. ü_nk ist als Schaltgröße an das Gatter 61 bewirkt, subtrahiert wird. Der Korrekturaddiator geführt, das mit derselben Impulsfolge J₁+^₅ +· · · wird also genauso entsprechend der Operation ge- bei Koinzidenzbedingung den Übertrags-Flip-Flop 48 steuert wie der Hauptaddiator. Die Summentetrade des Hauptaddiators einschaltet. Als Korrekturentläuft außer durch den-Korrekturaddiator auch in das 50 scheid wurde weiter vorn die logische Schaltung, die Schieberegister 7. Die korrigierte Summentetrade dem Ausdruck

läuft in das Schieberegister 12. S₁, S₂, S₃ und S₄ sind 5 ■ S₂ + S · S₃ + „_

die vier Stellen der Summentetrade (S₄ hat in diesem

Beispiel die niedrigste Stellenwertigkeit), H_n ist der entspricht, angegeben. Es muß noch ein Zeitpunkt fest-Übertrag in die nachfolgende Tetrade im Summen- 55 gelegt werden, in dem dieser Entscheid zu erfolgen addiator. Daraus ergibt sich der Korrekturentscheid hat. In unserem Beispiel ist das Schieberegister vierdurch schaltungsmäßige Realisierung des logischen stellig ausgeführt, wodurch in den vier Flip-Flops für Ausdrucks das Schieberegister der Summentetrade am Tetraden-

ende die Dualstellen S₁ bis S₄ der Summentetrade und

K_e = S₁ ■ S₂ + S₁ · S₃ + U_n (Korrekturentscheid) 60 bei H_n im Summenaddiator der Übertrag in die = S₁ · (S₂ + S₃) + H_n. nächste Tetrade zur Verfügung stehen. Die Dual

stelle mit der niedrigsten Wertigkeit S₄ ist jedoch

Die Bedingung S₁- S₂+ S₁- S₃ ergibt sich aus den korrigiert und unkorrigiert gleich, da nur »0« addiert Pseudodezimalen, die Bedingung M_n-1 aus dem Über- oder subtrahiert wird. Sie wird zum Korrekturenttrag in die nächste Stelle des Summenaddiators. Bei 65 scheid nicht benötigt, so daß sie bereits ins Haupt-Addition kann durch additives Hinzufügen einer speicherwerk eingelaufen sein kann, bevor der Kor-Sechs zur Pseudodezimale ein gültiger Übertrag in rekturentscheid stattfindet. Somit sind die Schiebedie nächste Tetrade entstehen. Dieser Übertrag kann, register nur dreistellig auszuführen. Man kann jedoch wenn die nächste Summentetrade eine Neun ist, die die Stellenzahl der Schieberegister sogar auf zwei Ursache der Notwendigkeit einer neuen Korrektur- 70 Stellen reduzieren. Während der vierten Dualstellen-

zeit der Tetrade steht nämlich ^₁ am Ausgang 62 des Hauptaddiators, S₂ ^am Flip-Flop 63 und S₃ am Flip-Flop 64 des Schieberegisters 7. S₃ würde erst mit dem Synchronisierimpuls s am Ende der DualzifEernzeit in dieser Form in das Hauptspeicherwerk eingetragen werden. Der Korrekturentscheid ist daher vorher durchzuführen, und auch die richtige Dualziffer S₃ (korrigiert oder unkorrigiert) ist dem Speicher zuzuführen. Es kann dann ein vor dem die Tetrade beendenden Synchronisierimpuls's liegender &₄-Impuls Verwendung finden. Dieser Impuls erscheint in der letzten Dualstellenzeit jeder Tetrade, und zwar zweckmäßig in der zeitlichen Mitte zweier Synchronisierimpulse J. Der »auf /ζ·₄ folgende Synchronisierimpuls muß bereits eingeschwungene Schaltgrößenzustände vorfinden, während andererseits fc₄ die vom vorigen Synchronisierimpuls geschalteten Schaltzustände verarbeiten muß. Ist zu korrigieren, dann schaltet dieser fc₄-Impuls einen Flip-Flop 65 ein, der eine Steuerung derart bewirkt, daß die aus dem Schieberegister 12 ao auslaufenden Ziffern ins Hauptspeicherwerk gelangen. Wird dieser Flip-Flop nicht geschaltet, dann läuft der Inhalt des Schieberegisters 7 in den Hauptspeicher. Diese Auswahlsteuerung wird entsprechend dem logischen Ausdruck

60-67+66-68

mit 66 und 66 als Aussage des Flip-Flops 65, 67 als Aussage des Flip-Flops 69 vom Schieberegister 12 und 68 als Aussage des Flip-Flops 61 des Schieberegisters 7 durch zwei zweifache Konjunktionen 70-tmd 71 und eine zweifache Disjunktion 72 bewirkt. Ein in der Mitte der dritten Dualstellenzeit jeder Tetrade erscheinender Impuls h₃ löscht Flip-Flop 65 wieder, nachdem die korrigierten oder unkorrigierten Dualstellen 6"₃, S₂ und S₁ der Summentetrade in den Speicher eingelaufen sind. Eine andere Ausführungsform der Schaltung des Flip-Flops 65 zeigt Fig. 4,2. Der Korrekturentscheid K_e schaltet mit Impuls A₄ den <jo flip-Flop 65 auf L, wenn zu korrigieren ist, und der durch einen Negator 70 negierte Korrekturentscheid K_e schaltet den Flip-Flop 65 mit Impuls A₄ auf-Null, wenn nicht zu korrigieren ist. Ist z. B. mehrere Male hintereinander nicht zu korrigieren, dann wird stets ein Impuls auf dieselbe Flip-Ffop-Seite gegeben, und der Flip-Flop 65 bleibt in seiner ursprünglichen Lage. Bei dreistelligen Schieberegistern kann die Auswahl der richtigen Summentetradenstelle auch so vorgenommen werden, daß stets der Inhalt des Schieberegisters 7 in das Hauptspeicherwerk einläuft, daß aber, wenn zu korrigieren ist, der-Inhalt des Schieberegisters 12 mit dem Impuls h_i über beispielsweise Gatterschaltungeh in das Schieberegister 7 übergeführt wird.

Claims (9)

Patentansprüche:

1. Rechenwerk mit zwei hintereinandergeschalteten Binär-Addiatoren-Subtraktoren mit nachgeschalteten Schiebelinien für die Addition bzw. Subtraktion zweier Dezimalzahlen mit Korrektur der in einem Binär-Addiator-Subtraktor gebildeten Summe oder Differenz zweier als Tetraden verschlüsselter Dezimalzahlen, wobei sowohl die Dezimalzahl als auch die Dualziffern der Tetraden nacheinander in das Rechenwerk einlaufen-, dadurdi gekennzeichnet, daß die unkorrigierte und die korrigierte Summe gleichzeitig gebildet werden, indem einem Eingang des Korrektur-Addiator-Subtraktors (8) ungesteuert ein Korrekturwert zugeleitet wird und ein im Korrektur-Addiator-Subtraktor (8) erzeugter und gespeicherter Übertrag durch Umschalten des Übertrags-Flip-Flops (45) mit einer Impulsfolge den Übertrags-Flip-Flop (48) vom Hauptaddiator-Subtraktor (3) einschaltet, wodurch der Übertrag in die nächste Tetrade eingetragen wird und über logische Schaltkreise, die den logischen Ausdruck

K₆ = S₁ (S₂ +S₃)+ U_n^₁

und dessen Negation realisieren, den Auslauf der korrigierten" oder unkorrigierten Summe bzw. Differenz aus den Schieberegistern (7, 12) steuert.

2. Rechenwerk nach Anspruch 1, dadurch gekennzeichnet, daß die Auswahl der korrigierten oder unkorrigierten Summentetrade dadurch erfolgt, daß stets nur der Inhalt ein und desselben Schieberegisters (7 oder 12) in Serie nach der Hauptspeicherwerkbahn (1) auslaufen kann, wobei in dieses Schieberegister (7 oder 12) nötigenfalls der Inhalt des anderen Schieberegisters (12 oder 7) vorher übergeführt wird.

3. Rechenwerk nach Anspruch 1, dadurch gekennzeichnet, daß die wahlweise Umschaltung des Addiator-Subtraktors (3) auf Addition oder Subtraktion durch zwei über Steuerleitungen gelieferte Schaltgrößen (20 und 21) erfolgt, wobei diese an je zwei Und-Schaltungen (22, 24 und 23, 25) führen, die die Ein- und Ausschaltung des den Übertrag in die nächste Dualstelle bildenden Flip-Flops (19) steuern, indem bei Addition mit der Konjunktion (22) der beiden Dualstellen der Summanden und der die Addition markierenden Schaltgröße (20) der Übertrags-Flip-Flop (19) eingeschaltet wird und erst mit der Konjunktion (24) der beiden negierten Summandendualsteilen mit der Schaltgröße (20) der Übertrag wieder ausgeschaltet wird, bei Subtraktion jedoch mit der Konjunktion. (23) der negierten Dualstelle des Minuenden, der Dualstelle des Subtrahenden.und der die Subtraktion markierenden Schaltgröße (21) der Übertrags-Flip-Flop (19) eingeschaltet und mit der Konjunktion (25) der Dualstelle des Minuenden der negierten Dualstelle des Subtrahenden und der die Subtraktion markierenden Schaltgröße (21) der Übertrags-Flip-Flop (19) wieder auf »0« geschaltet wird.

4. Rechenwerk nach Ansprüchen 1 und 3, dadurch gekennzeichnet, daß zur Löschung des tetradischen Übertrags im Übertrags-Flip-Flop (45) des Korrekturaddiators (8) und zu seiner Überführung in den Übertrags-Flip-Flop (48) des Haupt-Addiator-Subtraktors (3) eine sich zeitlich mit dem die erste Dualstelle jeder Tetrade einleitenden Synchronisierimpuls (s) deckende Impulsfolge (J₁-T-J₅+· · ·") Verwendung findet.

5; Rechenwerk nach Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Schieberegister (7 und 12) je zwei Dualstellen fassen und die niedrigste Tetradenstelle bereits ins Hauptspeicherwerk (1 und 2) gelaufen ist, ehe der Korrekturentscheid getroffen wird.

6. Rechenwerk nach Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß ein zeitlich in der letzten Dualstellenzeit jeder Tetrade liegender Impuls (A₄) die Auswahl der richtigen Tetradenwerte einleitet.

7. Rechenwerk nach Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die von der logischen Schaltung

gelieferte Aussage, ob ?u korrigieren- ist, von einem Flip-Flop (65) so lange festgehalten wird, bis die Tetrade ins Hauptspeicherwerk (1 und 2) übergeführt ist.

8. Rechenwerk nach Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß ein während der dritten Dualstellenzeit jeder Tetrade erscheinender Impuls ₃ den Flip-Flop (65) wieder löscht.

9. Rechenwerk nach Ansprüchen 1 bis 9, dadurch gekennzeichnet, daß an die Einschaltseite des Flip-Flops (65) die Aussage des Korrekturentscheids (K_e) und an die Ausschaltseite des Flip-

Flops (65) der negierte Korrekturentscheid (K_e) geführt ist in der Form, daß eine Aussage entsprechend der L in Koinzidenz mit einem kurzzeitigen Impuls die zugehörige Flip-Flop-Seite auf L schaltet und daß der kurzzeitige Impuls in der vierten Dualstellenzeit der Tetrade (A₄) erscheint.

In Betracht gezogene Druckschriften:

USA.-Patentschrift Nr. 2 861 740;

»Elektronic Engineering«, 1953, Oktoberheft, S. 410 bis 416;

»Elektronic Engineering«; 1953, Septemberheft, S. 422;

»Arithmetic Operations in Digital Computers«, D. van Nostrand Comp., Inc., New York 1955, S. 239/ 240.

Hierzu 1 Blatt Zeichnungen

ι 109 510/233 2.61