CN201392897Y - 一种导电性接合垫结构及芯片接合垫结构 - Google Patents
一种导电性接合垫结构及芯片接合垫结构 Download PDFInfo
- Publication number
- CN201392897Y CN201392897Y CN200920135070U CN200920135070U CN201392897Y CN 201392897 Y CN201392897 Y CN 201392897Y CN 200920135070 U CN200920135070 U CN 200920135070U CN 200920135070 U CN200920135070 U CN 200920135070U CN 201392897 Y CN201392897 Y CN 201392897Y
- Authority
- CN
- China
- Prior art keywords
- column
- joint sheet
- column support
- support
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002245 particle Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- 230000000994 depressogenic effect Effects 0.000 claims description 6
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007731 hot pressing Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Accommodation For Nursing Or Treatment Tables (AREA)
Abstract
本实用新型适用于接合垫结构，提供了一种导电性接合垫结构及芯片接合垫结构。导电性接合垫结构包括基板，柱状体支架，包括上表面、下表面及侧面，柱状体支架的上表面连接于基板上，且柱状体支架的上表面与柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；柱状体接合垫包括上表面及下表面，柱状体接合垫的上表面连接于柱状体支架的下表面上，且柱状体接合垫的上表面与柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行；柱状体接合垫的上表面大于并突出于柱状体支架的下表面，柱状体接合垫的上表面未受到柱状体支架的下表面覆盖的部分与柱状体支架的侧面之间形成用于容纳多余的异向性导电粒子的缓冲空间。本实用新型解决了两个水平相邻接合垫之间导电粒子凝集在一起而造成短路的情形。
Description
技术领域
本实用新型属于接合垫结构，尤其涉及一种导电性接合垫结构及芯片接合垫结构。
背景技术
传统连接电子产品中各种电子组件的作法通常是利用焊接方式，其具有操作容易的优点，也具有相当程度的可靠度。然而，由于电路组件之间的间距越来越小，传统的焊接技术已无法满足需求。在某些特殊场合中，必须另以各种具备不同用途的异向性导电材料来代替，例如，异向性导电膜(anisotropicconductive film，ACF)、异向性导电胶(anisotropic conductive adhesive，ACA)或异向性导电片(anisotropic conductive sheet，ACS)这一类的异向性导电材料。
其中，异向性导电膜通常被应用在作为两个薄电路板之间或者作为集成电路芯片与电路板之间的永久或半永久性连接。此外，异向性导电膜也常被应用在薄膜晶体管液晶显示器的制程中，用来作为不同组件层的电性连接。异向性导电膜的组成通常包括异向性导电粒子，例如，银粒子或表面镀银的有机微粒，其分散在热固型潜固化环氧树脂系统中。使用时，前述的异向性导电膜先被放置在两个待连接基材中间，再利用热压合待连接基材，树脂熔化后，经由热压的挤压作用，压迫熔融树脂向边缘流动，迫使两个待连接基材皆能够与异向性导电膜中的导电粒子接触。电的传导途径即是透过这些与基材表面接触到的导电粒子来完成。由于导电粒子在异向性导电膜中是分散的，彼此间不相接触，因此电流并不会沿着薄膜方向横向传导，造成短路。
参见图1A-1D，图1A-1D为现有技术接合芯片与基板的制程的剖面示意图。如图1A所示，提供一基板20，其中基板20可以为一硅基板、一玻璃基板或一印刷电路板(PCB)等，且基板20的表面设置有接合垫22。接着，在基板20上设置异向性导电膜30。异向性导电膜30具有绝缘材料34，以及异向性导电粒子32，其中绝缘材料34可以是树脂等不导电的材料，而异向性导电粒子32则散布于绝缘材料34中。如图1B所示，随后提供一欲接合于基板20的芯片10。芯片10可以为例如一IC芯片，且芯片10面向基板20的表面设置有接合垫12。如图1C所示，进行芯片10与基板20的接合，将芯片10、基板20，以及基板20上所设置的异向性导电膜30置于高热高压环境，经加压与加热一段时间后使绝缘材料34融化，并经过重新塑形后凝固，使得芯片10固定于基板20上而形成一接合结构40，此时部分异向性导电粒子32a会被夹在芯片10的接合垫12与基板20的接合垫22之间，而其余的异向性导电粒子32b则自由散布在芯片10与基板20之间。芯片10与基板20因此可以通过接合垫12、异向性导电粒子32a与接合垫22所构成的结构作电性连接。此外，虽然异向性导电粒子32具备垂直方向导电与横向不导电的特质，理论上不会有短路的情形发生，然而随着电路组件之间的间距越来越小，接合垫12与接合垫12或接合垫22与接合垫22之间的间距(pitch)缩短，而异向性导电粒子32在受高温高压重新塑形后可能会挤压堆成如图1D异向性导电粒子32b所示的凝集团，此异向性导电粒子32b凝集团连接水平方向相邻的两接合垫12，会导致两两水平相邻的接合垫12产生横向短路。
实用新型内容
本实用新型所要解决的技术问题在于提供一种防止两个水平相邻接合垫之间导电粒子凝集在一起而造成短路的导电性接合垫结构及芯片接合垫结构。
为解决上述技术问题，本实用新型提供一种导电性接合垫结构，包括一基板，所述导电性接合垫结构还包括：
一柱状体支架，其包括一上表面、一下表面及一侧面，所述柱状体支架的上表面连接于所述基板上，且所述柱状体支架的上表面与所述柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一柱状体接合垫，其包括一上表面及一下表面，所述柱状体接合垫的上表面连接于所述柱状体支架的下表面上，且所述柱状体接合垫的上表面与所述柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行；
所述柱状体接合垫的上表面大于并突出于所述柱状体支架的下表面，所述柱状体接合垫的上表面未受到所述柱状体支架的下表面覆盖的部分与所述柱状体支架的侧面之间形成一用于容纳多余的异向性导电粒子的缓冲空间。
本实用新型还提供一种芯片接合垫结构，包括一基板及至少一芯片；所述芯片接合垫结构还包括：至少一第一导电性接合垫结构，所述第一导电性接合垫结构包括：
一第一柱状体支架，其包括一上表面、一下表面及一侧面，所述第一柱状体支架的上表面连接于所述基板上，且所述第一柱状体支架的上表面与所述第一柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一第一柱状体接合垫，其包括一上表面及一下表面，所述第一柱状体接合垫的上表面连接于所述第一柱状体支架的下表面上，且所述第一柱状体接合垫的上表面与所述第一柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行，所述第一柱状体接合垫的上表面大于并突出于所述第一柱状体支架的下表面，所述第一柱状体接合垫的上表面未受到所述第一柱状体支架的下表面覆盖的部分与所述第一柱状体支架的侧面之间形成一第一缓冲空间；
至少一第二导电性接合垫结构，包括：
一第二柱状体支架，其包括一上表面、一下表面及一侧面，所述第二柱状体支架的上表面连接于所述芯片上，且所述第二柱状体支架的上表面与所述第二柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一第二柱状体接合垫，其包括一上表面及一下表面，所述第二柱状体接合垫的上表面连接于所述第二柱状体支架的下表面上，且所述第二柱状体接合垫的上表面与所述第二柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行，所述第二柱状体接合垫的上表面大于并突出于所述第二柱状体支架的下表面，所述第二柱状体接合垫的上表面未受到所述第二柱状体支架的下表面覆盖的部分与所述第二柱状体支架的侧面之间形成一第二缓冲空间；以及
一用于接合所述基板与所述芯片的树脂层，所述树脂层包括多个导电粒子，其中部分所述导电粒子位于所述第一柱状体支架的下表面与所述第二柱状体支架的下表面之间，所述第一导电性接合垫结构与所述第二导电性接合垫结构电性连接，而另外部分所述导电粒子则分布于所述第一缓冲空间与所述第二缓冲空间内。
在本实用新型中，柱状体接合垫的上表面未受到柱状体支架的下表面覆盖的部分与柱状体支架的侧面之间形成一用于容纳多余的异向性导电粒子的缓冲空间，从而解决了现有技术中两个水平相邻接合垫之间导电粒子凝集在一起而造成短路的情形。
附图说明
图1A-1D为现有技术提供的接合芯片与基板的制程的剖面示意图。
图2为本实用新型较佳实施例提供的芯片接合垫结构的俯视示意图。
图3为本实用新型较佳实施例提供的芯片接合垫结构的剖面示意图。
图4为本实用新型较佳实施例提供的芯片接合垫结构变化型的剖面示意图。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
请参考图2及图3，图2为本实用新型较佳实施例提供的芯片接合垫结构的俯视示意图，而图3为本实用新型较佳实施例提供的芯片接合垫结构剖面示意图，即沿着图2中A-A’截线的剖面示意图。如图2及图3所示，本实用新型提供一芯片接合垫结构，可用于连接两个需要电性连接的物体，例如本实用新型较佳实施例中的芯片接合垫结构400，用以电性连接一芯片100与一基板200，而芯片接合垫结构400可属于玻璃覆晶式/玻璃上芯片(Chip on Glass，COG)，但不限于此，也可以应用于例如玻璃覆膜式/玻璃上薄膜(Film on Glass，FOG)或是印刷电路板覆膜式/印刷电路板上薄膜(Film on Printed Circuit Board，FOB)等。
芯片接合垫结构400包括至少一芯片100、一基板200、至少一导电性接合垫结构组500，以及一树脂层340，其中各导电性接合垫结构组500包括一第一导电性接合垫结构120，以及一与第一导电性接合垫结构120对应的第二导电性接合垫结构220，其结构详述如下。
第一导电性接合垫结构120包括一第一柱状体支架140以及一第一柱状体接合垫160，且第一柱状体支架140包括一上表面142、一下表面144及一侧面146，同样地，第一柱状体接合垫160包括一上表面162及一下表面164。
第一柱状体支架140的上表面142连接于基板200上，但不以此为限，而第一柱状体接合垫160的上表面162连接于第一柱状体支架140的下表面144上。上、下表面142、144在此就其相对位置定义，非绝对的位置。值得注意的是，第一柱状体支架140的上、下表面142、144的面积及形状实质上相同并彼此互相平行，两者的形状可以为各种矩形、多角形或是圆形，而由于第一柱状体支架140是一连接上、下表面142、144的长形柱状结构，其会根据上、下表面142、144的形状，而可以选择性的为一多角柱体或圆柱体，但也不以此为限。例如，第一柱状体支架140可以选择的是一般正统柱状体或是一以柱状体为基础的内削构造。与第一柱状体支架140类似，第一柱状体接合垫160的上、下表面162、164不论面积及形状，都实质上相同并且两两互相平行，两者的形状也可以为各种矩形、多角形或是圆形。而由于第一柱状体接合垫160是一连接上、下表面162、164的长形柱状结构，会依照上、下表面162、164的形状，成为一多角柱体或圆柱体，但也不以此为限。
值得注意的是，本实用新型较佳实施例中，第一柱状体支架140的下表面144对应于第一柱状体接合垫160的上表面162的中心，且第一柱状体接合垫160的上表面162大于并突出于第一柱状体支架140的下表面144，因此第一柱状体接合垫160的上表面162未受到第一柱状体支架140的下表面144所覆盖的部分与第一柱状体支架140的侧面146之间形成一第一缓冲空间180。此第一缓冲空间180较佳为位于两相垂直的第一柱状体支架140的侧面146与第一柱状体接合垫160的上表面162之间。
由于第一柱状体接合垫160的上表面162大于并突出于第一柱状体支架140的下表面144，因此，若将宽度定义为第一柱状体支架140任意部位垂直方向截面积中穿过中心点的最宽部份距离，第一柱状体支架140的宽度须小于该第一柱状体接合垫160的宽度。此外，第一柱状体支架140的高度须大于第一柱状体接合垫160的高度，如此一来方能形成较佳第一缓冲空间180。在本实用新型较佳实施例中，第一柱状体支架140的高度与第一柱状体接合垫160的高度之比实质上介于1与10之间。而第一柱状体支架140的宽度与第一柱状体接合垫160的宽度之比实质上介于0.5与0.925之间，然而第一柱状体支架140与第一柱状体接合垫1 60两者间高度之比与宽度之比皆不限于此。
第二导电性接合垫结构220与第一导电性接合垫结构120近似，也包括一柱状体支架、一柱状体接合垫，分别为第二柱状体支架240与第二柱状体接合垫260。第二柱状体支架240也包括一上表面242、一下表面244及一侧面246，而第二柱状体接合垫260则包括一上表面262及一下表面264。第二柱状体接合垫260通过第二柱状体支架240的上表面242连接于芯片100上，而第二柱状体接合垫260的上表面262连接于第二柱状体支架240的下表面244上。
与第一导电性接合垫结构120类似，第二柱状体支架240的上、下表面242、244以及第二柱状体接合垫260的上、下表面262、264，实质上各为相同的面积及形状，并各为彼此互相平行的平面，形状也可以为各种矩形、多角形或是圆形。而由于第二柱状体接合垫260同样是一连接上、下表面262、264的长形柱状结构，因此也会依照上、下表面262、264的形状，成为一多角柱体或圆柱体。此外，第二柱状体支架240的下表面244对应于第二柱状体接合垫260的上表面262的中心。基于第二柱状体接合垫260的上表面262大于并突出于第二柱状体支架240的下表面244的因素，第二柱状体接合垫260的上表面262中未受到第二柱状体支架240的下表面244覆盖的部分，即能与其相垂直的第二柱状体支架240的侧面246构成一第二缓冲空间280。
此外，为了形成较佳第二缓冲空间280，与第一导电性接合垫结构120相似，在第二导电性接合垫结构220中第二柱状体支架240的宽度须小于该第二柱状体接合垫260的宽度，且第二柱状体支架240的高度也须大于第二柱状体接合垫260的高度，而本实用新型较佳实施例中，第二柱状体支架240的高度与第二柱状体接合垫260的高度之比介于1与400之间，而第二柱状体支架240的宽度与第二柱状体接合垫260的宽度之比介于0.5与0.925之间，然而第二柱状体支架240与第二柱状体接合垫260两者间高度之比与宽度之比皆不限于此。值得注意的是，第二柱状体支架240与第二柱状体接合垫260两者间高度之比实质上大于或等于第一柱状体支架140与第一柱状体接合垫160两者间高度之比，也就是说上述两种高度之比可以为相同或不同数值。除此之外，本实用新型较佳实施例中第一柱状体支架140的高度须小于第二柱状体支架240的高度。
第一导电性接合垫结构120与第二导电性接合垫结构220在本实施例中属于构造形状近似但不相同的一对导电性接合垫结构组500，但不限于此，也可以为两两相同的导电性结构，例如连接芯片100与基板200的可以都是第一导电性接合垫结构120或两个基材都是由第二导电性接合垫结构220所连接的一对导电性接合垫结构组500。同样的，第一导电性接合垫结构120可以连接于芯片100或其它需要电性连接至相异物质的基材上，第二导电性接合垫结构220也可以连接于基板200或其它基材上。导电性接合垫结构组500中不论第一导电性接合垫结构120或第二导电性接合垫结构220皆可以由相同或不同导电的物体构成第一柱状体支架140、第一柱状体接合垫160、第二柱状体支架240以及第二柱状体接合垫260，例如铜等金属或其它金属以及任何导电的混合物。
由于树脂具有遇高温高压熔化并能重新塑形的特质，其为连接、缓冲两待连接基材常运用的胶材，而上述的树脂层340在本实用新型较佳实施例中则用以接合基板200与芯片100，树脂层340中包括多个导电粒子320，其中部分导电粒子320a经过重新塑形后，位于第一柱状体支架140的下表面144与第二柱状体支架240的下表面244之间，因此使第一导电性接合垫结构120与第二导电性接合垫结构220能通过导电粒子320a例如本实用新型较佳实施例中的异向性导电粒子作电性连接。而其余部分导电粒子320b则分布于第一缓冲空间180与第二缓冲空间280内，并为本实用新型较佳实施例中提供的导电性接合垫结构组500获得较宽阔的缓冲空间。
本创作实用新型较佳实施例之的变化型请参考第图4图，第图4图为本创作实用新型较佳实施例之的芯片接合垫结构变化型的剖面示意图。本创作实用新型较佳实施例之的变化型之的构造与本创作实用新型较佳实施例一样者，其标号沿用第图3图之的标号。上述提及第一柱状体支架140可以选择性的包括一内削的构造，同样地第二柱状体支架240也可以为一内削的柱状体。本实用新型较佳实施例的变化型中，第一柱状体支架140及第二柱状体支架240的内削构造，分别为一凹陷部148及一凹陷部248。当上、下表面142、144面积大于第一柱状体支架140中间任意一垂直方向截面的面积时，可以增加第一缓冲空间180的体积，同样地，当上、下表面242、244面积大于第二柱状体支架240中间任意一垂直方向截面的面积时，也会增加第二缓冲空间280的体积。本实用新型较佳实施例中，凹陷部148、248可以同时存在于导电性接合垫结构组500中的第一柱状体支架140及第二柱状体支架240，也可以选择性的在导电性接合垫结构组500中仅择第一柱状体支架140或第二柱状体支架240之一作内削的设计。
本实用新型提供一种导电性接合垫结构，由于较宽阔的缓冲空间，以解决现有技术中两个水平相邻接合垫之间导电粒子凝集在一起，影响两水平相邻的接合垫而造成的短路情形。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种导电性接合垫结构，包括一基板，其特征在于，所述导电性接合垫结构还包括：
一柱状体支架，其包括一上表面、一下表面及一侧面，所述柱状体支架的上表面连接于所述基板上，且所述柱状体支架的上表面与所述柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一柱状体接合垫，其包括一上表面及一下表面，所述柱状体接合垫的上表面连接于所述柱状体支架的下表面上，且所述柱状体接合垫的上表面与所述柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行；
所述柱状体接合垫的上表面大于并突出于所述柱状体支架的下表面，所述柱状体接合垫的上表面未受到所述柱状体支架的下表面覆盖的部分与所述柱状体支架的侧面之间形成一用于容纳多余的异向性导电粒子的缓冲空间。
2.如权利要求1所述的导电性接合垫结构，其特征在于，所述柱状体支架为一多角柱体或一圆柱体；所述柱状体接合垫为一多角柱体或一圆柱体。
3.如权利要求1所述的导电性接合垫结构，其特征在于，所述柱状体支架的高度大于所述柱状体接合垫的高度；所述柱状体支架的宽度小于所述柱状体接合垫的宽度。
4.如权利要求1所述的导电性接合垫结构，其特征在于，所述柱状体支架的下表面对应于所述柱状体接合垫的上表面的中心；所述柱状体支架的侧面与所述柱状体接合垫的上表面垂直。
5.如权利要求1所述的导电性接合垫结构，其特征在于，所述柱状体支架的侧面具有一凹陷部。
6.一种芯片接合垫结构，包括一基板及至少一芯片；其特征在于，所述芯片接合垫结构还包括：至少一第一导电性接合垫结构，所述第一导电性接合垫结构包括：
一第一柱状体支架，其包括一上表面、一下表面及一侧面，所述第一柱状体支架的上表面连接于所述基板上，且所述第一柱状体支架的上表面与所述第一柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一第一柱状体接合垫，其包括一上表面及一下表面，所述第一柱状体接合垫的上表面连接于所述第一柱状体支架的下表面上，且所述第一柱状体接合垫的上表面与所述第一柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行，所述第一柱状体接合垫的上表面大于并突出于所述第一柱状体支架的下表面，所述第一柱状体接合垫的上表面未受到所述第一柱状体支架的下表面覆盖的部分与所述第一柱状体支架的侧面之间形成一第一缓冲空间；
至少一第二导电性接合垫结构，包括：
一第二柱状体支架，其包括一上表面、一下表面及一侧面，所述第二柱状体支架的上表面连接于所述芯片上，且所述第二柱状体支架的上表面与所述第二柱状体支架的下表面的面积及形状实质上相同并彼此互相平行；以及
一第二柱状体接合垫，其包括一上表面及一下表面，所述第二柱状体接合垫的上表面连接于所述第二柱状体支架的下表面上，且所述第二柱状体接合垫的上表面与所述第二柱状体接合垫的下表面的面积及形状实质上相同并彼此互相平行，所述第二柱状体接合垫的上表面大于并突出于所述第二柱状体支架的下表面，所述第二柱状体接合垫的上表面未受到所述第二柱状体支架的下表面覆盖的部分与所述第二柱状体支架的侧面之间形成一第二缓冲空间；以及
一用于接合所述基板与所述芯片的树脂层，所述树脂层包括多个导电粒子，其中部分所述导电粒子位于所述第一柱状体支架的下表面与所述第二柱状体支架的下表面之间，所述第一导电性接合垫结构与所述第二导电性接合垫结构电性连接，而另外部分所述导电粒子则分布于所述第一缓冲空间与所述第二缓冲空间内。
7.如权利要求6所述的芯片接合垫结构，其特征在于，所述第一柱状体支架及所述第二柱状体支架为多角柱体或圆柱体；所述第一柱状体接合垫及所述第二柱状体接合垫为多角柱体或圆柱体。
8.如权利要求6所述的芯片接合垫结构，其特征在于，所述第一柱状体支架的高度小于所述第二柱状体支架的高度；所述第一柱状体支架的高度大于所述第一柱状体接合垫的高度；所述第二柱状体支架的高度大于所述第二柱状体接合垫的高度；所述第一柱状体支架的宽度小于所述第一柱状体接合垫的宽度，且所述第二柱状体支架的宽度小于所述第二柱状体接合垫的宽度。
9.如权利要求6所述的芯片接合垫结构，其特征在于，所述第一柱状体支架的下表面对应于所述第一柱状体接合垫的上表面的中心，且所述第二柱状体支架的下表面对应于所述第二柱状体接合垫的上表面的中心；所述第一柱状体支架的侧面与所述第一柱状体接合垫的上表面垂直，且所述第二柱状体支架的侧面与所述第二柱状体接合垫的上表面垂直。
10.如权利要求6所述的芯片接合垫结构，其特征在于，所述第一柱状体支架的侧面具有一凹陷部；所述第二柱状体支架的侧面具有一凹陷部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200920135070U CN201392897Y (zh) | 2009-02-25 | 2009-02-25 | 一种导电性接合垫结构及芯片接合垫结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200920135070U CN201392897Y (zh) | 2009-02-25 | 2009-02-25 | 一种导电性接合垫结构及芯片接合垫结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201392897Y true CN201392897Y (zh) | 2010-01-27 |
Family
ID=41599718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200920135070U Expired - Fee Related CN201392897Y (zh) | 2009-02-25 | 2009-02-25 | 一种导电性接合垫结构及芯片接合垫结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201392897Y (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105486333B (zh) * | 2015-11-19 | 2018-08-24 | 业成光电（深圳）有限公司 | 改善窄线距接合垫压合错位之感测器结构 |
| CN109087900A (zh) * | 2013-07-31 | 2018-12-25 | 迪睿合株式会社 | 各向异性导电膜及其制造方法 |
| TWI739287B (zh) * | 2014-10-28 | 2021-09-11 | 日商迪睿合股份有限公司 | 異向性導電膜、其製造方法及連接構造體 |
-
2009
- 2009-02-25 CN CN200920135070U patent/CN201392897Y/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109087900A (zh) * | 2013-07-31 | 2018-12-25 | 迪睿合株式会社 | 各向异性导电膜及其制造方法 |
| TWI739287B (zh) * | 2014-10-28 | 2021-09-11 | 日商迪睿合股份有限公司 | 異向性導電膜、其製造方法及連接構造體 |
| CN105486333B (zh) * | 2015-11-19 | 2018-08-24 | 业成光电（深圳）有限公司 | 改善窄线距接合垫压合错位之感测器结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5116440A (en) | Process for manufacturing multilayer printed wiring board | |
| US20090002950A1 (en) | Multi-layer electrically isolated thermal conduction structure for a circuit board assembly | |
| JP2009246258A (ja) | 半導体装置および製造方法 | |
| KR102634024B1 (ko) | 접속 구조체의 제조 방법 | |
| CN201392897Y (zh) | 一种导电性接合垫结构及芯片接合垫结构 | |
| JP2017188545A (ja) | インターポーザ付き電子部品 | |
| CN106318244A (zh) | 核层技术异方性导电胶膜 | |
| CN201888026U (zh) | 二组件基板的接合结构 | |
| JP2009069705A (ja) | 液晶表示装置の製造方法 | |
| JP2007042087A5 (zh) | ||
| TWI606466B (zh) | Nuclear layer technology anisotropic conductive film | |
| JP2004006417A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JP2009135447A (ja) | 回路接続方法 | |
| CN219107796U (zh) | 一种下沉式软硬结合线路板 | |
| JPH079906B2 (ja) | 半導体装置 | |
| CN210629970U (zh) | 一种用于机顶盒的高密度线路板 | |
| CN206584371U (zh) | 一种多层粘接形成的指纹识别模块 | |
| CN217740805U (zh) | 一种柔性电路板连接结构和电子设备 | |
| JP4572929B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| CN207603985U (zh) | 电路板 | |
| JPH0440277Y2 (zh) | ||
| JP2008112732A (ja) | 電極の接続方法 | |
| KR100766181B1 (ko) | 다층 이방성 도전 필름 | |
| CN205681694U (zh) | 金手指和电路板 | |
| KR100877264B1 (ko) | 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: CPT TECHNOLOGY (GROUP) CO., LTD. Free format text: FORMER OWNER: CPT DISPLAY TECHNOLOGY SHENZHEN LTD. Effective date: 20130703 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518000 SHENZHEN, GUANGDONG PROVINCE TO: 350000 FUZHOU, FUJIAN PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130703 Address after: 350000, No. 6 West Road, Mawei District, Fujian, Fuzhou Patentee after: CPT DISPLAY TECHNOLOGY (SHENZHEN)CO., LTD. Patentee after: Chunghwa Picture Tubes Ltd. Address before: 518000, Guangming hi tech Industrial Park, Shenzhen, Guangdong, No. 9, Ming Tong Road, Baoan District Patentee before: CPT Display Technology Shenzhen Ltd. Patentee before: Chunghwa Picture Tubes Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100127 Termination date: 20170225 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |