CN201349132Y - 静电保护电路及使用该电路的薄膜晶体管液晶显示面板 - Google Patents

Abstract

本实用新型公开了一种静电保护电路及使用该电路的薄膜晶体管液晶显示面板，涉及静电保护电路技术领域，为了解决现有技术中静电保护电路设计比较单一，一旦所述静电保护电路中的任意一个器件损坏将使整个静电保护电路失效的问题而设计；本实用新型提供的一种静电保护电路，包括：至少两个分支静电保护回路；所述至少两个分支静电保护回路相互连接，形成互补静电保护电路。采用本实用新型可以使得即使静电保护电路中的任意一个或者两个，甚至三个器件损坏仍能够正常工作，将产生的静电迅速、有效的均衡或者释放，从而大大提高了整个液晶显示面板的质量，本实用新型适用于液晶显示面板生产过程中所产生的静电的均衡或者释放。

Description

静电保护电路及使用该电路的薄膜晶体管液晶显示面板

技术领域

本实用新型涉及一种静电保护电路，尤其涉及一种薄膜晶体管液晶显示面板的静电保护电路及使用该电路的薄膜晶体管液晶显示面板。

背景技术

在TFT-LCD(薄膜晶体管液晶显示器)制造行业，静电问题直接影响生产的液晶显示面板的良品率。由于静电产生的方式多种多样，所以在TFT-LCD制造显示面板的过程中，很多工艺过程会产生高电压静电荷。例如：在进行摩擦工艺时，摩擦布和显示面板之间发生的摩擦会产生高压静电。由于高压静电电荷很可能击穿控制像素驱动的薄膜晶体管，导致像素驱动失效，使得液晶显示面板的品质较低劣，所以就要求在TFT-LCD制造显示面板的过程中，及时有效地将高压静电释放或者均衡。

在实现本实用新型的过程中，设计人发现现有技术中至少存在以下问题：

在TFT-LCD制造液晶显示面板过程中，为了降低高压静电对显示面板的影响，采用了静电保护电路对TFT-LCD制造液晶显示面板的过程产生的高压静电进行释放或者均衡。但是，现有的静电保护电路设计比较单一。一旦所述静电保护电路中的任意一个器件损坏将使整个静电保护电路失效，从而导致产生的静电不能迅速、有效的均衡或者释放，使得整个液晶显示面板的质量下降。

实用新型内容

本实用新型所要解决的技术问题在于提供了一种静电保护电路及使用该电路的薄膜晶体管液晶显示面板，能够更有效地释放或者均衡TFT-LCD面板在生产过程中产生的高电压的静电荷，从而降低或者避免静电问题引起的产品质量问题。

为了解决上述技术问题，本实用新型静电保护电路采用的技术方案为：

所述的静电保护电路，包括：至少两个分支静电保护回路；所述至少两个分支静电保护回路相互连接，形成互补静电保护电路。

进一步地，所述的分支静电保护电路为两个，分别为第一分支静电保护回路和第二分支静电保护回路；

其中，所述的第一分支静电保护回路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；其中，所述第一薄膜晶体管的漏极、栅极与所述第二薄膜晶体管的漏极相连，第二薄膜晶体管的源极与第三薄膜晶体管的漏极、栅极相连；第一薄膜晶体管和第三薄膜晶体管的源极与第二薄膜晶体管的栅极相连，形成一汇聚点；所述第一薄膜晶体管的栅极引出有第一连接线，所述第三薄膜晶体管的栅极引出有第二连接线；

所述的第二分支静电保护回路的结构与所述的第一分支静电保护回路的结构相同；

所述第一分支静电保护回路的汇聚点与所述第二分支静电保护回路的汇聚点相互连接；所述第一分支静电保护回路中第一薄膜晶体管的栅极引出的第一连接线与所述第二分支静电保护回路中第一薄膜晶体管的栅极引出的第一连接线相连；所述第一分支静电保护回路中第三薄膜晶体管的栅极引出的第二连接线与所述第二分支静电保护回路中第三薄膜晶体管的栅极引出的第二连接线相连；所述第一分支静电保护回路的第一薄膜晶体管的栅极与所述第一分支静电保护回路的汇聚点相连。

进一步地，所述的分支静电保护电路为两个，分别为第一分支静电保护回路和第二分支静电保护回路；

其中，所述第一分支静电保护回路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；其中，所述第一薄膜晶体管的漏极、栅极与所述第二薄膜晶体管的漏极相连，第二薄膜晶体管的源极与第三薄膜晶体管的漏极、栅极相连；第一薄膜晶体管和第三薄膜晶体管的源极与第二薄膜晶体管的栅极相连；

所述第二分支静电保护回路包括第四薄膜晶体管和第五薄膜晶体管；其中，所述第四薄膜晶体管的栅极、漏极与所述第五薄膜晶体管的漏极相连，所述第五薄膜晶体管的栅极、源极与所述第四薄膜晶体管的源极相连；

所述第一薄膜晶体管的源极、第三薄膜晶体管的源极和所述第二薄膜晶体管的栅极相连后，再与所述第四薄膜晶体管的栅极、漏极和所述第五薄膜晶体管的漏极相连；

所述第一薄膜晶体管的栅极和所述第四薄膜晶体管的栅极相连并引出有第一连接线，所述第三薄膜晶体管的栅极和所述第五薄膜晶体管的栅极相连并引出有第二连接线。

本实用新型薄膜晶体管液晶显示面板采用的技术方案为：包括：

一基板；

一组栅极信号线，形成于所述基板之上；

一组数据信号线，形成于所述基板之上；

一栅极信号线短路环，形成于所述基板之上；

一数据信号线短路环，形成于所述基板之上；该显示面板，还包括：如上所述的任意一个静电保护电路；

所述静电保护电路连接在所述栅极信号线与所述栅极信号线短路环之间；

和/或，所述静电保护电路连接在所述数据信号线与所述数据信号线短路环之间。

本实用新型提供的静电保护电路及使用该电路的薄膜晶体管液晶显示面板，通过将至少两个分支静电保护回路相互连接，形成互补静电保护电路，这样使得即使所述的静电保护回路中的一个或者两个，甚至三个器件损坏仍能够通过另一个静电保护回路进行正常工作，将产生的静电迅速、有效的均衡或者释放。与现有技术相比，本实用新型大大降低了高压静电电荷击穿控制像素驱动的薄膜晶体管的概率，提高了整个液晶显示面板的质量。

附图说明

图1为本实用新型提供的一种静电保护电路图；

图2为本实用新型实施例提供的静电保护电路在第一薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图3为本实用新型实施例提供的静电保护电路在第二薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图4为本实用新型实施例提供的静电保护电路在第四薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图5为本实用新型实施例提供的静电保护电路在第四薄膜晶体管和第五薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图6为本实用新型实施例提供的静电保护电路在第一薄膜晶体管和第五薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图7为本实用新型实施例提供的静电保护电路在第一薄膜晶体管和第二薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图8为本实用新型实施例提供的静电保护电路在第二薄膜晶体管和第三薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图9为本实用新型实施例提供的静电保护电路在第二薄膜晶体管和第五薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图10为本实用新型实施例提供的静电保护电路在第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管出现异常的情况下的静电释放或者均衡电路图；

图11为本实用新型提供的另一种静电保护电路图。

具体实施方式

下面结合附图对本实用新型提供的一种静电保护电路进行详细描述。以下实施例都以静电保护电路连接在所述栅极信号线与所述栅极信号线短路环之间为例。

如图1所示，为本实用新型提供的一种静电保护电路；该电路包括：至少两个分支静电保护回路；所述至少两个分支静电保护回路相互连接，形成互补静电保护电路。所述的分支静电保护电路为两个，分别为第一分支静电保护回路和第二分支静电保护回路。

通过将至少两个分支静电保护回路相互连接，形成互补静电保护电路，这样使得即使所述的静电保护回路中的一个或者两个，甚至三个器件损坏仍能够通过另一个静电保护回路进行正常工作，将产生的静电迅速、有效的均衡或者释放。

进一步地，所述第一分支静电保护回路包括第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3；其中，所述第一薄膜晶体管T1的漏极、栅极与所述第二薄膜晶体管T2的漏极相连，第二薄膜晶体管T2的源极与第三薄膜晶体管T3的漏极、栅极相连；第一薄膜晶体管T1和第三薄膜晶体管T3的源极与第二薄膜晶体管T2的栅极相连；

所述第二分支静电保护回路包括第四薄膜晶体管T4和第五薄膜晶体管T5；其中，所述第四薄膜晶体管T4的栅极、漏极与所述第五薄膜晶体管T5的漏极相连，所述第五薄膜晶体管T5的栅极、源极与所述第四薄膜晶体管T4的源极相连；

所述第一薄膜晶体管T1的源极、第三薄膜晶体管T3的源极和所述第二薄膜晶体管T2的栅极相连后，再与所述第四薄膜晶体管T4的栅极、漏极和所述第五薄膜晶体管T5的漏极相连；

所述第一薄膜晶体管T1的栅极和所述第四薄膜晶体管T4的栅极相连并引出有第一连接线，所述第三薄膜晶体管T3的栅极和所述第五薄膜晶体管T5的栅极相连并引出有第二连接线。

还需要注意的是，本实用新型实施例中所述的第二分支静电保护回路的结构可以与所述的第一分支静电保护回路相同，如图11所示。

其中，所述的分支静电保护电路为两个，分别为第一分支静电保护回路和第二分支静电保护回路；

其中，所述的第一分支静电保护回路包括第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3；其中，所述第一薄膜晶体管T1的漏极、栅极与所述第二薄膜晶体管T2的漏极相连，第二薄膜晶体管T2的源极与第三薄膜晶体管T3的漏极、栅极相连；第一薄膜晶体管T1和第三薄膜晶体管T3的源极与第二薄膜晶体管T2的栅极相连，形成一汇聚点C；所述第一薄膜晶体管T1的栅极引出有第一连接线，所述第三薄膜晶体管T3的栅极引出有第二连接线；

所述的第二分支静电保护回路的结构与所述的第一分支静电保护回路的结构相同；

所述第一分支静电保护回路的汇聚点C与所述第二分支静电保护回路的汇聚点C′相互连接；所述第一分支静电保护回路中第一薄膜晶体管T1的栅极引出的第一连接线与所述第二分支静电保护回路中第一薄膜晶体管T1′的栅极引出的第一连接线相连；所述第一分支静电保护回路中第三薄膜晶体管T3的栅极引出的第二连接线与所述第二分支静电保护回路中第三薄膜晶体管T3′的栅极引出的第二连接线相连；所述第一分支静电保护回路的第一薄膜晶体管T1的栅极与所述第一分支静电保护回路的汇聚点C相连。

在本实施例中，所述的第一薄膜晶体管可以由一个薄膜晶体管组成，来完成开关功能；应当理解的是，所述的第一薄膜晶体管也可以由至少两个薄膜晶体管组成，来完成开关功能。此时，所述的至少两个薄膜晶体管可以并联，也可以串联，还可以并串混联，从而完成第一薄膜晶体管的开关作用。

同理，所述的第二薄膜晶体管、所述的第三薄膜晶体管、所述的第四薄膜晶体管和所述的第五薄膜晶体管都可以按照上述方式进行组合连接，完成其开关作用。

还需要注意的是，本实用新型实施例提到的所述的静电保护电路，包括至少两个分支静电保护回路；所述至少两个分支静电保护回路相互连接，形成互补静电保护电路。应当理解的是，本实用新型的静电保护电路可以根据实际电路的设计需要，将三个或者更多的分支静电保护回路相互连接，从而形成互补的静电保护电路。

以下对如图1所示的静电保护电路的工作过程进行详细说明；

当所述第一连接线通过节点A接栅极信号线，所述第二连接线通过节点B接栅极信号线短路环，且所述节点A处产生高压静电荷时，节点A处的高压静电会迅速通过第一连接线开启T1、T4栅极，T1、T4栅极都将处于打开状态；静电荷将从T1、T4漏极流向源极，此时流向T1源极或者T4漏极的静电荷将开启T2栅极；流向T4源极的静电荷将开启T5栅极，此时部分静电荷被均衡或被释放；T2和T5栅极处于打开状态，流向T2漏极静电荷将继续流向源极；流向T5漏极静电荷将流向T5源极从而均衡和释放部分静电荷；流向T2源极静电荷将继续开启T3栅极，部分T2源极处静电荷被均衡或者释放；T3源极处静电荷将流向漏极从而均衡或者释放，从而完成了全部放电过程。

当节点B接栅极信号线，节点A接栅极信号线短路环时，节点B处产生高压静电荷时，节点B处的高压静电会迅速通过第二连接线开启T3、T5栅极，T3、T5栅极都将处于打开状态，此时工作情况与上述图1中的流程完全一样，此处不再赘述。

如图2所示，为本实用新型实施例提供的静电保护电路在第一薄膜晶体管或者第三薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环时，A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为T1或者T3；以下以损坏T1为例进行详细说明，其静电保护电路如图2所示。

因为节点A处产生高压静电荷，此时高压静电会迅速开启T4栅极，T4栅极将处于打开状态，静电荷将从T4漏极流向源极，此时流向T4漏极静电荷将开启T2栅极，流向T4源极静电荷将开启T5栅极，部分静电荷均衡或释放，T2和T5栅极处于打开状态，流向T2漏极静电荷将继续流向源极，流向T5漏极静电荷将继续流向T5源极，从而均衡和释放部分静电荷；流向T2源极静电荷将继续开启T3栅极，部分T2源极处静电荷被均衡或者释放；T3源极处静电荷将流向漏极从而均衡或者释放，从而完成了全部放电过程；照常完成一个双静电保护回路的静电保护电路。

如图3所示，为本实用新型实施例提供的静电保护电路在第二薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环，节点A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为薄膜晶体管T2；

因为节点A处产生高压静电荷，其静电保护电路如图3所示，此时高压静电会迅速开启T1、T4栅极，T1、T4栅极都将处于打开状态，静电荷将从T1、T4漏极流向源极；流向T4源极的静电荷将开启T5栅极，部分静电荷均衡或释放；T5栅极处于打开状态，流向T5漏极静电荷将流向T5源极从而均衡和释放部分静电荷。此时，流向T5源极的静电荷流向T3栅极，开启T3；T3源极处静电荷将流向漏极从而均衡或者释放，从而完成了全部放电过程；照常完成一个双静电保护回路的静电保护电路。

如图4所示，为本实用新型实施例提供的静电保护电路在第四薄膜晶体管或者第五薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环，节点A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为T4或者T5。以下通过损坏薄膜晶体管为T4为例进行说明。

因为节点A处产生高压静电荷，其静电保护电路如图4所示，此时节点A点的高压静电会迅速开启T1，T1栅极将处于打开状态，静电荷将从T1漏极流向源极，此时流向T1源极静电荷将开启T2栅极，T2栅极处于打开状态，流向T2漏极静电荷将继续流向源极，流向T2源极静电荷将继续开启T3栅极与T5栅极，部分T2源极处静电荷被均衡或者释放；此时，T3源极处静电荷将流向漏极从而均衡或者释放，T5源极处静电荷将流向漏极从而均衡或者释放，从而完成了全部放电过程。

如图5所示，为本实用新型实施例提供的静电保护电路在第四薄膜晶体管和第五薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环，节点A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为T4和T5两个薄膜晶体管失效；

因为节点A处产生高压静电荷，其静电保护电路如图5所示，此时高压静电会迅速开启T1，T1栅极都将处于打开状态，静电荷将从T1漏极流向源极，此时流向T1源极将开启T2栅极，T2栅极处于打开状态，流向T2漏极静电荷将继续流向源极，流向T2源极静电荷将继续开启T3栅极，部分T2源极处静电荷被均衡或者释放；T3源极处静电荷将流向漏极从而均衡或者释放，从而完成了全部放电过程。

如图6所示，为本实用新型实施例提供的静电保护电路在第一薄膜晶体管和第五薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环，节点A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为T1和T5两个薄膜晶体管失效；

因为节点A处产生高压静电荷，其静电保护电路如图6所示，此时高压静电会迅速开启T4栅极，T4栅极将处于打开状态，静电荷将从T4漏极流向源极；此时流向T4漏极静电荷将开启T2栅极，T2栅极处于打开状态，流向T2漏极静电荷将继续流向源极，流向T2源极静电荷将继续开启T3栅极，部分T2源极处静电荷被均衡或者释放；T3源极处静电荷将流向漏极从而均衡或者释放，从而完成了全部放电过程；

如图7所示，为本实用新型实施例提供的静电保护电路在第一薄膜晶体管和第二薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环，节点A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为T1和T2两个薄膜晶体管失效；

因为节点A处产生高压静电荷，其静电保护电路如图7所示，此时高压静电会迅速开启T4栅极，T4栅极都将处于打开状态，静电荷将从T4漏极流向源极；流向T4源极的静电荷将开启T5栅极，部分静电荷均衡或释放；T5栅极处于打开状态，流向T5漏极静电荷将继续流向T5源极从而均衡和释放部分静电荷，流向T5源极的静电荷将开启T3栅极，T3源极处静电荷将流向漏极从而均衡或者释放，从而完成了全部放电过程。

如图8所示，为本实用新型实施例提供的静电保护电路在第二薄膜晶体管和第三薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环，节点A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为T2和T3两个薄膜晶体管失效

因为节点A处产生高压静电荷，其静电保护电路如图8所示，此时高压静电会迅速开启T1、T4栅极，T1、T4栅极都将处于打开状态，静电荷将从T1、T4漏极流向各自的源极；此时，流向T4源极将开启T5栅极，部分静电荷均衡或释放，T5栅极处于打开状态，流向T5漏极静电荷将继续流向T5源极从而均衡和释放部分静电荷，从而完成了全部放电过程。

如图9所示，为本实用新型实施例提供的静电保护电路在第二薄膜晶体管和第五薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环，节点A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为T2和T5两个薄膜晶体管失效。

因为节点A处产生高压静电荷，其静电保护电路如图9所示，此时高压静电会迅速开启T1、T4栅极，T1、T4栅极都将处于打开状态，静电荷将从T1、T4漏极流向各自的源极；其中，流向T4源极的静电荷将开启T3栅极，T3源极处静电荷将有T3源极流向漏极从而均衡和释放部分静电荷，从而完成了全部放电过程。

如图10所示，为本实用新型实施例提供的静电保护电路在第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管出现异常的情况下的静电释放或者均衡电路。

当节点A接栅极信号线，节点B接栅极信号线短路环，节点A处产生高压静电荷，并且此时发生了局部静电回路失效或者破损，损坏为T1、T2、T3三个薄膜晶体管失效

因为节点A处产生高压静电荷，其静电保护电路如图10所示，此时高压静电会迅速开启T4栅极，T4栅极将处于打开状态，静电荷将从T4漏极流向源极，流向T4源极的静电荷将开启T5栅极，T5源极的静电荷流向其漏极，使得部分静电荷均衡或释放，从而完成了全部放电过程。

在所述静电保护电路的实际应用过程中，以上所述的静电保护电路可以应用在薄膜晶体管液晶显示面板中。因此，本实用新型提供了一种薄膜晶体管液晶显示面板；该显示面板包括：一基板；一组栅极信号线，形成于所述基板之上；一组数据信号线，形成于所述基板之上；一栅极信号线短路环，形成于所述基板之上；一数据信号线短路环，形成于所述基板之上；

该显示面板，还包括：以上所述的静电保护电路；所述静电保护电路连接在所述栅极信号线与所述栅极信号线短路环之间；和/或，所述静电保护电路连接在所述数据信号线与所述数据信号线短路环之间。

本实用新型提供的静电保护电路及使用该电路的薄膜晶体管液晶显示面板，通过将至少两个分支静电保护回路相互连接，形成互补静电保护电路，这样使得即使所述的静电保护回路中的一个或者两个，甚至三个器件损坏，剩下的薄膜晶体管仍会组成双静电保护电路或者单静电保护电路，从而仍可正常进行静电保护作用，将产生的静电迅速、有效的均衡或者释放。与现有技术相比，本实用新型大大降低了高压静电电荷击穿控制像素驱动的薄膜晶体管的概率，提高了整个液晶显示面板的质量。

以上所述，仅为本实用新型的具体实施方式，本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。

Claims (4)

1、一种静电保护电路，其特征在于，包括：至少两个分支静电保护回路；所述至少两个分支静电保护回路相互连接，形成互补静电保护电路。

2、根据权利要求1中所述的静电保护电路，其特征在于，所述的分支静电保护电路为两个，分别为第一分支静电保护回路和第二分支静电保护回路；

其中，所述的第一分支静电保护回路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；其中，所述第一薄膜晶体管的漏极、栅极与所述第二薄膜晶体管的漏极相连，第二薄膜晶体管的源极与第三薄膜晶体管的漏极、栅极相连；第一薄膜晶体管和第三薄膜晶体管的源极与第二薄膜晶体管的栅极相连，形成一汇聚点；所述第一薄膜晶体管的栅极引出有第一连接线，所述第三薄膜晶体管的栅极引出有第二连接线；

所述的第二分支静电保护回路的结构与所述的第一分支静电保护回路的结构相同；

所述第一分支静电保护回路的汇聚点与所述第二分支静电保护回路的汇聚点相互连接；所述第一分支静电保护回路中第一薄膜晶体管的栅极引出的第一连接线与所述第二分支静电保护回路中第一薄膜晶体管的栅极引出的第一连接线相连；所述第一分支静电保护回路中第三薄膜晶体管的栅极引出的第二连接线与所述第二分支静电保护回路中第三薄膜晶体管的栅极引出的第二连接线相连；所述第一分支静电保护回路的第一薄膜晶体管的栅极与所述第一分支静电保护回路的汇聚点相连。

3、根据权利要求1中所述的静电保护电路，其特征在于，所述的分支静电保护电路为两个，分别为第一分支静电保护回路和第二分支静电保护回路；

其中，所述第一分支静电保护回路包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；其中，所述第一薄膜晶体管的漏极、栅极与所述第二薄膜晶体管的漏极相连，第二薄膜晶体管的源极与第三薄膜晶体管的漏极、栅极相连；第一薄膜晶体管和第三薄膜晶体管的源极与第二薄膜晶体管的栅极相连；

所述第二分支静电保护回路包括第四薄膜晶体管和第五薄膜晶体管；其中，所述第四薄膜晶体管的栅极、漏极与所述第五薄膜晶体管的漏极相连，所述第五薄膜晶体管的栅极、源极与所述第四薄膜晶体管的源极相连；

所述第一薄膜晶体管的源极、第三薄膜晶体管的源极和所述第二薄膜晶体管的栅极相连后，再与所述第四薄膜晶体管的栅极、漏极和所述第五薄膜晶体管的漏极相连；

所述第一薄膜晶体管的栅极和所述第四薄膜晶体管的栅极相连并引出有第一连接线，所述第三薄膜晶体管的栅极和所述第五薄膜晶体管的栅极相连并引出有第二连接线。

4、一种薄膜晶体管液晶显示面板，包括：

一基板；

一组栅极信号线，形成于所述基板之上；

一组数据信号线，形成于所述基板之上；

一栅极信号线短路环，形成于所述基板之上；

一数据信号线短路环，形成于所述基板之上；其特征在于，还包括：如权利要求1至3中任意一项所述的静电保护电路；

所述静电保护电路连接在所述栅极信号线与所述栅极信号线短路环之间；

和/或，所述静电保护电路连接在所述数据信号线与所述数据信号线短路环之间。

Images