CN1612004A - 阵列基板及平面显示装置 - Google Patents

Abstract

本发明提供一种能够防止薄膜晶体管发生静电破坏的液晶显示装置。用分断部对每一像素(5)将栅极电极配线(11)分断。将被分断部分断后的栅极电极配线(11)的端部间，用与层间绝缘膜上的信号电极配线(13)相同材料的导电膜(42)进行电气连接。使栅极电极配线(11)的长度在每一个像素(5)中缩短。通过使带电的玻璃基板(3)进行工作，能对栅极电极配线(11)与多晶硅半导体层(22)之间的栅极绝缘层上的电压的上升进行抑制。能防止栅极绝缘层的静电破坏。

Description

阵列基板及平面显示装置

技术领域

本发明涉及具有开关元件的阵列基板及平面显示装置。

背景技术

以往，作为这种平面显示装置的有源矩阵型的液晶显示装置，由于在具有大的表面积的透光性基板上能以较低的温度均匀性良好地形成半导体活性层，故作为显示像素的开关元件能使用非晶质硅的薄膜晶体管。又，在最近，不仅是显示像素的开关元件、即使周边的驱动用电路元件也使用形成在同一玻璃基板上的薄膜晶体管。并且，作为该薄膜晶体管，已知有：使用将比非晶质硅的薄膜晶体管的场效应移动度更大的多晶硅用于半导体活性层的多晶硅薄膜晶体管的结构(例如，参照专利文献1：日本专利特开2000-187248号公报(第4～6页，图1～图3))。

但是，在上述的液晶显示装置中，由于使用绝缘物的玻璃作为透光性基板，故因该透光性基板的带电引起的元件的静电破坏使合格率大大降低而成为生产上的问题。另外，由于近年使用的透光性基板作成大型化，该透光性基板的带电量增大，成为该透光性基板的静电破坏越来越大的问题。

例如，将带电的透光性基板从接地的载物台上用支杆等抬起、或载置在突出的衬垫上时，支杆及衬垫上的部分和在与这些支杆及衬垫上以外的部分，因接地状况的不同而产生电荷的再分配，在位于支杆及衬垫上的部分的透光性基板上，有时与载物台接地时相比要施加数十倍以上的电压。

尤其，在透光性基板上的孤立的小的多晶硅的图案上形成有栅极绝缘膜、在该栅极绝缘膜上形成长的栅极电极配线、在这些多晶硅的图案与栅极电极配线之间形成电容的情况下，如上所述，对用支杆等将透光性基板抬起、并产生电荷的再分配的情况下，影响特别大。因此，在这些栅极电极配线与多晶硅之间存在静电破坏、即发生薄膜晶体管的静电破坏的可能性高的问题。

发明内容

本发明是鉴于上述问题而作成的，其目的在于，提供能防止发生薄膜晶体管的静电破坏的阵列基板及平面显示装置。

本发明的阵列基板，具有：透光性基板；设在该透光性基板上的开关元件；具有被分断的分断部并与所述开关元件连接的电极配线；设在与该电极配线不同的层上，并将该电极配线上的所述分断部间电气连接的导电部。

并且，在与透光性基板上的开关元件连接的电极配线不同的层上设有导电部，用该导电部将电极配线的被分断的分断部之间电气连接。其结果是，通过使带电的透光性基板工作，由于能抑制电极配线下的电压的上升，故能防止开关元件的静电破坏。

发明的效果

采用本发明，在与透光性基板上的开关元件连接的电极配线不同的层上设有导电部，由于用该导电部将电极配线的分断部进行电气连接，通过使带电的透光性基板工作，能抑制电极配线下方的电压的上升，故能防止开关元件的静电破坏。

附图说明

图1是表示本发明的平面显示装置的第1实施形态的一部分的说明平面图。

图2是表示同上平面显示装置的一部分的说明平面图。

图3是表示同上平面显示装置的说明剖视图。

图4是表示本发明第2实施形态的平面显示装置的说明平面图。

图5是表示同上平面显示装置的说明剖视图。

图6是表示本发明第3实施形态的平面显示装置的说明平面图。

图7是表示同上平面显示装置的说明剖视图。

图8是表示以往的平面显示装置的一部分的说明平面图。

图9是表示将同上平面显示装置与载物台上接地状态下的等效电路的说明图。

图10是表示将同上平面显示装置以用可动式支杆从载物台上抬起后状态的等价电路的说明图。

图11是表示同上平面显示装置的栅极电极配线的长度与在载物台上抬起前后的栅极电极配线的电位差的关系的曲线图。

具体实施方式

以下参照图1～图3对本发明的液晶显示装置的第1实施形态的结构进行说明。

在图1～图3中，1是作为平面显示装置的液晶显示装置1，该液晶显示装置1是顶栅极型多晶硅薄膜晶体管(Thin Film Transistor：TFT)方式的逆参差式。又，该液晶显示装置1是有源矩阵型，具有作为薄膜晶体管基板的大致矩形的平板状的阵列基板2。该阵列基板2具有作为大致透明的矩形平板状的透明绝缘基板的透光性基板即玻璃基板3。在该玻璃基板3的作为一主面的表面上的中央部上，形成有显示图像的矩形的显示区域4。在该显示区域4上，矩阵状配置着作为显示点的多个像素5。

另外，在玻璃基板3的显示区域4上，沿该玻璃基板3的宽度方向配设着作为扫描线的电极配线即多条栅极电极配线11。这些栅极电极配线11，向玻璃基板3的横方向被等间隔地平行地分开。又，在这些栅极电极配线11之间，沿玻璃基板3的横方向分别配设着作为辅助电容配线的电极配线即多条公共电容配线12。这些公共电容配线12，向玻璃基板3的横方向被等间隔地平行地分开。

又，在玻璃基板3的表面上，沿该玻璃基板3的纵方向配设着作为信号线的信号电极配线13。这些信号电极配线13向玻璃基板3的纵方向被等间隔地平行地分开。并且，这些多个信号电极配线13的每一个用与栅极电极配线11和公共电容配线12的各配线相同的材料形成。另外，这些多个栅极电极配线11、公共电容配线12和信号电极配线13的每一配线，在每像素5中重复地被配线成格子状。

另一方面，在玻璃基板3的表面上，将用硅氮化膜或氧化硅膜等构成的未图示的底涂层进行层叠而成膜。在该底涂层上，将作为显示像素的开关元件即像素晶体管的薄膜晶体管21配设在作为像素构成要素的各像素5中。这些薄膜晶体管21具有在底涂层上所形成的作成多结晶半导体层的多晶硅薄膜的多晶硅半导体层22。

该多晶硅半导体层22是用受激准分子激光束溶解结晶化的退火将作为非晶质半导体的无定形硅(a-Si)作成的多晶硅(p-Si)。又，该多晶硅半导体层22是薄膜晶体管21用的半导体层图案，具有设置在该多晶硅半导体层22的中央部上作为通道区域的半导体活性层23。在该半导体活性层23的两侧分别设置具有作为源极区域和漏极区域功能的电阻接触区24。

并且，在包含各薄膜晶体管21的半导体活性层23和电阻接触区24的各个的底涂层上，将具有绝缘性的硅氧化膜即作为栅极绝缘膜的栅极绝缘层31进行层叠而成膜。该栅极绝缘层31用由等离子化学蒸镀(CVD)法进行成膜的氧化硅膜构成。

另外，在与各薄膜晶体管21的半导体活性层23相对的栅极绝缘层31上，将栅极电极配线11进行层叠而成膜。这些栅极电极配线11向半导体活性层23的长度方向分开地配设着。又，这些栅极电极配线11的每一条隔着栅极绝缘层31在各薄膜晶体管21的半导体活性层23上相对配置。

这里，在这些栅极电极配线11上，分别形成有作为将这些各栅极电极配线11部分地分断并进行电气切断的分割部的多个分断部32。这些分断部32与各像素5的每一个对应地被设置在这些各像素5的薄膜晶体管21之间。又，这些分断部32的每一个沿各栅极电极配线11的宽度方向设置。因此，各栅极电极配线11在多个像素5的每一个被分断部32分断，使每个像素5的栅极电极配线11的长度缩短。

另一方面，在与栅极电极配线11离开的栅极绝缘层31上，设有作为积蓄辅助电容的像素辅助电容的蓄积电容34。该蓄积电容34具有在栅极绝缘层31上进行层叠而成膜的公共电容配线12。该公共电容配线12相对栅极电极配线11被电气绝缘，相对这些各栅极电极配线11平行配设。这里，这些公共电容配线12是在与栅极电极配线11同一个工序中用相同材料形成。

并且，在包含这些公共电容配线12和栅极电极配线11的栅极绝缘层31上，将层间绝缘膜35进行层叠而成膜。该层间绝缘膜35由用等离子CVD法形成的氮化硅和氧化硅的层叠膜构成。另外，在这些层间绝缘膜35和栅极绝缘膜31上，开口设有作为贯通这些层间绝缘膜35和栅极绝缘膜31的每一个的导通部的多个接触孔36、37。

这里，这些接触孔36、37被设置在位于薄膜晶体管21的栅极电极配线11的两侧上的、该薄膜晶体管21的各电阻接触区24上。并且，这些接触孔36、37分别与薄膜晶体管21的电阻接触区24连通地进行开口。

并且，在包含与各薄膜晶体管21的一方的电阻接触区24连通的接触孔36的层间绝缘膜35上叠层设置作为该薄膜晶体管21的源极电极发挥功能的信号电极配线13。该信号电极配线13通过接触孔36与薄膜晶体管21的一方的电阻接触区24电气连接地进行导通。

又，在包含与各薄膜晶体管21的另一方的电阻接触区24连通的接触孔37的层间绝缘膜35上叠层设置具有导电性的作为信号电极的漏极电极41。该漏极电极41与蓄积电容34的公共电容配线12相对，并通过层间绝缘膜35在与公共电容配线12之间积蓄辅助电容。又，该漏极电极41与信号电极配线13在同一层上以同一工序，用相同的材料形成。这里，利用这些信号电极配线13、漏极电极41、多晶硅半导体层22、栅极电极配线11、栅极绝缘层31和层间绝缘膜35构成各薄膜晶体管21。

另一方面，在位于各栅极电极配线11上的各分断部32的两侧上的层间绝缘膜35上，分别开口形成有与被分断的各栅极电极配线11的端部连通的未图示的一对接触孔38、39。并且，在包含这一对接触孔38、39的层间绝缘膜35上，将有导电性的作为岛状的导电部的导电膜42层叠成膜。这些导电膜42通过接触孔38、39使被分断部32分断的栅极电极配线11的端部间进行电气连接。因此，如图3中用虚线所示，这些导电膜42在接触孔38、39内和层间绝缘膜35上成一整体地成膜形成，其剖面大致为“T”字状。

也就是说，这些各栅极电极配线11是将这些各栅极电极配线11的一部分用导电膜42延长地连接着。另外，这些导电膜42与信号电极配线13在同一层上以同一工序，用相同的材料层叠形成。即，这些导电膜42用形成信号电极配线13的材料形成。

另一方面，在包含这些信号电极配线13和漏极电极41的层间绝缘膜35上，将作为保护膜的保护层43进行层叠而成膜。在该保护层43上，开口设有作为贯通该保护层43的导通部的接触孔44。该接触孔44与薄膜晶体管21的漏极电极41连通地进行开口。

并且，在包含该接触孔44的保护层43上，将作为ITO薄膜的透明像素电极45进行层叠而成膜。该透明像素电极45通过接触孔44与漏极电极41电气连接地进行导通。又，该透明像素电极45通过各个保护层43和层间绝缘膜35，被设置在与公共电容配线12相对的位置上。这里，该透明像素电极45由设有该透明像素电极45的像素5内的薄膜晶体管21控制。另外，在包含该透明像素电极45的保护层43上，将取向膜46进行层叠而成膜。

另一方面，在阵列基板2的表面上，相对地配设有矩形平板状的对向基板51。该对向基板51具有作为矩形平板状的透明绝缘基板的透光性基板即玻璃基板52。在该玻璃基板52上的与阵列基板2相对的一侧的作为一主面的表面上，层叠着将1组色单位例如红(R)、绿(G)、蓝(B)的3个点重复地配置而构成的色层即多个彩色滤色片53。这些彩色滤色片53设置成在使对向基板51与阵列基板2相对时分别与该阵列基板2的各像素5相对。

又，在这些彩色滤色片53的表面上，层叠地设置着矩形平板状的对向电极54。该对向电极54是在使对向基板51的表面与阵列基板2的表面相对时，与该阵列基板2的玻璃基板3的显示区域4整体相对的矩形的电极。另外，在该对向电极54的表面上，将取向膜55进行层叠成膜。

并且，在该对向基板51上，在将该对向基板51的取向膜55与阵列基板2的取向膜46相对的状态下，安装阵列基板2。即，该阵列基板2的透明像素电极45，与对向基板51的对向电极54相对地配设。另外，作为光调制层的液晶层，将液晶56夹入插在这些对向基板51的取向膜55与阵列基板2的取向膜46之间并密封。

接着对上述第1实施形态的阵列基板的制造方法进行说明。

首先，在将底涂层层叠在玻璃基板3上后，用等离子CVD法将未图示的无定形硅膜在该底涂层上进行成膜。

然后，将受激准分子激光束照射该无定形硅膜并进行激光退火，将该无定形硅膜进行受激准分子激光溶解结晶化而作成多晶硅薄膜。

接着，通过利用光刻工序和蚀刻工序的图案成型，将该多晶硅薄膜形成构成各薄膜晶体管21的多晶硅半导体层22的多晶硅的岛图案。

另外，用等离子CVD法将栅极绝缘层31形成在包含该多晶硅的岛图案的底涂层上。

然后，将未图示的栅极电极配线金属膜层叠在该栅极绝缘层31上而进行成膜后，在光刻工序和蚀刻工序中将该栅极电极配线金属层形成图案而分别形成栅极电极配线11和公共电容配线12。这时，在该栅极电极配线11上分别形成多个分断部32。

接着，将该栅极电极配线11作为掩膜，在用离子注入等方法将掺杂剂注入在各薄膜晶体管21的多晶硅半导体层22中的成为各电阻接触区24的部分后，用热处理等方法使该掺杂剂活性化且低电阻化而形成各薄膜晶体管21的电阻接触区24。

然后，用等离子CVD法将层间绝缘膜35形成在包含栅极电极配线11和公共电容配线12的栅极绝缘层31上。

接着，在光刻工序和蚀刻工序中，分别形成与各薄膜晶体管21的电阻接触区24分别连通的接触孔36、37和与被各分断部32分断的各栅极电极配线11的端部分别连通的接触孔38、39。

然后，在将未图示的信号电极配线金属膜形成在分别包含这些各接触孔36、37的层间绝缘膜35上后，将该信号电极配线金属膜利用光刻工序和蚀刻工序形成图案而分别形成信号电极配线13、漏极电极41和导电膜42。

这时，被分断部32分断后的各栅极电极配线11的端部分别利用导电膜42并通过接触孔被延长地进行电气连接。

接着，在将保护层43形成在分别包含这些信号电极配线11、漏极电极41和导电膜42的层间绝缘膜35上后，在该保护层43上利用光刻工序和蚀刻工序形成与漏极电极41连通的接触孔44。

另外，在将未图示的透明像素电极层形成在包含该接触孔44的保护层43上后，将该透明像素电极层利用光刻工序和蚀刻工序以像素形状形成图案而形成透明像素电极45后，将取向膜46形成在包含这些透明像素电极45的保护层43上而制成阵列基板2。

然后，使对向基板51的取向膜55侧与该阵列基板2的取向膜46侧相对，在将该阵列基板2安装在对向基板51上后，将液晶56夹插在这些阵列基板2与对向基板51之间进行密封。

另外，将未图示的系统电路及偏振片、背照灯等的各种构件组合在这些阵列基板2和对向基板51上而作成液晶显示装置1。

如上所述，采用上述第1实施形态，如图8所示的以往的液晶显示装置1那样，在玻璃基板3上的栅极电极配线11未被分断部32部分分断而为连续的直线状的情况下，在这些栅极电极配线11与各薄膜晶体管21的多晶硅半导体层22之间形成辅助电容。

在这种情况下，在用未图示的可动式支杆等将带电的玻璃基板3抬起、而改变该玻璃基板3的接地状态时，在对电荷进行再分配的情况影响特别大，在这些栅极电极配线11与多晶硅半导体层22之间、即对栅极绝缘层31的施加电压上升，发生该栅极绝缘层31的静电破坏的可能性特别高。

这里，如图9所示，对在表面形成这些多晶硅半导体层22和栅极电极配线11的玻璃基板3与载物台61进行接地的情况下的玻璃基板3的显示区域4的等效电路进行说明。另外，该载物台61的一部分由接地后的导电性的可动式支杆62形成。

这时，将栅极电极配线11上的带电量设为Qo，将该栅极电极配线11上的电位设为Vo，并将该栅极电极配线11中不在可动式支杆62上的部分的长度设为A，将该栅极电极配线11中位于可动式支杆上的部分的长度设为B。还将该栅极电极配线11中不在可动式支杆62上的部分与载物台61之间形成的电容设为Ca，将该栅极电极配线11中位于可动式支杆62上的部分与载物台61之间形成的电容设为Cb。

并且，在玻璃基板3的显示区域4中，由于重复相同的图案，故电容比成为Cb＝B÷A×Ca。另外，电荷、电位与电容的关系成为Qo＝(Ca+Cb)×Vo。

接着，对用可动式支杆62将该玻璃基板3支承并抬起后状态的、该玻璃基板3的显示区域4的等价电路进行说明。这时，如图10所示，将栅极电极配线11的电位设为V、将玻璃基板3中不在可动式支杆62上的部分与载物台61之间形成的电容设为Cs时，在用可动式支杆62将玻璃基板3抬起后的情况下、从电荷保存方面看、也成立Qo＝{Ca×Cs÷(Ca+Cs)+Cb}×V的关系。其结果，利用上述3个式子，能获得V/Vo＝(A+B)÷{A×Cs÷(Ca+Cs)+B}的关系。

另外，根据该式，例如将多晶硅半导体层22的图案形成在介电常数为4、厚度为1mm的玻璃基板3上，在该多晶硅半导体层22的图案上形成介电常数为4、厚度为100nm的栅极绝缘层31、并在该栅极绝缘层31上形成栅极电极配线11后的情况下，对用导电性的可动式支杆62将该玻璃基板3抬起50mm后时的V/Vo进行说明。

这时，将可动式支杆62上的栅极电极配线11的长度固定成5mm，使这些栅极电极配线11整体的长度进行变化。其结果，如图11所示，可知：在用可动式支杆62将玻璃基板3抬起时，为了对在该玻璃基板3上的栅极电极配线11与可动式支杆62之间施加的电压进行抑制，使这些栅极电极配线11的长度缩短是有效的。

因此，如上所述，用分断部32对每一像素5对各栅极电极配线11进行分断，同时用与层间绝缘膜35上的信号电极配线13相同的材料形成的导电膜42将被这些分断部32分断的栅极电极配线11的端部间进行电气连接，使这些各栅极电极配线11的长度在每个像素5中缩短。

其结果，通过使带电的玻璃基板3工作，由于能够抑制位于该玻璃基板3上的栅极电极配线11下方、即栅极电极配线11与多晶硅半导体层22之间的栅极绝缘层31上的电压上升，故能防止该栅极绝缘层31的静电破坏。因此，由于能防止各薄膜晶体管21的静电破坏，故能提高阵列基板2和液晶显示装置1的生产率。

接着，参照图4和图5对本发明的第2实施形态进行说明。

该图4和图5所示的液晶显示装置1基本上是与图1～图3所示的液晶显示装置1同样的，但在每个像素4上未形成栅极电极配线11的分断部32，仅在这些各像素中的每一像素5中形成分断部32。这些分断部32仅设置在同色的像素5中。

这里，在未形成该分断部32的各像素5的每一个上，分别形成与导电膜42同样结构的多个模型图案(dummy patterns)71。即，这些模型图案71的各个，是与导电膜42相等的结构。这些模型图案71和导电膜42分别被设置在与栅极电极配线11不同的层的层间绝缘膜35上。又，这些模型图案71的两端部通过形成在层间绝缘膜35上并与栅极电极配线11连通的接触孔72，与该栅极电极配线11电气连接。

其结果，即使仅在玻璃基板3的显示区域4中的多个像素5的每一个上形成分断部32，通过使带电的玻璃基板3工作，由于能抑制该玻璃基板3上的栅极电极配线11与多晶硅半导体层22之间的栅极绝缘层31上的电压上升，故能起到与上述第1实施形态同样的作用效果。

另外，通过在各像素5上形成分断部32，与在显示区域4的各像素5的全体上形成分断部32的情况相比，由于能使对栅极电极配线11进行分断的部位、即分断部32的个数减少，故能防止因接触孔72及导电膜42发生不良情况引起的合格率的降低。

又，在未形成分断部32的各像素5的每一个上分别形成模型图案71，使这些模型图案71的两端部与栅极电极配线11电气连接。其结果是，在形成这些模型图案71的像素5内的透明像素电极45与栅极电极配线11之间产生的电容，就与在形成分断部32并且用导电膜42进行电气连接的其它的像素5内的透明像素电极45与栅极电极配线11之间产生的电容相同。因此，由于能抑制在形成这些模型图案71的像素5和形成分断部32的像素5中的显示不匀，故能防止玻璃基板3的显示区域4的不匀。

另外，在上述第2实施形态中，在未形成分断部32的各像素5的每一个上形成了模型图案71，而如图6和图7所示的第3实施形态那样，即使仅在与形成分断部32的像素5同色的像素5的全体上形成模型图案71，形成这些模型图案71的同色的像素5内的透明像素电极45与栅极电极配线11之间的电容，也由于成为与形成分断部32的其它的同色的像素5内的透明像素电极45与栅极电极配线11之间的电容相同，故能起到与上述第2实施形态同样的作用效果。

又，在上述各实施形态中，对栅极电极配线11设置分断部32，并将被这些分断部32分断后的栅极电极配线11的端部间用导电膜42进行电气连接，而即使将这些分断部32设置在公共电容配线12上，并将被这些分断部32分断后的公共电容配线12的端部间用导电膜42进行电气连接以进行使用，也能起到与上述各实施形态同样的作用效果。

另外，即使不是逆参差型的液晶显示装置1、而是参差型的液晶显示装置中与薄膜晶体管连接的信号线及扫描线等的电极配线，也能对应地进行使用。又，除了薄膜晶体管21以外，即使对例如使用二极管等的开关元件的液晶显示装置也能对应地进行使用。

并且，不仅是使用由多晶硅构成的薄膜晶体管21的液晶显示装置1，即使是使用作为非晶质硅的无定形硅构成的薄膜晶体管的液晶显示装置也能对应地进行使用。

又，对在阵列基板2与对向基板51之间将作为光调制层的液晶56进行密封的液晶显示装置1作了说明，而即使是具有液晶以外的光调制层的平面显示装置也能对应地进行使用。

Claims (9)

1.一种阵列基板，其特征在于，具有：

透光性基板；

设在该透光性基板上的开关元件；

具有被分断的分断部并与所述开关元件连接的电极配线；

设在与该电极配线不同的层上，并将该电极配线上的所述分断部间电气连接的导电部。

2.如权利要求1所述的阵列基板，其特征在于，电极配线是与开关元件相对设置的栅极电极配线。

3.如权利要求1所述的阵列基板，其特征在于，

具有与开关元件连接的像素电极，

电极配线是与所述像素电极相对设置的公共电容配线。

4.如权利要求1～3中任一项所述的阵列基板，其特征在于，

具备在透光性基板上设置成矩阵状并且分别具有开关元件的多个像素，

分断部对于每一个所述像素设置。

5.如权利要求1～4中任一项所述的阵列基板，其特征在于，具有设置在未形成分断部的各像素上，并与导电部相同结构的模型图案(dummy pattems)。

6.如权利要求1～3中任一项所述的阵列基板，其特征在于，

具有在透光性基板上设置成矩阵状并且分别具有开关元件的多种颜色的像素，

分断部对于同一颜色的所述每一像素设置。

7.如权利要求6所述的阵列基板，其特征在于，具有设置在与未形成分断部的像素相同颜色的各像素上，与导电部相同结构的模型图案。

8.如权利要求1～7中任一项所述的阵列基板，其特征在于，

具有设在透光性基板上的信号电极配线，

导电部用与所述信号电极配线相同的材料形成。

9.一种平面显示装置，其特征在于，具有：

权利要求1～8中任一项所述的阵列基板，

在该阵列基板上相对设置的光调制层。

Images